CN103518329A - 预充电电容数模转换器 - Google Patents
预充电电容数模转换器 Download PDFInfo
- Publication number
- CN103518329A CN103518329A CN201280023106.2A CN201280023106A CN103518329A CN 103518329 A CN103518329 A CN 103518329A CN 201280023106 A CN201280023106 A CN 201280023106A CN 103518329 A CN103518329 A CN 103518329A
- Authority
- CN
- China
- Prior art keywords
- dac
- capacitor
- capacitors
- switch
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本公开的实施方案可以提供一种具有两组电容器的电荷再分布DAC,所述电荷再分布DAC通过在多对电容器之间共享电荷以代替使用传统外部参考电压对电容器充电来提供DAC输出。所述电荷再分布DAC可以包括各自具有第一端和第二端的多对第一和第二电容器,以及一组第一开关和一组第二开关。每个第一或第二开关根据DAC输入字选择性地控制相应第一或第二电容器的第一端至一对输出信号线中的一个的连接。所述电荷再分布DAC还包括一组桥式开关,所述一组桥式开关各自连接在成对的第一和第二电容器的第二端之间。
Description
技术领域
本发明涉及信号处理器,且以及更具体地来说涉及一种可以在IC芯片上完整地进行电荷再分布的电荷再分布数模转换器(DAC)。
背景技术
电荷再分布DAC在现代集成电路中(尤其是在开关电容器CMOS设计中)是很常见的。它们在许多应用中使用,包括模数(ADC)架构,如流水线结构ADC和逐次逼近(SAR)ADC中。具体根据应用而定,关键的性能度量可以是DAC的线性化及其沉降速度。
图1A和图1B中示出示例性3位电荷再分布DAC100。DAC100由端接电容器102和具有相应电容1C、1C、2C和4C的二进制加权的电容器104.1、104.2和104.3的阵列组成。DAC100可以在两个阶段中运行。在第一阶段期间,如图1A所示,闭合开关108以将DAC输出连接到共模电压VCM,以及电容器104.1-104.3分别通过开关106.1-106.3全部连接到接地GND。由此在第一阶段期间将DAC输出保持在VCM处。
在第二阶段期间,打开开关108,并由DAC电容器104.1-104.3和端接电容器102生成DAC输出。在第二阶段中,DAC输入字的每个位(3位二进制数字字)控制开关106.1、106.2和106.3的相应开关以将电容器104.1-104.3中的相应电容器连接到参考电压VREF或接地GND。通常,数字“1”控制对应开关以连接到参考电压VREF以及数字“0”控制对应开关以连接到GND。由等式Vout=VCM+VREF*Cselected/Ctotal确定DAC输出,其中Cselected是由DAC字选定以连接到参考电压VREF的电容的量值,以及Ctotal是DAC100中的所有电容之和。例如,如图1B所示,如果DAC输入字是110,则通过将开关106.2和106.3连接到参考电压VREF来选择电容器104.2和104.3,以及开关106.1将电容器104.1连接到接地GND。输出将是Vout=VCM+VREF*(4C+2C)/(4C+2C+1C+1C)=VCM+6/8*VREF。
参考电压VREF和接地GND具有与之关联的寄生电感(“寄生”)(例如,LPAR1和LPAR2)。当DAC电容器开关的任何一个从VREF切换到GND(或反之)时,DAC输出处的电压将振铃一段时间,这取决于DAC100的寄生电感和电容的特征。在典型的集成电路中,振铃现象限制了可驱动DAC的频率。
由此,在高速下,DAC的性能往往受限于寄生电感。因此,尤其是对于SAR ADC应用,需要改进电荷再分布DAC沉降的速度。
附图说明
图1A和图1B示出传统的电荷再分布DAC。
图2A示出根据本发明的一个实施方案的电荷再分布DAC。
图2B和图2C示出根据本发明的一个实施方案的处于运行中的图2A的电荷再分布DAC。
图2D示出根据本发明的另一个实施方案的电荷再分布DAC。
图3示出根据本发明的另一个实施方案的电荷再分布DAC。
图4示出具有根据本发明的实施方案的电荷再分布DAC的SARADC。
图5示出根据本发明的实施方案的电荷再分布DAC的过程。
图6A和图6B示出具有根据本发明的实施方案的电荷再分布DAC的另一个实施方案中的一对DAC电容器。
具体实施方式
本公开的实施方案可以提供一种具有两组电容器的电荷再分布DAC,该电荷再分布DAC通过在多对电容器之间共享电荷以代替使用传统外部参考电压对电容器充电来提供DAC输出。该电荷再分布DAC可以包括各自具有第一端和第二端的多对第一和第二电容器,以及一组第一开关和一组第二开关。每个第一或第二开关根据DAC输入字选择性地控制相应第一或第二电容器的第一端至一对输出信号线中的一个的连接。该电荷再分布DAC还可以包括一组桥式开关,所述桥式开关各自连接在成对的第一和第二电容器的第二端之间。
本发明的另一个实施方案可以提供一种用于为数模转换器(DAC)生成数字至模拟输出的方法。该方法包括将多对第一和第二电容器的第一端连接到共模电压,并且将第一或第二外部参考电压取样到每个第一电容器或第二电容器的第二端。该方法还包括将多对第一和第二电容器的第一端与共模电压断开连接,并且根据DAC输入字将第一和第二电容器的第一端连接到第一或第二信号线。此外,该方法还包括将第一和第二电容器的第二端与第一和第二外部参考电压断开连接,并分别成对地短接第一组和第二组电容器的第二端。
图2A图示根据本发明的实施方案的电荷再分布DAC200。电荷再分布DAC200可以是N位DAC(例如,N是大于1的整数)。DAC200可以包括两组二进制加权的电容器202.1-202.N(例如,第一电容器)和204.1-204.N(例如第二电容器)。由此,DAC200包括由DAC200支持的每个位位置的一对电容器(例如,202.1和204.1)。DAC200还可以包括多个开关222.1-222.N和224.1-224.N,这些开关选择性地将电容器202.1-202.N和204.1-204.N的第一极板耦合到共模电压VCM。DAC200还可以包括输出开关206.1-206.N和208.1-208.N,这些开关选择性地将电容器202.1-202.N和204.1-204.N的第一极板耦合到DAC200的正输出端210.1或负输出端210.2。DAC200还可以包括多组输入开关212.1-212.N和214.1-214.N,这些开关选择性地将电容器的第二极板耦合到一对参考电压VREF1、VREF2中的一个。再者,DAC200可以在每个位位置处包括桥式开关216.1-216.N以选择性地将电容器(例如,202.1和204.1)的第二极板短接在一起。在一个实施方案中,可以将电荷再分布DAC200的所有这些组件集成在共用IC芯片230上(例如,相同的裸片上)。
DAC还可以包括一对附加的电容器218.1、218.2(称为端接电容器),电容器218.1、218.2具有与最低有效位位置中使用的电容器匹配的电容C。该DAC还可以包括一对开关220.1和220.2,所述开关选择性地将共模电压源VCM与输出端210.1、210.2接合或与之分离。
输出开关206.1-206.N和208.1-208.N可以由DAC输入字来控制。DAC输入字可以是N位二进制数字字,其每个位分别控制一对开关(例如206.1或208.1、206.N和208.N)。在一个实施方案中,每对DAC电容器可以由DAC输入字的相应位来控制。例如,每组二进制加权的电容器202.1-202.N和204.1-204.N分别可以具有电容20C、21C、…和2N-1C。该对电容器202.1和204.1可以各自具有单位电容(例如,1C),并且可以对应于LSB,由此开关206.1和208.1可以由DAC输入字的最低有效位(LSB)来控制。该对电容器202.N和204.N可以各自具有2N-1单位电容,并且可以对应于最高有效位(MSB),由此开关206.N和208.N可以由DAC输入字的最高有效位(MSB)来控制。在一个实施方案中,该单位电容可以是任何适合的电容值。
图2B和图2C示出根据本发明的一个示例性实施方案的在两个不同阶段运行的电荷再分布DAC200。图2B示出在第一阶段(例如,样本阶段)中运行的电荷再分布DAC200。在第一运行阶段(例如样本阶段)期间,可以将一对开关208.1和208.2闭合,以及可以将两个输出端210.1和210.2耦合到共模电压VCM。所有DAC电容器202.1-202.N和204.1-204.N的第一极板可以通过开关222.1-222.N和224.1-224.N电连接到共模电压VCM。同时,可以通过开关212.1-212.N将第一组二进制加权的电容器202.1-202.N的第二端电连接到第一参考电压VREF1,以及可以通过开关214.1-214.N将第二组二进制加权的电容器204.1-204.N的第二端电连接到第二参考电压VREF2。在此阶段期间,可以将第一组二进制加权的电容器202.1-202.N的第二端(例如,背极板)充电到VREF1,以及可以将第二组二进制加权的电容器204.1-204.N的第二端(例如,背极板)充电到VREF2。
图2C示出在第二阶段(例如,DAC阶段)中运行的电荷再分布DAC200。在运行的第二阶段,可以将开关220.1和220.2开路,以将DAC输出端210.1、210.2与共模电压VCM断开连接。可以通过将桥式开关216.1-216.N闭合来将每对DAC电容器(例如,202.1与204.1、…、202.N与204.N)的第二端电短接在一起。DAC电容器的第二端处的电压电平可以是(VREF1+VREF2)/2。开关222.1-222.N和224.1-224.N可以开路以将DAC电容器的第一端与VCM断开连接。替代地,可以采用由DAC输入字所确定的途径经对应开关206.1-206.1和208.1-208.N将每对DAC电容器(例如,202.1与204.1、…、202.N与204.N)的第一端电连接到DAC输出端210.1、210.2。可以由等式Vout=Vout+-Vout-=2*(VREF1+VREF2)*(Cselected/Ctotal–0.5)确定DAC输出,其中Cselected是已经预先充电达到第一电压参考VREF1且接着被连接到第一DAC正输出端210.1的总电容。Ctotal可以是一组二进制加权的电容器202.1-202.N(或204.1-204.N)的总电容。
在运行的第二阶段,如果DAC输入字的位是“1”,则可以将对应的第一电容器的第一端耦合到正输出端210.1,以及可以将对应的第二电容器的第一端耦合到负输出端210.2。相反,如果DAC输入字的位是“0”,则可以将对应的第一电容器的第一端耦合到负输出端210.2,以及可以将对应的第二电容器的第一端耦合到正输出端210.1。在图2C所示的示例中,输入字可以是“1....00”,其中MSB是1,以及最后两个LSB是0。
图2D示出根据本发明的另一个实施方案的电荷再分布DAC200A。与电荷再分布DAC200的差分实现相比,电荷再分布DAC200A可以是单端实现。即电荷再分布DAC200A可以具有单一输出端210,其可以类似于电荷再分布DAC200的正输出端210.1(可以丢弃电荷再分布DAC200的负输出端210.2)。电荷再分布DAC200A在所有其它方面可以与电荷再分布DAC200完全相同。
图3示出根据本发明的另一个实施方案的电荷再分布DAC300。电荷再分布DAC300可以是N位DAC,其包括一组第一电容器302.1-302.M和一组第二电容器304.1-304.M(数值M可以等于2N-1)。由此,DAC300包括M对第一和第二电容器(例如,302.1与304.1、…、302.M与304.M)。该DAC还可以包括一对附加的端接电容器318.1、318.2,它们具有与电容器302.1-302.M和304.1-304.M中每一个的电容匹配的电容C。在一个实施方案中,电容器318.1、318.2、302.1-302.M和304.1-304.M中每一个电容器可以具有单位电容。
DAC300还可以包括多个开关322.1-322.M和324.1-324.M,这些开关选择性地将电容器302.1-302.M和304.1-304.M的第一极板耦合到共模电压VCM。DAC300还可以包括输出开关306.1-306.M和308.1-308.M,这些开关选择性地将电容器302.1-302.M和304.1-304.M的第一极板耦合到正输出端310.1或负输出端310.2。输出开关306.1-306.M和308.1-208.M可以由解码器332来控制,解码器332将N位DAC输入字解码。DAC300还可以包括两组输入开关312.1-312.M和314.1-314.M,这些开关选择性地将电容器的第二极板耦合到一对参考电压VREF1、VREF2中的一个。再者,DAC300可以包括桥式开关316.1-316.M以选择性地将每对第一和第二电容器的第二极板短接在一起。该DAC还可以包括一对开关320.1和320.2,它们选择性地将共模电压源VCM与输出端310.1、310.2接合或与之分离。在一个实施方案中,可以将电荷再分布DAC300的所有这些组件集成在共用IC芯片330上(例如,相同的裸片上)。在一个实施方案中,电荷再分布DAC300可以使用由解码器332以“温度计编码”方式控制的单位电容器,解码器332将将N位DAC输入字解码。
DAC300也可以在运行期间的两个阶段中工作,与DAC200相似。在运行的第一阶段,可以将一对开关320.1和320.2闭合,以及可以将两个DAC输出端310.1和310.2耦合到共模电压VCM。电容器302.1-302.M和304.1-304.M的第一端可以通过开关322.1-322.M和324.1-324.M电连接到共模电压VCM。可以将第一电容器302.1-302.M的第二端电连接到第一参考电压VREF1,以及可以将第二电容器304.1-304.M的第二端电连接到第二参考电压VREF2。
在运行的第二阶段,可以使开关320.1和320.2保持开路,以将DAC输出端310.1和310.2与共模电压VCM断开连接。可以将每对DAC电容器(例如,302.1与304.1、…、302.M与304.M)的第二端分别电短接在一起。可以将第一和第二电容器302.1-302.M和304.1-304.M的第一端电连接到输出开关306.1-306.M和308.1-208.M控制的DAC输出端310.1或310.2,输出开关306.1-306.M和308.1-208.M进而由解码器332根据DAC输入字来控制。
可以由等式Vout=Vout+-Vout-=2*(VREF1+VREF2)*(Cselected/Ctotal–0.5)确定DAC输出,其中Cselected是已经预先充电达到第一电压参考VREF1且接着被连接到正输出端310.1的总电容。Ctotal是一组电容器302.1-302.M2(或304.12-304.M2)的总电容。解码器332可以基于DAC输入字生成用于输出开关306.1-306.M和308.1-308.M的控制信号,以选择将连接到正输出端310.1的一些第一电容器的第一端以及将连接到负输出端310.2的其它一些第一电容器的第一端。对于选为连接到正输出端310.1的每个第一电容器,可以将该对电容器中的第二电容器连接到负输出端310.2。同时,对于未选为连接到正输出端310.1的每个第一电容器,可以将该对电容器中的第二电容器连接到正输出端310.1。
DAC输入字可以是N位二进制字,其具有0~2N-1的值范围(例如,对于N=3,值范围可以是0~7)。当DAC输入字具有特定值F时,解码器332可以从M个第一电容器302.1-302.M中选择F个第一电容器以连接到正输出端310.1,并且使其余(M减去F个)第一电容器连接到负输出端310.2。
例如,假定N=3和F=5(例如,对应于二进制DAC输入字“101”)。在运行的第一阶段,可以将所有7个第一电容器(M=2N-1=7)充电到第一电压参考VREF1。在运行的第二阶段,可以选择五(5)个第一电容器以使其相应的上端连接到正输出端310.1,并且可以使其电容器对中的对应第二电容器的相应上端连接到负输出端310.2。同时,可以使其余两(2)个第一电容器的相应上端连接到负输出端310.2,并且可以使其对应第二电容器的相应上端连接到正输出端310.1。在另一个示例中,如果F是0,则在运行的第二阶段,可以选择所有第一电容器以使其相应上端连接到负输出端310.2,并且可以使所有第二电容器的相应上端连接到正输出端310.1。
在一个实施方案中,因为所有第一电容器302.1-302.M均可以具有单位电容,所以可以在运行期间任意选择所述电容器以连接到正输出端310.1。此外,在一个实施方案中,电荷再分布DAC300可以被应用于单端实现,其中该DAC将仅具有1个输出端。例如,单端OUT可以是与图3所示的正输出端310.1相同的一端。在单端实现中,可以将负输出端310.2连接到接地GND或共模电压VCM。即可以仅使用两个输出中的一个,而另一个可以丢弃。电荷再分布DAC300的单端实现的电路与图3所示的电荷再分布DAC300的差分实现完全相同。
在一个实施方案(例如,电荷再分布DAC200或电荷再分布DAC300)中,第一参考电压VREF1可以具有比第二参考电压VREF2高的电压值。例如,第一参考电压可以是正参考值VREF+(例如,正电源VDD),以及第二参考电压VREF2可以是低于VREF+的正参考值或接地GND,或者是负参考值VREF-(例如,负电源VSS)。
此外,在一个实施方案中,在运行的第二阶段,可以将电荷再分布DAC200或电荷再分布DAC300的第二端全部电连接在一起。再者,在一个实施方案中,在运行的第二阶段,可以将电荷再分布DAC200或电荷再分布DAC 300的第二端全部驱动到共模电压VCM2。共模电压VCM2在运行的第一阶段可以与连接到DAC输出线路的共模电压VCM相同或可以是不同的电压值。在另一个实施方案中,VCM2可以与VCM不同。
图4示出具有根据本发明的实施方案的电荷再分布DAC的SARADC 400。SAR ADC 400可以包括取样保持电路(S/H)402、电压比较器404、内部N位DAC 408和数字控制逻辑块406。在运行期间,S/H电路402可以获取输入电压Vin,以及模拟电压比较器404可以将输入电压Vin与内部N位DAC 408的输出比较。可以将比较的结果输出到数字控制逻辑块406,数字控制逻辑块406可以将Vin的近似数字码提供到N位DAC 408。Vin的近似数字码可以是N位控制字(例如,根据本发明的实施方案的DAC输入字)。在一个实施方案中,可以将S/H电路402合并到DAC模块408中。
数字控制逻辑块406可以包括逐次逼近寄存器。SAR ADC 400可以按如下运行。可以初始化逐次逼近寄存器,使得最高有效位(MSB)可等于数字1。可以将此码馈送到DAC 408,DAC 408接着可以将与此数字码等效的模拟电压(例如,)提供到比较器电路中以用于与取样的输入电压Vin相比较。如果此模拟电压超过Vin,则比较器404可以使SAR保留此位为1;否则,可以将该位复位。然后,将下一个位设为1,以及可以执行相同的测试。此二进制搜索可以持续到SAR中的每个位均已被测试为止。所得到的码是取样的输入电压Vin的数字逼近,并且最后可由SAR ADC 400在转换结束(EOC)时输出。
SAR ADC 400的内部N位DAC 408可以是根据本发明的实施方案的N位电荷再分布DAC(例如,DAC 200、200A、300)。在一个实施方案中,可以控制DAC 408以便顺序地测试DAC输入字的每个位。因为SAR在时间上顺序地作出位判断,所以DAC沉降时间的改进可对最大SAR吞吐量有显著影响。
图5示出根据本发明的实施方案的电荷再分布DAC的过程流程500。过程500可以在框502处开始。在框502处,可以将多组第一和第二电容器的第一端连接到共模电压VCM,同时将第一电容器的第二端连接到第一电压参考,以及可以将第二电容器的第二端连接到第二电压参考。例如,正如上文结合图2和图3描述的,在运行的取样阶段,电荷再分布DAC200和电荷再分布DAC300均可以使第一和第二电容器的第一端(或上端)连接到共模电压VCM,同时第一电容器的第二端连接到第一电压参考VREF1以及第二电容器的第二端连接到第二电压参考VREF2。
在一个实施方案中,电荷再分布DAC可以是ADC的内部DAC。在此实施方案中,框502可以在ADC的取样保持电路(S/H)可对输入电压Vin取样时执行。由此,根据本发明的示例ADC可以使其DAC将外部参考电压取样到第一和第二电容器,同时ADC的S/H对输入电压Vin取样。
在完成框502后,过程500可以继续到框504。在框504处,可以根据DAC输入字将两组DAC电容器的第一端连接到正输出端或负输出端,同时可以分别将每对第一和第二电容器的第二端短接在一起。例如,正如上文结合图2和图3描述的,在运行的第二阶段,可以将两个DAC输出端与外部共模电压VCM断开连接,并且可以根据DAC输入字将这两组DAC电容器的第一端(例如,前极板)连接到两个DAC输出端,以及可以将这两组DAC电容器的第二端(例如,背极板)成对地短接并且与外部参考电压VREF1和VREF2断开连接。
在一个实施方案中,电荷再分布DAC可以是ADC的内部DAC。在此实施方案中,框504可以在ADC完成其输入电压Vin的取样之后执行。再者,在此运行阶段中,根据本发明的示例ADC可以按需多次更改DAC码。由此,ADC可以将所取样的输入电压与通过在多个值之间更改DAC输入字编码的多个DAC进行一系列比较。因为电荷在DAC电容器之间再分布,所以根据本发明的ADC可以改进其性能。
图6A和图6B示出根据本发明的实施方案的电荷再分布DAC600的另一个实施方案中的一对DAC电容器602.1和602.2。一对第一DAC电容器602.1和第二DAC电容器602.2可以是电荷再分布DAC600的多对DAC电容器的一个示例对。如图6A所示,可以在运行的第一阶段(例如,阶段I)通过一对开关606.1和606.2将一对DAC电容器602.1和602.2的上端(例如,第一端)电连接到共模电压VCM。可以分别通过一对开关604.1和604.2将电容器602.1和602.2的下端(例如,第二端)电连接到第一和第二外部电源VREF1和VREF2。DAC600还可以包括存储电容器CRES610。可以通过一对开关608.1和608.2将存储电容器CRES610的第一端和第二端分别电连接到第三和第四外部电源VREF3和VREF4。
在阶段II中,可以使开关606.1和606.2、606.1和606.2以及606.1和606.2保持开路(未示出)。即可以将DAC电容器602.1和602.2的第一端与VCM断开连接,可以将DAC电容器602.1和602.2的第二端与外部电压VREF1和VREF2断开连接,以及可以将存储电容器CRES610与外部电压VREF3和VREF4断开连接。如图6B所示,在阶段II中,可以根据DAC输入字将DAC电容器602.1和602.2的第一端分别电连接到DAC正输出端Outp或负输出端Outn。与DAC200和DAC300中的DAC输入控制相似,如果被选择,则可以将第一电容器的第一端连接到正输出端Outp,以及可以将第二电容器的第一端连接到负输出端Outn;如果未被选择,则可以将第一电容器的第一端连接到负输出端Outn,以及可以将第二电容器的第一端连接到正输出端Outp。可以将DAC电容器602.1和602.2的第二端电连接到存储电容器CRES610的两端。例如,可以将电容器602.1的第二端电连接到已经电连接到外部电压VREF3的存储电容器CRES610的第一端,以及可以将电容器602.2的第二端电连接到已经电连接到外部电压VREF4的存储电容器CRES610的第二端。在一个实施方案中,这些外部电压可以是VREF1=VREF4和VREF2和VREF3的关系。
在一个实施方案中,电荷再分布DAC600可以具有多个二进制加权的电容器(与电荷再分布DAC200相似)或温度计编码的单位电容的电容器(与电荷再分布DAC300相似)。即DAC电容器602.1和602.2可以是多对DAC电容器的一个示例对。
在一个实施方案中,电荷再分布DAC600可以具有多个二进制加权的或温度计编码的电容器中的每对DAC电容器的存储电容器CRES610。在另一个实施方案中,电荷再分布DAC600具有由所有DAC电容器共享的一个单一存储电容器CRES610。利用存储电容器CRES610,DAC电容器的第二端不被短接为(VREF1+VREF1)/2,而是达到存储电压。这可以促使DAC600的电荷转移不同于DAC200和DAC300。例如,对于4C的二进制加权的电容器,如果VREF1=Vref,VREF2=GND,则从4C电容器转移的电荷可以是(VREF1-VREF2/2)*4C=(Vref/2)*4C。利用图6A和图6B所示的存储电容器CRES610,电荷转移可以是(VREF1-VREF3)*4C。如果VREF1=VREF4=Vref和VREF2=VREF4=GND,则电荷转移可以是Vref*4C。这为短接背极板的电荷的两倍。即使用存储电容器CRES610可以获得更多的电荷转移。在一个实施方案中,可以将存储电容器CRES610作为DAC600的其它组件合并在集成电路(IC)芯片630上,并且存储电容器CRES610可以称为片载存储电容器。
在先前的示例DAC200、DAC300或DAC600中,N位DAC可以具有为整数的数值N。例如,对于N=3,在二进制加权的电容器实现中,可以有电容为4C、2C、1C并由3组开关和3个信号控制的三对电容器;在温度计编码的实现中,可以有相等电容的7对电容器。在另一个实施方案中,根据本发明的电荷再分布N位DAC可以具有为分数的数值N。例如,根据本发明的电荷再分布DAC可以具有电容分别为4C、2C、1C、1C、1C的多对电容器(例如,分别为9C的第一和第二电容器电容)。可以由5组开关和5个信号控制五对电容器。在这种情况下,总输出范围可以是0-9(10个电平,而非传统的8个电平)。该DAC可以被视为3.3位DAC(N=3.3),此值来自log2(10)=3.3。在一个实施方案中,可以将DAC控制字舍入为比该分数大的下一个整数。例如,对于3.3位DAC,DAC控制字可以是4位字,其中一些DAC码未被使用。在另一个实施方案中,该DAC可以具有温度计编码的控制字,其具有(例如,对应于9对单位电容器的)9个信号。
本文中具体地图示和描述了本发明的若干实施方案。然而,应认识到,上文的教导涵盖本发明的修改和变化,并且在所附权利要求的范围内而不背离本发明的精神或应有范围。
Claims (33)
1.一种电荷再分布数模转换器(DAC),其包括:
多对第一和第二电容器,所述多对第一和第二电容器各自具有第一端和第二端;
一组第一开关,每个第一开关选择性地控制相应第一电容器的第一端至一对输出信号线中的一个的连接,所述一组第一开关由DAC输入字控制;
一组第二开关,每个第二开关选择性地控制相应第二电容器的第一端至一对输出信号线中的一个的连接,所述一组第二开关由DAC输入字控制;以及
一组桥式开关,所述一组桥式开关各自连接在成对的第一和第二电容器的第二端之间。
2.如权利要求1所述的电荷再分布DAC,其还包括第一和第二组取样开关,每个第一取样开关将相应的第一电容器的第二端耦合到第一参考电压源,以及每个第二取样开关将相应的第二电容器的第二端耦合到第二参考电压源。
3.如权利要求1所述的电荷再分布DAC,其还包括多个开关,所述多个开关将多对第一和第二电容器的第一端连接到共模电压VCM。
4.如权利要求1所述的电荷再分布DAC,其中所述多对第一和第二电容器具有共有电容。
5.如权利要求1所述的电荷再分布DAC,其中根据所述电容器对的位位置对所述多对第一和第二电容器进行二进制加权。
6.如权利要求1所述的电荷再分布DAC,其中当施加所述DAC输入字时,电荷再分布在每对的两个电容器之间发生。
7.如权利要求1所述的电荷再分布DAC,其还包括多个开关,在运行的第一阶段,所述多个开关将所述一对输出信号线连接到共模电压VCM。
8.如权利要求7所述的电荷再分布DAC,其中在所述运行的第一阶段,所述第一和第二电容器的第一端连接所述共模电压VCM,所述第一电容器的第二端连接到第一参考电压源,以及所述第二电容器的第二端连接到第二参考电压源。
9.如权利要求8所述的电荷再分布DAC,其中在运行的第二阶段,所述第一组开关根据所述DAC输入字将所述第一和第二电容器的第一端连接到所述第一或第二信号线,并且分别将每对电容器的第二端短接在一起。
10.如权利要求9所述的电荷再分布DAC,其中所述第一和第二电容器是两组二进制加权的电容器,以及每组中电容器的数量等于所述DAC输入字的位数,且
其中在所述运行的第二阶段,所述DAC输入字的每个位确定一对电容器的第一端的连接。
11.如权利要求9所述的电荷再分布DAC,其还包括解码器,所述解码器将所述DAC输入字解码并生成用于所述第一组开关的控制信号,
其中所述第一和第二组电容器的每个电容器具有相等的电容,并且每组的电容器的总数等于2N-1,其中N是表示所述DAC输入字的总位数的大于1的整数,以及
其中在所述运行的第二阶段,由所述解码器控制所述第一组中选定数量的电容器以连接到所述第一信号线,以及由所述解码器控制所述第一组的其余电容器以连接到所述第二信号线,所述选定数量等于所述DAC输入字的值。
12.如权利要求8所述的电荷再分布DAC,其中所述第一和第二参考电压源是所述DAC所在的集成电路(IC)外部的电源。
13.如权利要求8所述的电荷再分布DAC,其中所述电荷再分布DAC是模数转换器(ADC)。
14.如权利要求13所述的电荷再分布DAC,其中所述ADC是逐次逼近ADC,以及所述第一和第二电容器在所述ADC对输入电压取样的同时对所述第一和第二参考电压源取样。
15.如权利要求1所述的电荷再分布DAC,所述第一和第二信号线形成差分输出。
16.如权利要求1所述的电荷再分布DAC,所述第一信号线提供单一DAC输出。
17.如权利要求1所述的电荷再分布DAC,在运行期间,每对电容器的短接第二端耦合到共模电压。
18.一种用于为数模转换器(DAC)生成数字至模拟输出的方法,其包括:
将多对第一和第二电容器的第一端连接到共模电压;
将第一外部参考电压取样到每个第一电容器的第二端,以及将第二外部参考电压取样到每个第二电容器的第二端;
将所述多对第一和第二电容器的第一端与所述共模电压断开连接,并且根据DAC输入字将所述第一和第二电容器的第一端连接到第一或第二信号线;以及
将所述第一和第二电容器的第二端与所述第一和第二外部参考电压断开连接,并分别成对地短接所述第一组和第二组电容器的第二端。
19.如权利要求18所述的方法,其中当施加所述DAC输入字时,电荷再分布在每对的两个电容器之间发生。
20.如权利要求18所述的方法,其中所述DAC是逐次逼近模数转换器(ADC),以及所述第一和第二电容器在所述ADC对输入电压取样的同时对所述外部参考电压取样。
21.如权利要求20所述的方法,其中当所述第一和第二电容器与所述外部参考电压和所述共模电压断开连接时,所述DAC输入字在多个值之间顺序地改变以改变所述第一和第二电容器之间的再分布以生成多个DAC输出。
22.如权利要求18所述的方法,其中所述第一和第二电容器是两组二进制加权的电容器,以及每组中电容器的数量等于所述DAC输入字的位数,以及所述DAC输入字的每个位确定一对电容器的第一端的连接。
23.如权利要求18所述的方法,其还包括将所述DAC输入字解码,并且为所述多对第一和第二电容器的第一端的连接生成控制信号,
其中每个电容器具有相等的电容,以及所述第一或第二电容器的总数等于2N-1,其中N是表示所述DAC输入字的总位数的大于1的整数,且
其中在运行期间,由所述控制信号来控制选定数量的所述第一电容器以连接到所述第一信号线,以及由所述解码器控制其余第一电容器以连接到所述第二信号线,所述选定数量等于所述DAC输入字的值。
24.一种模数转换器(ADC),其包括:
电荷再分布数模转换器(DAC),其包括:
多对第一和第二电容器,所述多对第一和第二电容器各自具有第一端和第二端;
一组第一开关,每个第一开关选择性地控制相应第一电容器的第一端至一对输出信号线中的一个的连接,所述一组第一开关由DAC输入字控制;
一组第二开关,每个第二开关选择性地控制相应第二电容器的第一端至一对输出信号线中的一个的连接,所述一组第二开关由DAC输入字控制;以及
一组桥式开关,所述一组桥式开关各自连接在成对的第一和第二电容器的第二端之间。
25.如权利要求20所述的ADC,其中当施加所述DAC输入字时,电荷再分布在每对的两个电容器之间发生。
26.如权利要求20所述的ADC,其中所述ADC是逐次逼近ADC,以及所述第一和第二电容器在所述ADC对输入电压取样的同时对所述第一和第二参考电压取样。
27.一种集成电路(IC)芯片,其包括:
电荷再分布数模转换器(DAC),其包括:
多对第一和第二电容器,所述多对第一和第二电容器各自具有第一端和第二端;
一组第一开关,每个第一开关选择性地控制相应第一电容器的第一端至一对输出信号线中的一个的连接,所述一组第一开关由DAC输入字控制;
一组第二开关,每个第二开关选择性地控制相应第二电容器的第一端至一对输出信号线中的一个的连接,所述一组第二开关由DAC输入字控制;以及
一组桥式开关,所述一组桥式开关各自连接在成对的第一和第二电容器的第二端之间。
28.如权利要求23所述的IC芯片,其中当施加所述DAC输入字时,电荷再分布在每对的两个电容器之间发生。
29.如权利要求23所述的IC芯片,其中所述电荷再分布DAC在模数转换器(ADC)中,以及所述ADC是逐次逼近模数ADC,并且所述第一和第二电容器在所述ADC对输入电压取样的同时对所述第一和第二参考电压取样。
30.一种从数字输入码生成模拟电压的方法,其包括:
在运行的取样阶段,
在多个第一取样电容器上对第一参考电压取样,且
在多个第二取样电容器上对第二参考电压取样;以及
在运行的输出阶段,
在成对基础上将所述第一和第二取样电容器的第一极板短接在一起,以及
将所述成对的第一或第二取样电容器的第二极板连接到输出端,响应所述数字输入码选择所述第一或第二取样电容器。
31.一种电荷再分布数字模拟转换器(DAC),其包括:
多对第一和第二电容器,所述多对第一和第二电容器各自具有第一端和第二端;
一组第一开关,每个第一开关选择性地控制相应第一电容器的第一端至一对输出信号线中的一个的连接,所述一组第一开关由DAC输入字控制;
一组第二开关,每个第二开关选择性地控制相应第二电容器的第一端至一对输出信号线中的一个的连接,所述一组第二开关由DAC输入字控制;以及
一组第三开关,每个第三开关将相应第一和第二电容器的第二端连接到片载存储电容器。
32.如权利要求31所述的电荷再分布DAC,其中所述片载存储电容器被所有第一和第二电容器共用。
33.如权利要求31所述的电荷再分布DAC,其中每对第一和第二电容器具有相应的片载存储电容器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/096,686 | 2011-04-28 | ||
US13/096,686 US8537045B2 (en) | 2011-04-28 | 2011-04-28 | Pre-charged capacitive digital-to-analog converter |
PCT/US2012/035236 WO2012149177A1 (en) | 2011-04-28 | 2012-04-26 | Pre-charged capacitive digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103518329A true CN103518329A (zh) | 2014-01-15 |
CN103518329B CN103518329B (zh) | 2018-01-12 |
Family
ID=47067467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280023106.2A Active CN103518329B (zh) | 2011-04-28 | 2012-04-26 | 预充电电容数模转换器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8537045B2 (zh) |
EP (1) | EP2702692B1 (zh) |
JP (1) | JP5855236B2 (zh) |
CN (1) | CN103518329B (zh) |
WO (1) | WO2012149177A1 (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106559082A (zh) * | 2015-09-28 | 2017-04-05 | 西门子医疗有限公司 | 划分电阻梯和比较器之间的比特的多阈值计数器的数模转换器 |
CN106817131A (zh) * | 2015-11-30 | 2017-06-09 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
CN107872227A (zh) * | 2016-09-23 | 2018-04-03 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN108023593A (zh) * | 2016-11-04 | 2018-05-11 | 亚德诺半导体集团 | 用于模拟转换器的参考预充电技术 |
CN108449087A (zh) * | 2018-03-21 | 2018-08-24 | 西安电子科技大学 | 一种超低功耗异步逐次逼近寄存器型模数转换器 |
TWI660589B (zh) * | 2016-09-23 | 2019-05-21 | 美商美國亞德諾半導體公司 | 類比數位轉換器之增量預載 |
CN111034051A (zh) * | 2017-09-28 | 2020-04-17 | 微芯片技术股份有限公司 | 使用自举开关的开关电容dac |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2965427B1 (fr) * | 2010-09-28 | 2013-06-21 | St Microelectronics Sa | Convertisseur analogique-numerique a approximations successives compact |
US9931947B2 (en) * | 2013-08-30 | 2018-04-03 | Infineon Technologies Ag | Charging a capacitor |
US9362937B1 (en) * | 2014-11-26 | 2016-06-07 | Stmicroelectronics S.R.L. | Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method |
US9641189B2 (en) * | 2014-12-17 | 2017-05-02 | Analog Devices, Inc. | Calibration techniques for SAR ADCs with on-chip reservoir capacitors |
US10205462B2 (en) | 2014-12-17 | 2019-02-12 | Analog Devices, Inc. | SAR ADCs with dedicated reference capacitor for each bit capacitor |
US9467162B1 (en) * | 2015-07-21 | 2016-10-11 | Amlogic Co., Limited | Switched capacitor digital-to-analog converter |
US10291249B2 (en) * | 2016-07-18 | 2019-05-14 | Analog Devices, Inc. | Common mode rejection in a reservoir capacitor SAR converter |
US9935648B1 (en) * | 2016-11-04 | 2018-04-03 | Analog Devices Global | Reducing reference charge consumption in analog-to-digital converters |
US10404264B2 (en) | 2017-09-11 | 2019-09-03 | Analog Devices, Inc. | Method of performing analog-to-digital conversion |
DE102018206453B3 (de) | 2017-12-28 | 2019-05-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Digital-Analog-Umsetzer mit in Reihe geschalteten Kapazitäten |
JP2018110455A (ja) * | 2018-04-12 | 2018-07-12 | 株式会社日立製作所 | アナログデジタル変換器および診断用プローブ |
US10348319B1 (en) | 2018-05-18 | 2019-07-09 | Analog Devices Global Unlimited Company | Reservoir capacitor based analog-to-digital converter |
US10516411B1 (en) | 2018-07-11 | 2019-12-24 | Analog Devices Global Unlimited Company | Common mode rejection in reservoir capacitor analog-to-digital converter |
FR3096389B1 (fr) | 2019-05-22 | 2021-08-13 | Continental Automotive Gmbh | Capteur et dispositif de détection de présence |
US11233524B1 (en) * | 2020-01-15 | 2022-01-25 | Ethernovia Inc. | Capacitive digital to analog convertor (CDAC) with capacitive references |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496131B2 (en) * | 2000-09-26 | 2002-12-17 | Nec Corporation | Capacitor-array D/A converter including a thermometer decoder and a capacitor array |
US20040257256A1 (en) * | 2003-06-03 | 2004-12-23 | Leung Ka Y. | SAR with partial capacitor sampling to reduce parasitic capacitance |
US7791520B2 (en) * | 2007-04-23 | 2010-09-07 | Qualcomm Incorporated | Low power, low noise digital-to-analog converter reference circuit |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094155A (en) | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
EP1319223A2 (en) * | 2000-09-11 | 2003-06-18 | Koninklijke Philips Electronics N.V. | Active matrix display devices |
US7136058B2 (en) * | 2001-04-27 | 2006-11-14 | Kabushiki Kaisha Toshiba | Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method |
US6891487B2 (en) * | 2003-06-03 | 2005-05-10 | Silicon Labs Cp, Inc. | Capacitor calibration in SAR converter |
JP4397291B2 (ja) * | 2004-06-29 | 2010-01-13 | Okiセミコンダクタ株式会社 | 表示装置の駆動回路、及び表示装置の駆動方法 |
TWI307213B (en) * | 2005-08-02 | 2009-03-01 | Realtek Semiconductor Corp | Reference voltage generating circuit |
EP1947769A1 (en) * | 2007-01-18 | 2008-07-23 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Charge domain successive approximation A/D converter |
JP5310222B2 (ja) * | 2009-04-20 | 2013-10-09 | 富士通株式会社 | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 |
-
2011
- 2011-04-28 US US13/096,686 patent/US8537045B2/en active Active
-
2012
- 2012-04-26 JP JP2014508555A patent/JP5855236B2/ja active Active
- 2012-04-26 EP EP12777805.8A patent/EP2702692B1/en active Active
- 2012-04-26 CN CN201280023106.2A patent/CN103518329B/zh active Active
- 2012-04-26 WO PCT/US2012/035236 patent/WO2012149177A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6496131B2 (en) * | 2000-09-26 | 2002-12-17 | Nec Corporation | Capacitor-array D/A converter including a thermometer decoder and a capacitor array |
US20040257256A1 (en) * | 2003-06-03 | 2004-12-23 | Leung Ka Y. | SAR with partial capacitor sampling to reduce parasitic capacitance |
US7791520B2 (en) * | 2007-04-23 | 2010-09-07 | Qualcomm Incorporated | Low power, low noise digital-to-analog converter reference circuit |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10324201B2 (en) | 2015-09-28 | 2019-06-18 | Siemens Healthcare Gmbh | Digital-analogue converter for multi-threshold counters with partitioning of the bits between resistor ladder and comparator |
CN106559082A (zh) * | 2015-09-28 | 2017-04-05 | 西门子医疗有限公司 | 划分电阻梯和比较器之间的比特的多阈值计数器的数模转换器 |
CN106559082B (zh) * | 2015-09-28 | 2019-08-30 | 西门子医疗有限公司 | 划分电阻梯和比较器之间的比特的多阈值计数器的数模转换器 |
CN106817131B (zh) * | 2015-11-30 | 2020-05-08 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
CN106817131A (zh) * | 2015-11-30 | 2017-06-09 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
TWI660589B (zh) * | 2016-09-23 | 2019-05-21 | 美商美國亞德諾半導體公司 | 類比數位轉換器之增量預載 |
CN107872227A (zh) * | 2016-09-23 | 2018-04-03 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN107872227B (zh) * | 2016-09-23 | 2021-09-07 | 美国亚德诺半导体公司 | 在模数转换器中增量预加载 |
CN108023593A (zh) * | 2016-11-04 | 2018-05-11 | 亚德诺半导体集团 | 用于模拟转换器的参考预充电技术 |
CN108023593B (zh) * | 2016-11-04 | 2021-11-16 | 亚德诺半导体国际无限责任公司 | 用于模拟转换器的参考预充电技术 |
CN111034051A (zh) * | 2017-09-28 | 2020-04-17 | 微芯片技术股份有限公司 | 使用自举开关的开关电容dac |
CN111034051B (zh) * | 2017-09-28 | 2023-09-22 | 微芯片技术股份有限公司 | 使用自举开关的开关电容dac |
CN108449087A (zh) * | 2018-03-21 | 2018-08-24 | 西安电子科技大学 | 一种超低功耗异步逐次逼近寄存器型模数转换器 |
CN108449087B (zh) * | 2018-03-21 | 2021-05-11 | 西安电子科技大学 | 一种超低功耗异步逐次逼近寄存器型模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
US20120274488A1 (en) | 2012-11-01 |
CN103518329B (zh) | 2018-01-12 |
EP2702692A1 (en) | 2014-03-05 |
EP2702692B1 (en) | 2020-09-02 |
WO2012149177A1 (en) | 2012-11-01 |
EP2702692A4 (en) | 2015-01-07 |
US8537045B2 (en) | 2013-09-17 |
JP2014513485A (ja) | 2014-05-29 |
JP5855236B2 (ja) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103518329A (zh) | 预充电电容数模转换器 | |
EP2689534B1 (en) | Charge redistribution digital-to-analog converter | |
US8378863B2 (en) | Analog-to-digital converter and correction method thereof | |
CN208768053U (zh) | 模数转换器中的被动模拟采样及保持 | |
CN107425852B (zh) | 基于二进制权重电荷再分配的逐次逼近型模数转换器 | |
CN103595412A (zh) | 低功耗小面积的电容阵列及其复位方法和逻辑控制方法 | |
KR20180044232A (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
CN113193870A (zh) | 一种低功耗、低版图面积的sar adc | |
CN104124973A (zh) | 一种逐次逼近型模数转换器及其转换方法 | |
US10038454B2 (en) | Reference voltage generator for an analog-digital converter and method for analog-digital conversion | |
US8963763B2 (en) | Configuring an analog-digital converter | |
US10547321B2 (en) | Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry | |
CN106941355A (zh) | 一种每步两位式sar模数转换器 | |
CN108039890A (zh) | 一种逐次逼近型adc电路及模数转换方法 | |
CN106571827A (zh) | 差分sar adc和其开关电容结构、a/d转换方法、版图实现方法 | |
CN104734718A (zh) | 混合型dac电容阵列结构 | |
Yuan et al. | A novel low-voltage low-power SAR ADC for biomedical applications | |
TWI644520B (zh) | 具三級切換開關之拆分合併式逐漸逼近類比數位轉換器 | |
CN104980157B (zh) | 高分辨率模数转换器 | |
CN106911332B (zh) | 应用于adc的参考电压产生电路 | |
CN110311675B (zh) | 逐次逼近型模数转换电路和逐次逼近型模数转换器 | |
Gatade et al. | A design of 8 bit SAR ADC using monotonie capacitive switching procedure in 90nm | |
Chen et al. | Charge sharing non-binary SAR ADC | |
Jagadish et al. | Low energy and area efficient nonbinary capacitor array based SAR ADC | |
JP2013058972A (ja) | 逐次比較型ad変換器及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |