JP2014513485A - 事前充電式容量性デジタル‐アナログ変換器 - Google Patents
事前充電式容量性デジタル‐アナログ変換器 Download PDFInfo
- Publication number
- JP2014513485A JP2014513485A JP2014508555A JP2014508555A JP2014513485A JP 2014513485 A JP2014513485 A JP 2014513485A JP 2014508555 A JP2014508555 A JP 2014508555A JP 2014508555 A JP2014508555 A JP 2014508555A JP 2014513485 A JP2014513485 A JP 2014513485A
- Authority
- JP
- Japan
- Prior art keywords
- dac
- capacitors
- capacitor
- charge redistribution
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 226
- 238000000034 method Methods 0.000 claims description 18
- 238000005070 sampling Methods 0.000 claims description 17
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 21
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 21
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 21
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 15
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 15
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 15
- 101100512568 Arabidopsis thaliana MED33B gene Proteins 0.000 description 6
- 101100152598 Arabidopsis thaliana CYP73A5 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- 101000603877 Homo sapiens Nuclear receptor subfamily 1 group I member 2 Proteins 0.000 description 1
- 101001098529 Homo sapiens Proteinase-activated receptor 1 Proteins 0.000 description 1
- 101001098560 Homo sapiens Proteinase-activated receptor 2 Proteins 0.000 description 1
- 101000713170 Homo sapiens Solute carrier family 52, riboflavin transporter, member 1 Proteins 0.000 description 1
- 101000713169 Homo sapiens Solute carrier family 52, riboflavin transporter, member 2 Proteins 0.000 description 1
- 102100036863 Solute carrier family 52, riboflavin transporter, member 1 Human genes 0.000 description 1
- 102100036862 Solute carrier family 52, riboflavin transporter, member 2 Human genes 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000024241 parasitism Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
それゆえに、高速では、DACの性能は寄生インダクタンスによって制限されることが多い。したがって、特にSAR ADC用途について、電荷再分配型DACが整定する速度を向上する必要性がある。
230……ICチップ
Claims (33)
- 電荷再分配型デジタル‐アナログ変換器(DAC)であって、
各々が第1の側面および第2の側面を有する複数の第1および第2のコンデンサの対と、
各第1のスイッチがそれぞれの第1のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第1のスイッチの群であって、DAC入力ワードによって制御される、第1のスイッチの群と、
各第2のスイッチがそれぞれの第2のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第2のスイッチの群であって、前記DAC入力ワードによって制御される、第2のスイッチの群と、
対になった第1および第2のコンデンサの第2の側面の間に各々が接続されるブリッジスイッチの群と、
を備える、電荷再分配型DAC。 - 第1および第2のサンプリングスイッチの組をさらに備え、各第1のサンプリングスイッチは、それぞれの第1のコンデンサの前記第2の側面を第1の基準電圧源に連結し、各第2のサンプリングスイッチは、それぞれの第2のコンデンサの前記第2の側面を第2の基準電圧源に連結する、請求項1に記載の電荷再分配型DAC。
- 複数の第1および第2のコンデンサの対の前記第1の側面を共通モード電圧VCMに接続する複数のスイッチをさらに備える、請求項1に記載の電荷再分配型DAC。
- 前記複数の第1および第2のコンデンサの対は、共通キャパシタンスを有する、請求項1に記載の電荷再分配型DAC。
- 前記複数の第1および第2のコンデンサの対は、前記対のビット位置に従って、バイナリ重み付けされる、請求項1に記載の電荷再分配型DAC。
- 電荷再分配は、前記DAC入力ワードが適用されるときに、各対の前記2つのコンデンサの間で行われる、請求項1に記載の電荷再分配型DAC。
- 動作の第1の段階中に前記出力信号線対を共通モード電圧VCMに接続するスイッチ対をさらに備える、請求項1に記載の電荷再分配型DAC。
- 動作の前記第1の段階中、前記第1および第2のコンデンサの前記第1の側面は、前記共通モード電圧VCMに接続され、前記第1のコンデンサの前記第2の側面は、第1の基準電圧源に接続され、前記第2のコンデンサの前記第2の側面は、第2の基準電圧源に接続される、請求項7に記載の電荷再分配型DAC。
- 動作の第2の段階中、前記第1のスイッチの群は、前記DAC入力ワードに従って、前記第1および第2のコンデンサの前記第1の側面を前記第1または第2の信号線に接続し、各対のコンデンサの前記第2の側面は、それぞれ一緒に短絡する、請求項8に記載の電荷再分配型DAC。
- 前記第1および第2のコンデンサは、2組のバイナリ重み付けコンデンサであり、各組におけるコンデンサの数は、前記DAC入力ワードのビットの数に等しく、
動作の前記第2の段階中、前記DAC入力ワードの各ビットは、1つのコンデンサ対の前記第1の側面の接続を決定する、
請求項9に記載の電荷再分配型DAC。 - 前記DAC入力ワードを復号し、かつ前記第1のスイッチの群の制御信号を生成するデコーダをさらに備え、
前記第1および第2のコンデンサの組のうちの各コンデンサは、同等のキャパシタンスを有し、各組の前記コンデンサの総数は、2N−1に等しく、Nは、前記DAC入力ワードのビットの総数を表す1より大きい整数であり、
動作の前記第2の段階中、前記第1の組の選択された数の前記コンデンサは、前記第1の信号線に接続されるように前記デコーダによって制御され、前記第1の組の残りのコンデンサは、前記第2の信号線に接続されるように前記デコーダによって制御され、前記選択された数は、前記DAC入力ワードの値に等しい、
請求項9に記載の電荷再分配型DAC。 - 前記第1および第2の基準電圧源は、前記DACが位置する集積回路(IC)チップの外部にある電源である、請求項8に記載の電荷再分配型DAC。
- 前記電荷再分配型DACは、アナログ−デジタル変換器(ADC)である、請求項8に記載の電荷再分配型DAC。
- 前記ADCは、逐次近似ADCであり、前記第1および第2のコンデンサは、前記ADCが入力電圧をサンプリングするのと同時に、前記第1および第2の基準電圧源をサンプリングする、請求項13に記載の電荷再分配型DAC。
- 前記第1および第2の信号線は、差動出力を形成する、請求項1に記載の電荷再分配型DAC。
- 前記第1の信号線は、単一DAC出力を提供する、請求項1に記載の電荷再分配型DAC。
- 各コンデンサ対の前記短絡した第2の側面は、動作中、共通モード電圧に連結される、請求項1に記載の電荷再分配型DAC。
- デジタル‐アナログ変換器(DAC)のデジタル−アナログ出力を生成する方法であって、
複数の第1および第2のコンデンサの対の第1の側面を共通モード電圧に接続することと、
第1のコンデンサのうちの各々の第2の側面に対して第1の外部基準電圧をサンプリングし、第2のコンデンサのうちの各々の第2の側面に対して第2の外部基準電圧をサンプリングすることと、
前記複数第1および第2のコンデンサの対の前記第1の側面を前記共通モード電圧から切断し、DAC入力ワードに従って、前記第1および第2のコンデンサの前記第1の側面を第1または第2の信号線に接続することと、
前記第1および第2のコンデンサの前記第2の側面を前記第1および第2の外部基準電圧から切断し、対の前記第1および第2の組のコンデンサの前記第2の側面をそれぞれ短絡させることと、
を含む、方法。 - 電荷再分配は、前記DAC入力ワードが適用されるときに、各対の前記2つのコンデンサの間で行われる、請求項18に記載の方法。
- 前記DACは、逐次近似アナログ−デジタル変換器(ADC)内にあり、前記第1および第2のコンデンサは、前記ADCが入力電圧をサンプリングするのと同時に、前記外部基準電圧をサンプリングする、請求項18に記載の方法。
- 前記第1および第2のコンデンサが前記外部基準電圧および前記共通モード電圧から切断されるとき、前記DAC入力ワードは、複数のDAC出力を生成するように前記第1および第2のコンデンサの間の再分配を変更させるために、複数の値の間で連続的に変化する、請求項20に記載の方法。
- 前記第1および第2のコンデンサは、2組のバイナリ重み付けコンデンサであり、各組におけるコンデンサの数は、前記DAC入力ワードのビットの数に等しく、前記DAC入力ワードの各ビットは、1つのコンデンサ対の前記第1の側面の接続を決定する、請求項18に記載の方法。
- 前記DAC入力ワードを復号し、前記複数の第1および第2のコンデンサの対の前記第1の側面の接続のための制御信号を生成することをさらに含み、
各コンデンサは、同等のキャパシタンスを有し、前記第1または第2のコンデンサの総数は、2N−1に等しく、Nは、前記DAC入力ワードのビットの総数を表す1より大きい整数であり、
動作中、選択された数の前記第1のコンデンサは、前記第1の信号線に接続されるように前記制御信号によって制御され、残りの第1のコンデンサは、前記第2の信号線に接続されるように前記デコーダによって制御され、前記選択された数は、前記DAC入力ワードの値に等しい、
請求項18に記載の方法。 - 電荷再分配型デジタル‐アナログ変換器(DAC)であって、
各々が第1の側面および第2の側面を有する複数の第1および第2のコンデンサの対と、
各第1のスイッチがそれぞれの第1のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第1のスイッチの群であって、DAC入力ワードによって制御される、第1のスイッチの群と、
各第2のスイッチがそれぞれの第2のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第2のスイッチの群であって、前記DAC入力ワードによって制御される、第2のスイッチの群と、
対になった第1および第2のコンデンサの第2の側面の間に各々が接続されるブリッジスイッチの群と、
を備える、電荷再分配型DAC
を備える、アナログ−デジタル変換器(ADC)。 - 電荷再分配は、前記DAC入力ワードが適用されるときに、各対の前記2つのコンデンサの間で行われる、請求項20に記載のADC。
- 前記ADCは、逐次近似ADCであり、前記第1および第2のコンデンサは、前記ADCが入力電圧をサンプリングするのと同時に、前記第1および第2の基準電圧をサンプリングする、請求項20に記載のADC。
- 電荷再分配型デジタル‐アナログ変換器(DAC)であって、
各々が第1の側面および第2の側面を有する複数の第1および第2のコンデンサの対と、
各第1のスイッチがそれぞれの第1のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第1のスイッチの群であって、DAC入力ワードによって制御される、第1のスイッチの群と、
各第2のスイッチがそれぞれの第2のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第2のスイッチの群であって、前記DAC入力ワードによって制御される、第2のスイッチの群と、
対になった第1および第2のコンデンサの第2の側面の間に各々が接続されるブリッジスイッチの群と、
を備える、電荷再分配型DAC
を備える、集積回路(IC)チップ。 - 電荷再分配は、前記DAC入力ワードが適用されるときに、各対の前記2つのコンデンサの間で行われる、請求項23に記載のICチップ。
- 前記電荷再分配型DACは、アナログ−デジタル変換器(ADC)内にあり、前記ADCは、逐次近似ADCであり、前記第1および第2のコンデンサは、前記ADCが入力電圧をサンプリングするのと同時に、前記第1および第2の基準電圧をサンプリングする、請求項23に記載のICチップ。
- デジタル入力コードからアナログ電圧を生成する方法であって、
動作のサンプリング段階中に、
第1の複数のサンプリングコンデンサ上で第1の基準電圧をサンプリングすることと、
第2の複数のサンプリングコンデンサ上で第2の基準電圧をサンプリングすることと、
動作の出力段階中に、
前記第1および第2のサンプリングコンデンサの第1のプレートを対ベースで一緒に短絡させることと、
前記対になった第1または第2のサンプリングコンデンサのうちの1つの第2のプレートを出力端子に接続することであって、前記第1または第2のサンプリングコンデンサは、前記デジタル入力コードに応答して選択されることと、
を含む、方法。 - 電荷再分配型デジタル‐アナログ変換器(DAC)であって、
各々が第1の側面および第2の側面を有する複数の第1および第2のコンデンサの対と、
各第1のスイッチがそれぞれの第1のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第1のスイッチの群であって、DAC入力ワードによって制御される、第1のスイッチの群と、
各第2のスイッチがそれぞれの第2のコンデンサの前記第1の側面の、出力信号線対のうちの1つへの接続を選択的に制御する、第2のスイッチの群であって、前記DAC入力ワードによって制御される、第2のスイッチの群と、
各第3のスイッチがそれぞれの第1および第2のコンデンサの第2の側面をオンチップ蓄電コンデンサに接続する第3のスイッチの群と、
を備える、電荷再分配型DAC。 - 前記オンチップ蓄電コンデンサは、全ての第1および第2のコンデンサによって共有される、請求項31に記載の電荷再分配型DAC。
- 各対の第1および第2のコンデンサは、それぞれのオンチップ蓄電コンデンサを有する、請求項31に記載の電荷再分配型DAC。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/096,686 | 2011-04-28 | ||
US13/096,686 US8537045B2 (en) | 2011-04-28 | 2011-04-28 | Pre-charged capacitive digital-to-analog converter |
PCT/US2012/035236 WO2012149177A1 (en) | 2011-04-28 | 2012-04-26 | Pre-charged capacitive digital-to-analog converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014513485A true JP2014513485A (ja) | 2014-05-29 |
JP5855236B2 JP5855236B2 (ja) | 2016-02-09 |
Family
ID=47067467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014508555A Active JP5855236B2 (ja) | 2011-04-28 | 2012-04-26 | 事前充電式容量性デジタル‐アナログ変換器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8537045B2 (ja) |
EP (1) | EP2702692B1 (ja) |
JP (1) | JP5855236B2 (ja) |
CN (1) | CN103518329B (ja) |
WO (1) | WO2012149177A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2965427B1 (fr) * | 2010-09-28 | 2013-06-21 | St Microelectronics Sa | Convertisseur analogique-numerique a approximations successives compact |
US9931947B2 (en) * | 2013-08-30 | 2018-04-03 | Infineon Technologies Ag | Charging a capacitor |
US9362937B1 (en) * | 2014-11-26 | 2016-06-07 | Stmicroelectronics S.R.L. | Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method |
US9641189B2 (en) * | 2014-12-17 | 2017-05-02 | Analog Devices, Inc. | Calibration techniques for SAR ADCs with on-chip reservoir capacitors |
US10205462B2 (en) | 2014-12-17 | 2019-02-12 | Analog Devices, Inc. | SAR ADCs with dedicated reference capacitor for each bit capacitor |
US9467162B1 (en) * | 2015-07-21 | 2016-10-11 | Amlogic Co., Limited | Switched capacitor digital-to-analog converter |
DE102015218581B4 (de) * | 2015-09-28 | 2019-11-14 | Siemens Healthcare Gmbh | Digital-Analog-Wandler für Mehrschwellenzähler mit Partitionierung der Bits zwischen R-Leiter und Komparator |
CN106817131B (zh) * | 2015-11-30 | 2020-05-08 | 复旦大学 | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc |
US10291249B2 (en) | 2016-07-18 | 2019-05-14 | Analog Devices, Inc. | Common mode rejection in a reservoir capacitor SAR converter |
US10038452B2 (en) * | 2016-09-23 | 2018-07-31 | Analog Devices, Inc. | Incremental preloading in an analog-to-digital converter |
US9712181B1 (en) * | 2016-09-23 | 2017-07-18 | Analog Devices, Inc. | Incremental preloading in an analog-to-digital converter |
US9935648B1 (en) * | 2016-11-04 | 2018-04-03 | Analog Devices Global | Reducing reference charge consumption in analog-to-digital converters |
US10122376B2 (en) * | 2016-11-04 | 2018-11-06 | Analog Devices Global | Reference precharge techniques for analog-to-digital converters |
US10404264B2 (en) | 2017-09-11 | 2019-09-03 | Analog Devices, Inc. | Method of performing analog-to-digital conversion |
US10305452B2 (en) * | 2017-09-28 | 2019-05-28 | Microchip Technology Incorporated | Five-level switched-capacitance DAC using bootstrapped switches |
DE102018206453B3 (de) | 2017-12-28 | 2019-05-02 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Digital-Analog-Umsetzer mit in Reihe geschalteten Kapazitäten |
CN108449087B (zh) * | 2018-03-21 | 2021-05-11 | 西安电子科技大学 | 一种超低功耗异步逐次逼近寄存器型模数转换器 |
JP2018110455A (ja) * | 2018-04-12 | 2018-07-12 | 株式会社日立製作所 | アナログデジタル変換器および診断用プローブ |
US10348319B1 (en) | 2018-05-18 | 2019-07-09 | Analog Devices Global Unlimited Company | Reservoir capacitor based analog-to-digital converter |
US10516411B1 (en) | 2018-07-11 | 2019-12-24 | Analog Devices Global Unlimited Company | Common mode rejection in reservoir capacitor analog-to-digital converter |
FR3096389B1 (fr) * | 2019-05-22 | 2021-08-13 | Continental Automotive Gmbh | Capteur et dispositif de détection de présence |
US11233524B1 (en) * | 2020-01-15 | 2022-01-25 | Ethernovia Inc. | Capacitive digital to analog convertor (CDAC) with capacitive references |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094155A (en) * | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
JP2002100991A (ja) * | 2000-09-26 | 2002-04-05 | Nec Kyushu Ltd | D/aコンバータ |
US20040246153A1 (en) * | 2003-06-03 | 2004-12-09 | Leung Ka Y. | Capacitor calibration in SAR converter |
JP2010525751A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 低電力、小ノイズなデジタル−アナログ変換器基準回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1251167C (zh) * | 2000-09-11 | 2006-04-12 | 皇家菲利浦电子有限公司 | 矩阵显示装置 |
US7136058B2 (en) * | 2001-04-27 | 2006-11-14 | Kabushiki Kaisha Toshiba | Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method |
US6977607B2 (en) | 2003-06-03 | 2005-12-20 | Silicon Labs Cp, Inc. | SAR with partial capacitor sampling to reduce parasitic capacitance |
JP4397291B2 (ja) * | 2004-06-29 | 2010-01-13 | Okiセミコンダクタ株式会社 | 表示装置の駆動回路、及び表示装置の駆動方法 |
TWI307213B (en) * | 2005-08-02 | 2009-03-01 | Realtek Semiconductor Corp | Reference voltage generating circuit |
EP1947769A1 (en) * | 2007-01-18 | 2008-07-23 | INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) | Charge domain successive approximation A/D converter |
JP5310222B2 (ja) * | 2009-04-20 | 2013-10-09 | 富士通株式会社 | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 |
-
2011
- 2011-04-28 US US13/096,686 patent/US8537045B2/en active Active
-
2012
- 2012-04-26 CN CN201280023106.2A patent/CN103518329B/zh active Active
- 2012-04-26 EP EP12777805.8A patent/EP2702692B1/en active Active
- 2012-04-26 JP JP2014508555A patent/JP5855236B2/ja active Active
- 2012-04-26 WO PCT/US2012/035236 patent/WO2012149177A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6094155A (en) * | 1997-08-29 | 2000-07-25 | Burr-Brown Corporation | Dual reference voltage buffer and method for updating CDAC bit capacitors |
JP2002100991A (ja) * | 2000-09-26 | 2002-04-05 | Nec Kyushu Ltd | D/aコンバータ |
US20040246153A1 (en) * | 2003-06-03 | 2004-12-09 | Leung Ka Y. | Capacitor calibration in SAR converter |
JP2010525751A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 低電力、小ノイズなデジタル−アナログ変換器基準回路 |
Also Published As
Publication number | Publication date |
---|---|
EP2702692A1 (en) | 2014-03-05 |
US8537045B2 (en) | 2013-09-17 |
CN103518329A (zh) | 2014-01-15 |
US20120274488A1 (en) | 2012-11-01 |
EP2702692B1 (en) | 2020-09-02 |
JP5855236B2 (ja) | 2016-02-09 |
EP2702692A4 (en) | 2015-01-07 |
CN103518329B (zh) | 2018-01-12 |
WO2012149177A1 (en) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5855236B2 (ja) | 事前充電式容量性デジタル‐アナログ変換器 | |
US8390502B2 (en) | Charge redistribution digital-to-analog converter | |
CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
KR102001762B1 (ko) | Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법 | |
JP5310222B2 (ja) | 電荷分配型デジタル・アナログ変換器及びそれを有する逐次比較型アナログ・デジタル変換器 | |
CN109194333B (zh) | 一种复合结构逐次逼近模数转换器及其量化方法 | |
US20130076546A1 (en) | Charge compensation calibration for high resolution data converter | |
US11418209B2 (en) | Signal conversion circuit utilizing switched capacitors | |
US10868560B2 (en) | Low distortion successive approximation register (SAR) analog-to-digital converters (ADCs) and associated methods | |
US9748965B2 (en) | Pipeline ADC and reference load balancing circuit and method to balance reference circuit load | |
US6778121B2 (en) | High linearity digital-to-analog converter | |
WO2016203522A1 (ja) | 逐次比較型a/d変換装置 | |
CN111034052B (zh) | 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置 | |
JP5561039B2 (ja) | アナログ・デジタル変換器およびシステム | |
CN112968704B (zh) | 基于暂态电容切换方式的逐次逼近型模数转换器量化方法 | |
TWI726822B (zh) | 訊號轉換裝置 | |
CN109936370B (zh) | 一种应用于sar adc的低功耗开关算法 | |
TWI441456B (zh) | Can reduce the energy consumption of the successive approximation of the temporary analog-to-digital converter | |
Yuan et al. | A novel low-voltage low-power SAR ADC for biomedical applications | |
JPH0879078A (ja) | 直並列型アナログ/ディジタル変換器 | |
CHEN | A Study on Energy-and-Area-Efficient Charge Redistribution Successive Approximation Analog-to-Digital Converters | |
Liu | Design of a variable rate low power SAR ADC with bypass window for biomedical application |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150616 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5855236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |