JP2010525751A - 低電力、小ノイズなデジタル−アナログ変換器基準回路 - Google Patents
低電力、小ノイズなデジタル−アナログ変換器基準回路 Download PDFInfo
- Publication number
- JP2010525751A JP2010525751A JP2010506405A JP2010506405A JP2010525751A JP 2010525751 A JP2010525751 A JP 2010525751A JP 2010506405 A JP2010506405 A JP 2010506405A JP 2010506405 A JP2010506405 A JP 2010506405A JP 2010525751 A JP2010525751 A JP 2010525751A
- Authority
- JP
- Japan
- Prior art keywords
- dac
- capacitor
- terminal
- circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 189
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000010354 integration Effects 0.000 description 15
- 238000005070 sampling Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 8
- 230000009467 reduction Effects 0.000 description 5
- 238000001914 filtration Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Description
本特許出願は、両方とも本願の譲受人に譲渡され、参照によって本願明細書に明示的に組み込まれる、「デルタシグマADCにおける使用のための、低電力、小ノイズなDAC基準回路("Low Power, Low Noise DAC Reference Circuit for use in a Delta Sigma ADC")」と題され、2007年6月20日に出願された米国仮特許出願第60/945,309号及び「デルタシグマADCにおける使用のためのDAC基準回路("DAC Reference Circuit for use in a Delta Sigma ADC")」と題され、2007年4月23日に出願された米国仮特許出願第60/913,499号の優先権を主張する。
V(nT−) = 電荷共有イベントの直前でのCbigを横切る電圧
V(nT+) = 電荷共有イベントの直後でのCbigを横切る電圧
V(nT+T/2) = クロックフェーズ1の後であるがクロックフェーズ2の前でのCbigを横切る電圧
V(nT+T−) = 次の周期における電荷共有イベントの直前でのCbigを横切る電圧
V(nT+) = V(nT−)*(CBIG/(CBIG+CDAC)) (クロックフェーズ1の始まりにおける電荷共有式)
V(nT+T/2) = V(nT+)+(I0/(CBIG+CDAC))*(T/2) (クロックフェーズ1の間の両方のキャパシタのゆるやかな充電)
V(nT+T−) = V(nT+T/2)+ (I0/CBIG)*(T/2) (クロックフェーズ2の間のCbigのゆるやかな充電)
V(nT+T−) = V(nT−) (これは、定常状態解析のために、必ず真であるだろう)
4つの未知数を持つ4つの方程式がある。V(nT+T/2)は、CDACによってサンプルされる電圧レベルである。V(nT+T/2)に関して方程式の組を解くことは、次の数式をもたらす。
Vref = V(nT+T/2) = I0/(FS*CDAC) (ここで、FS = 1/Tはサンプルレートである)
スイッチC1、C1d、C2d、C2_P及びC2_Nが開かれるとき、貯蔵キャパシタCbigは基準電圧まで充電され、これは次のように表されてよい。
Claims (25)
- 電流源に接続されるキャパシタと、
第1のスイッチに接続される前記キャパシタの正端子と、
第2のスイッチに接続される前記キャパシタの負端子と
を具備し、
前記第1のスイッチは前記キャパシタの前記正端子をDAC回路の正入力端子に電気的に接続し、
前記第2のスイッチは前記キャパシタの前記負端子を前記DAC回路の負入力端子に電気的に接続する、
装置。 - 並列で動作可能に接続される複数の前記DAC回路を具備する、請求項1の装置。
- 前記電流源はシングルエンド電流源である、請求項1の装置。
- 前記電流源は差動電流源である、請求項1の装置。
- 前記電流源はシングルエンドMOSFETカレントミラー回路である、請求項3の装置。
- 前記電流源は、
ゲート、ドレイン及びソース端子を備え、前記ドレイン端子が正電源に接続され、前記ゲート端子が基準電圧に接続され、前記ソース端子が前記キャパシタの前記正端子に接続される低VT NFETトランジスタ
を備える低VT NFETソースフォロワ回路である、請求項3の装置。 - 前記電流源は差動MOSFETカレントミラー回路である、請求項4の装置。
- 前記電流源は、
ゲート、ドレイン及びソース端子を備え、前記ドレイン端子は正電源に接続され、前記ゲート端子は第1の基準電圧に接続され、前記ソース端子は前記キャパシタの前記正端子に接続される第1の低VT NFETトランジスタと、
ゲート、ドレイン及びソース端子を備え、前記ドレイン端子は前記キャパシタの前記負端子に接続され、前記ゲート端子は第2の基準電圧に接続され、前記ソース端子は負電源に接続される第2の低VT NFETトランジスタと
を備える差動低VT NFETソースフォロワ回路である、請求項4の装置。 - 前記第1の低VT NFETトランジスタのトランスコンダクタンスは、前記第2の低VT NFETトランジスタのドレイン−ソースコンダクタンスに整合する、請求項8の装置。
- スローフィードバック回路が前記第1の低VT NFETソースフォロワ回路の前記ゲート端子に接続され、
前記スローフィードバック回路は差動差分増幅器回路を備え、
前記差動差分増幅器回路は、反転入力及び非反転入力を備え、一方の入力が前記キャパシタを横切る電圧を測定するように構成され、他方の入力が基準電圧を測定するように構成される、
請求項8の装置。 - 前記差動差分増幅器の出力は補償キャパシタの正端子に接続され、
前記補償キャパシタは信号接地ノードに接続される負端子を更に備える、
請求項10の装置。 - 貯蔵キャパシタを基準電圧レベルまで充電することと、
前記貯蔵キャパシタからDACフィードバックキャパシタへ保存された電荷を移動させることと、
前記DACフィードバックキャパシタからDAC出力端子へ前記保存された電荷を移動させることと
を具備する、デジタルコードをアナログ信号に変換するための方法。 - 前記DACフィードバックキャパシタから前記DAC出力端子へ前記保存された電荷を移動させる前記ステップは、前記DACフィードバックキャパシタを前記DAC出力端子に負方向で接続することを備える、請求項12のデジタルコードをアナログ信号に変換する方法。
- 前記DACフィードバックキャパシタから前記DAC出力端子へ前記保存された電荷を移動させる前記ステップは、前記DACフィードバックキャパシタを前記DAC出力端子に正方向で接続することを備える、請求項12のデジタルコードをアナログ信号に変換する方法。
- 前記貯蔵キャパシタにおける電荷の連続的な補充を更に具備する、請求項12の方法。
- 前記DACフィードバックキャパシタから前記DAC出力端子へ前記保存された電荷を移動させる前記ステップは、
前記DACフィードバックキャパシタを前記DAC出力端子に正方向で接続することと、
前記DACフィードバックキャパシタを前記DAC出力端子に負方向で接続することと
を備える、
請求項13のデジタルコードをアナログ信号に変換する方法。 - 並列に接続された前記デジタル−アナログ変換器によって、前記デジタルコードをアナログ信号へ変換する前記方法を2よりも多くのDACレベルに拡張すること
を更に具備する、請求項16のデジタルコードをアナログ信号に変換する方法。 - 前記貯蔵キャパシタにおける電荷を連続的に補充することを更に具備する、請求項16の方法。
- 前記貯蔵キャパシタをDACフィードバックキャパシタに接続することと、
前記DACフィードバックキャパシタから前記貯蔵キャパシタを切断することと、
前記DAC出力端子に前記DACフィードバックキャパシタを接続することと、
前記DAC出力端子から前記DACフィードバックキャパシタを切断することと
を更に具備する、請求項16のデジタルコードをアナログ信号に変換する方法。 - 基準電圧レベルまで貯蔵キャパシタを充電するための手段と、
前記貯蔵キャパシタからDACフィードバックキャパシタへ保存された電荷を移動させるための手段と、
前記DACフィードバックキャパシタからDAC出力端子へ前記保存された電荷を移動させるための手段と
を具備する、デジタルコードをアナログ信号に変換するための手段。 - 前記DACフィードバックキャパシタから前記DAC出力端子へ前記保存された電荷を移動させるための前記手段は、
前記DACフィードバックキャパシタを前記DAC出力端子に正方向または負方向で接続するための手段
を備える、請求項20のデジタルコードをアナログ信号に変換するための手段。 - 前記貯蔵キャパシタを補充することを更に具備する、請求項20のデジタルコードをアナログ信号に変換するための手段。
- 前記DACフィードバックキャパシタから前記DAC出力端子へ前記保存された電荷を移動させるための手段は、
前記DACフィードバックキャパシタを前記DAC出力端子に正方向で接続させるための手段と、
前記DACフィードバックキャパシタを前記DAC出力端子に負方向で接続させるための手段と
を備える、請求項21のデジタルコードをアナログ信号に変換するための手段。 - 前記貯蔵キャパシタを補充するための手段を更に具備する、請求項23のデジタルコードをアナログ信号に変換するための手段。
- 前記貯蔵キャパシタをDACフィードバックキャパシタに接続するための手段と、
前記DACフィードバックキャパシタから前記貯蔵キャパシタを切断するための手段と、
DAC出力端子へ前記DACフィードバックキャパシタを接続するための手段と、
前記DAC出力端子から前記DACフィードバックキャパシタを切断するための手段と
を更に具備する、請求項24のデジタルコードをアナログ信号に変換するための手段。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US91349907P | 2007-04-23 | 2007-04-23 | |
US60/913,499 | 2007-04-23 | ||
US94530907P | 2007-06-20 | 2007-06-20 | |
US60/945,309 | 2007-06-20 | ||
US12/027,226 US7791520B2 (en) | 2007-04-23 | 2008-02-06 | Low power, low noise digital-to-analog converter reference circuit |
US12/027,226 | 2008-02-06 | ||
PCT/US2008/060762 WO2008131185A1 (en) | 2007-04-23 | 2008-04-18 | Low power, low noise digital-to-analog converter reference circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010525751A true JP2010525751A (ja) | 2010-07-22 |
JP4981965B2 JP4981965B2 (ja) | 2012-07-25 |
Family
ID=39711078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010506405A Active JP4981965B2 (ja) | 2007-04-23 | 2008-04-18 | 低電力、小ノイズなデジタル−アナログ変換器基準回路 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7791520B2 (ja) |
EP (1) | EP2137820B1 (ja) |
JP (1) | JP4981965B2 (ja) |
KR (2) | KR101433484B1 (ja) |
CN (1) | CN101663820B (ja) |
TW (1) | TW200904012A (ja) |
WO (1) | WO2008131185A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102694527A (zh) * | 2011-03-23 | 2012-09-26 | 株式会社东芝 | 半导体集成电路及接收装置 |
JP2014513485A (ja) * | 2011-04-28 | 2014-05-29 | アナログ ディヴァイスィズ インク | 事前充電式容量性デジタル‐アナログ変換器 |
JP2014520412A (ja) * | 2011-03-23 | 2014-08-21 | アナログ ディヴァイスィズ インク | 電荷再分配型デジタル‐アナログ変換器 |
JP2017147726A (ja) * | 2016-02-15 | 2017-08-24 | アナログ デバイシス グローバル | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8106803B2 (en) * | 2009-09-22 | 2012-01-31 | Broadcom Corporation | Discharge digital-to-analog converter |
TWI452847B (zh) * | 2011-01-21 | 2014-09-11 | Mediatek Singapore Pte Ltd | 類比至數位轉換器 |
CN102118171A (zh) * | 2011-03-31 | 2011-07-06 | 济南卓信智能科技有限公司 | 基于微控制器的d/a转换电路 |
US8456340B2 (en) * | 2011-04-13 | 2013-06-04 | Analog Devices, Inc. | Self-timed digital-to-analog converter |
KR101094397B1 (ko) | 2011-05-27 | 2011-12-15 | (주)다빛다인 | 증폭 회로 및 이를 이용한 디지털 마이크로폰 |
KR101357848B1 (ko) * | 2012-04-17 | 2014-02-04 | 크루셜칩스 주식회사 | 차동위상 구동기 |
KR101376982B1 (ko) * | 2013-02-18 | 2014-03-26 | 한양대학교 에리카산학협력단 | 저전압 적분기 회로 |
US8975953B2 (en) | 2013-03-11 | 2015-03-10 | Analog Devices Global | Method of improving noise immunity in a signal processing apparatus, and a signal processing apparatus having improved noise immunity |
KR20170000542A (ko) | 2015-06-24 | 2017-01-03 | 삼성전자주식회사 | 플리커 노이즈를 저감하는 전류 dac 회로 |
US9853653B2 (en) * | 2015-09-15 | 2017-12-26 | Mediatek Inc. | Error cancellation in a current digital-to-analog converter of a continuous-time sigma-delta modulator |
WO2017106835A1 (en) * | 2015-12-17 | 2017-06-22 | Circuit Seed, Llc | Scalable integrated data converter |
CN107104648B (zh) * | 2016-02-19 | 2019-12-17 | 深圳市汇顶科技股份有限公司 | 一种放大电路 |
US10218268B1 (en) * | 2018-03-26 | 2019-02-26 | Analog Devices Global Unlimited Company | Voltage reference circuit and method of providing a voltage reference |
CN112865799A (zh) * | 2020-12-31 | 2021-05-28 | 瑞声科技(南京)有限公司 | 一种优化电流舵DAC的sigma-delta ADC调制器及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001028103A1 (en) * | 1999-10-08 | 2001-04-19 | Cirrus Logic Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
US20050206543A1 (en) * | 2004-02-27 | 2005-09-22 | Infineon Technologies Ag | Time-continuous sigma/delta analog-to-digital converter |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625360A (en) * | 1995-09-05 | 1997-04-29 | Motorola, Inc. | Current source for reducing noise glitches generated in a digital to analog converter and method therefor |
JP2001111427A (ja) * | 1999-10-05 | 2001-04-20 | Nec Corp | スイッチドキャパシタ型デジタル・アナログコンバータ |
US6919833B2 (en) * | 2003-09-04 | 2005-07-19 | Regan N. Mills | Parallel converter topology for reducing non-linearity errors |
GB2444985B (en) * | 2006-12-22 | 2011-09-14 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
GB2444988B (en) * | 2006-12-22 | 2011-07-20 | Wolfson Microelectronics Plc | Audio amplifier circuit and electronic apparatus including the same |
GB2444984B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
GB2447426B (en) * | 2006-12-22 | 2011-07-13 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
-
2008
- 2008-02-06 US US12/027,226 patent/US7791520B2/en active Active
- 2008-04-18 KR KR1020127002794A patent/KR101433484B1/ko active IP Right Grant
- 2008-04-18 JP JP2010506405A patent/JP4981965B2/ja active Active
- 2008-04-18 CN CN2008800130826A patent/CN101663820B/zh active Active
- 2008-04-18 WO PCT/US2008/060762 patent/WO2008131185A1/en active Application Filing
- 2008-04-18 KR KR1020097024273A patent/KR20100007892A/ko not_active Application Discontinuation
- 2008-04-18 EP EP08746220.6A patent/EP2137820B1/en active Active
- 2008-04-23 TW TW097114933A patent/TW200904012A/zh unknown
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001028103A1 (en) * | 1999-10-08 | 2001-04-19 | Cirrus Logic Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
US20050206543A1 (en) * | 2004-02-27 | 2005-09-22 | Infineon Technologies Ag | Time-continuous sigma/delta analog-to-digital converter |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102694527A (zh) * | 2011-03-23 | 2012-09-26 | 株式会社东芝 | 半导体集成电路及接收装置 |
JP2014520412A (ja) * | 2011-03-23 | 2014-08-21 | アナログ ディヴァイスィズ インク | 電荷再分配型デジタル‐アナログ変換器 |
JP2014513485A (ja) * | 2011-04-28 | 2014-05-29 | アナログ ディヴァイスィズ インク | 事前充電式容量性デジタル‐アナログ変換器 |
JP2017147726A (ja) * | 2016-02-15 | 2017-08-24 | アナログ デバイシス グローバル | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
EP2137820A1 (en) | 2009-12-30 |
KR20120034220A (ko) | 2012-04-10 |
TW200904012A (en) | 2009-01-16 |
EP2137820B1 (en) | 2013-05-08 |
JP4981965B2 (ja) | 2012-07-25 |
US7791520B2 (en) | 2010-09-07 |
KR101433484B1 (ko) | 2014-08-22 |
CN101663820A (zh) | 2010-03-03 |
US20090009375A1 (en) | 2009-01-08 |
CN101663820B (zh) | 2013-05-22 |
KR20100007892A (ko) | 2010-01-22 |
WO2008131185A1 (en) | 2008-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4981965B2 (ja) | 低電力、小ノイズなデジタル−アナログ変換器基準回路 | |
JP4981968B2 (ja) | フィードバック信号に基づいた動的なスルー・レート制御 | |
Arias et al. | A 32-mW 320-MHz continuous-time complex delta-sigma ADC for multi-mode wireless-LAN receivers | |
Peluso et al. | A 900-mV low-power/spl Delta//spl Sigma/A/D converter with 77-dB dynamic range | |
JP5144811B2 (ja) | スイッチトキャパシタ回路用の適応型バイス電流発生 | |
Oliaei et al. | A 5-mW sigma-delta modulator with 84-dB dynamic range for GSM/EDGE | |
US20060255997A1 (en) | Differential analog filter | |
Liu et al. | A 0-dB STF-peaking 85-MHz bw 74.4-dB SNDR CT ΔΣ ADC with unary-approximating DAC calibration in 28-nm CMOS | |
Luh et al. | A high-speed fully differential current switch | |
Shi et al. | Data converters for wireless standards | |
Fujimoto et al. | A 100 MS/s 4 MHz Bandwidth 70 dB SNR $\Delta\Sigma $ ADC in 90 nm CMOS | |
US7821305B1 (en) | Dual voltage buffer with current reuse | |
Saalfeld et al. | A 2.3 mW quadrature bandpass continuous-time ΔΣ modulator with reconfigurable quantizer | |
Xing et al. | A 40MHz 12bit 84.2 dB-SFDR continuous-time delta-sigma modulator in 90nm CMOS | |
US7768324B1 (en) | Dual voltage buffer with current reuse | |
Benvenuti et al. | A 0.3 V 15 nW 69 dB SNDR Inverter-Based Δ∑ Modulator in 0.18 μm CMOS | |
Sung et al. | A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques | |
EP1890383A1 (en) | A hybrid tuning circuit for continuous-time sigma-delta analog-to-digital converter | |
Morgado et al. | Design of a 130-nm cmos reconfigurable cascade σδ modulator for gsm/umts/bluetooth | |
Briseno Vidrios | Design of Highly Efficient Analog-To-Digital Converters | |
Dolev et al. | COMPARISON OF SIGMA–DELTA CONVERTER CIRCUIT ARCHITECTURES IN DIGITAL CMOS TECHNOLOGY | |
Babita Roslind et al. | Design Techniques for Sigmadelta based ADC for Wireless Applications | |
Morgado García de la Polavieja et al. | Design of a 130-nm CMOS Reconfigurable Cascade ΣΔ Modulator for GSM/UMTS/Bluetooth | |
van Veldhoven et al. | ΣΔ Modulator Implementations and the Quality Indicators | |
Morgado et al. | Design of a 130-nm CMOS Reconfigurable Cascade Σ∆ Modulator for GSM/UMTS/Bluetooth |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111026 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111125 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4981965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |