JP5144811B2 - スイッチトキャパシタ回路用の適応型バイス電流発生 - Google Patents
スイッチトキャパシタ回路用の適応型バイス電流発生 Download PDFInfo
- Publication number
- JP5144811B2 JP5144811B2 JP2011521386A JP2011521386A JP5144811B2 JP 5144811 B2 JP5144811 B2 JP 5144811B2 JP 2011521386 A JP2011521386 A JP 2011521386A JP 2011521386 A JP2011521386 A JP 2011521386A JP 5144811 B2 JP5144811 B2 JP 5144811B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- bias
- bias current
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 264
- 230000003044 adaptive effect Effects 0.000 title description 3
- 238000005070 sampling Methods 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 62
- 230000008569 process Effects 0.000 claims description 40
- 238000007599 discharging Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 6
- 238000001914 filtration Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000013461 design Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 229920005994 diacetyl cellulose Polymers 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000001413 cellular effect Effects 0.000 description 3
- 238000005094 computer simulation Methods 0.000 description 3
- 238000013139 quantization Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Description
・CDMA2000 1X(または単に、1X)、 CDMA2000 1xEV−DO (または単に、1xEV−DO)、 Ultra Mobile Broadband (UMB)および/または“3rd Generation Partnership Project 2”(3GPP2)と名付けられた機関(3GPP2)からの他の無線技術、
・IEEE 802.11 (Wi−Fi)、 IEEE 802.16 (WiMAX)、IEEE 802.20および/またはIEEEからの他の無線技術、
・Digital Video Broadcasting for Handhelds (DVB−H)、Integrated Services Digital Broadcasting for Terrestrial Television Broadcasting (ISDB−T)、MediaFLOTMおよび/またはデジタル放送技術、および
・United States Global Positioning System (GPS)、European Galileo、 Russian GLONASSまたは Global Navigation Satellite System (GNSS)。
BW=gm/C=K・Ibias/C 式(1)
で表され、ここで、Cは積分器キャパシタ(例えば、図3のキャパシタ322)、そして、BWはOTA400のループ利得バンド幅である。
Icharge=fsampling・(C1+C2)・Vbias, 式(2)
として表され、ここで、C1はキャパシタ526のキャパシタンス、そして、C2はキャパシタ536のキャパシタンスである。キャパシタ526および536は、C1=C2となるように、同じサイズにすることができる
式(2)に示されるように、平均充電電流は、バイアス電圧Vbias、サンプリングレートfsampling、および、キャパシタ526および536のキャパシタンスC1,C2によって決定され、そして、それぞれに比例する。より高いサンプリングレートに対しては、キャパシタ526および536はより頻繁に充電および放電され、そして、充電電流はそれ故に前記サンプリングレートに比例する。より大きなキャパシタ526および536に対しては、各サンプリングクロックサイクルにおけるバイアス電圧に合わせて、これらのキャパシタを充電するためにより多くの電流が用いられ、そして、充電電流はそれ故にキャパシタのサイズに比例する。
装置は以下を具備すること:
少なくとも一つのスイッチングキャパシタおよび一つの増幅器を具備するスイッチトキャパシタ回路、前記スイッチングキャパシタ回路はサンプリングレートで前記少なくとも一つのスイッチングキャパシタを充電および放電するように働き、前記増幅器はバイアス電流に比例するバンド幅を有すること;および前記スイッチングキャパシタ回路に結合され、かつ、前記スイッチングキャパシタ回路に対して前記バイアス電流を発生するように働くバイアス回路、前記バイアス電流は、前記増幅器が前記サンプリングレートに比例するバンド幅を有するように、集積回路(IC)プロセスおよび温度におけるばらつき(variation)に起因する、前記少なくとも一つのスイッチングキャパシタにおける変化(change)を、トラックすること(tracking)。
[付記2]
前記バイアス回路は、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて、前記バイアス電流を発生するように働く付記1の装置。
[付記3]
前記スイッチトキャパシタ回路に対する前記サンプリングレートは可変的であり、および、ここにおいて、前記バイアス回路は、前記サンプリングレートに比例するように前記バイアス電流を発生するように働く付記1の装置。
[付記4]
前記バイアス回路は、さらにバイアス電圧に基づいて、前記バイアス電流を発生するように働く付記2の装置。
[付記5]
前記増幅器は、信号利得を提供し、かつ、弱反転領域内で動作する少なくとも一つのメタルオキサイド半導体(MOS)トランジスタを有する、オペレーショナルトランスコンダクタンス増幅器(operational transconductance amplifier)(OTA)を具備する付記1の装置。
[付記6]
前記スイッチトキャパシタ回路は、前記サンプリングレートでアナログ信号をデジタル化し、そして、デジタルサンプルを提供するシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備する付記1の装置。
[付記7]
前記サンプリングレートは、異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中から選択されたモード(a mode)に基づいて決定され、および、ここにおいて、前記バイアス回路は、前記ΣΔ ADCに対しての前記サンプリングレートに比例するように前記バイアス電流を発生するように働く付記6の装置。
[付記8]
前記スイッチトキャパシタ回路のセトリングタイムは、前記複数のモードを用いて、そして、ICプロセスおよび温度における変動の全域をトラックする付記6の装置。
[付記9]
前記スイッチトキャパシタ回路は、フィルタまたはデサイメイタを具備する付記1の装置。
[付記10]
前記バイアス回路は、平均充電電流を引き出すように働き、かつ、第1および第2のスイッチに結合された第1のキャパシタを具備するスイッチトキャパシタ負荷を具備しており、前記第1のスイッチは第1のコントロール信号に基づいて前記第1のキャパシタを放電させること、前記第2のスイッチは第2のコントロール信号に基づいて前記第1のキャパシタを充電すること、および、前記平均充電電流は前記第1のキャパシタに対しての充電電流に基づいて決定される付記1の装置。
[付記11]
前記スイッチトキャパシタ負荷は、第3および第4のスイッチに結合された第2のキャパシタをさらに具備しており、前記第3のスイッチは前記第2のコントロール信号に基づいて前記第2のキャパシタを放電させること、前記第4のスイッチは前記第1のコントロール信号に基づいて前記第2のキャパシタを充電すること、および、前記平均充電電流はさらに前記第2のキャパシタに対しての充電電流に基づいて決定される付記10の装置。
[付記12]
前記スイッチトキャパシタ負荷は、前記第2および第3のスイッチに結合され、かつ、前記第1および第2のキャパシタに対しての前記充電電流をフィルタするように働く第3のキャパシタをさらに具備する付記11の装置。
[付記13]
前記バイアス回路は、前記スイッチトキャパシタ負荷に結合され、かつ、バイアス電圧を受け入れ、そして、前記平均充電電流を提供するように働くドライバ回路をさらに具備する付記10の装置。
[付記14]
前記ドライバ回路は、
前記平均充電電流を提供するように働くトランジスタ、および、
前記トランジスタに結合され、かつ、前記バイアス電圧を受け入れ、そして、前記トランジスタを駆動するオペレーショナル増幅器を具備する付記13の装置。
[付記15]
前記ドライバ回路は、前記トランジスタのゲートとソースとの間に結合され、かつ、前記第1のキャパシタに対しての前記充電電流中のスパイクをフィルタするように働く、キャパシタをさらに具備する付記14の装置。
[付記16]
前記バイアス回路は、前記平均充電電流を受け入れ、そして、前記バイアス電流を提供
するように働くカレントミラーをさらに具備する付記15の装置。
[付記17]
前記カレントミラーは、
一緒に結合されたソース(sources)および一緒に結合されたゲート(gates)を有する第1および第2のトランジスタ、前記第1のトランジスタは前記平均充電電流を提供するように働き、そして、前記第2のトランジスタは前記バイアス電流を提供するように働く、および
前記第1および第2のトランジスタの前記ゲートと前記ソースとの間に結合され、かつ、前記バイアス電流に対してのフィルタリングを提供するように働くキャパシタを具備する付記16の装置。
[付記18]
前記装置は集積回路である付記1の装置。
[付記19]
方法は以下を具備すること:
スイッチトキャパシタ回路をサンプリングレートで動作させること、前記スイッチトキャパシタ回路はバイアス電流に比例するバンド幅を有すること;および
前記サンプリングレートに比例するバンド幅を得るため、および、集積回路(IC)プロセスおよび温度におけるばらつきに起因する、前記スイッチトキャパシタ回路内の少なくとも一つのスイッチングキャパシタにおける変化を、トラックするために、前記スイッチトキャパシタ回路に対してのバイアス電流を発生すること。
[付記20]
前記スイッチトキャパシタ回路はシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備し、および、ここにおいて、前記スイッチトキャパシタ回路を前記サンプリングレートで動作させることは、デジタルサンプルを取得するために前記ΣΔ ADCを用いてアナログ信号をデジタル化することを含む付記19の方法。
[付記21]
異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中からモード(a mode)を選択すること;および
前記選択されたモードに対して前記サンプリングレートに比例するようにバイアス電流を発生することをさらに具備する付記19の方法。
[付記22]
前記バイアス電流を発生することは、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて発生することを具備する付記19の方法。
[付記23]
前記バイアス電流を発生することは、
第1のコントロール信号に基づいて第1のキャパシタを放電させること、
第2のコントロール信号に基づいて前記第1のキャパシタを充電すること、および、
前記第1のキャパシタに対する充電電流に基づいて前記バイアス電流を発生することを具備する付記19の方法。
[付記24]
前記バイアス電流を発生することは、
第2のコントロール信号に基づいて第2のキャパシタを放電させること、
第1のコントロール信号に基づいて前記第2のキャパシタを充電すること、および、
さらに前記第2のキャパシタに対する充電電流に基づいて、前記バイアス電流を発生することをさらに具備する付記23の方法。
[付記25]
前記バイアス電流を発生することは、
平均充電電流を得るために、前記第1および第2のキャパシタに対しての前記充電電流フィルタすること;および
前記平均充電電流に基づいて前記バイアス電流を発生することをさらに具備する付記24の方法。
[付記26]
装置は以下を具備すること:
スイッチトキャパシタ回路をサンプリングレートで動作させるための手段、前記スイッチトキャパシタ回路はバイアス電流に比例するバンド幅を有すること;および
前記サンプリングレートに比例するバンド幅を得るため、および、集積回路(IC)プロセスおよび温度におけるばらつき(variation)に起因する、前記スイッチトキャパシタ回路内の少なくとも一つのスイッチングキャパシタにおける変化を、トラックするために、前記スイッチトキャパシタ回路に対してのバイアス電流を発生するための手段。
[付記27]
前記スイッチトキャパシタ回路はシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備し、および、ここにおいて、前記スイッチトキャパシタ回路を前記サンプリングレートで動作させる前記手段は、デジタルサンプルを取得するために前記ΣΔ ADCを用いてアナログ信号をデジタル化するための手段を具備する付記26の装置。
[付記28]
異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中からモード(a mode)を選択するための手段;および
前記選択されたモードに対して前記サンプリングレートに比例するようにバイアス電流を発生するための手段をさらに具備する付記26の装置。
[付記29]
前記バイアス電流を発生するための手段は、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて発生するための手段を具備する付記26の装置。
前記開示の先の説明は、任意の当業者が前記開示を作るかまたは使用することを可能にするために提供されている。前記開示に対する種々の変更が、当業者に容易に明らかになることになり、また、本明細書で規定される一般的な原理が、本開示の趣旨または範囲から逸脱することなく、他の変形に適用されてもよい。したがって、本開示は、本明細書で示す実施形態および設計に限定されることを意図されるのではなく、添付特許請求の範囲によって規定される原理および新規な特徴に矛盾しない、考えられる最も広い範囲に一致することを意図される。
Claims (26)
- 装置は以下を具備すること:
少なくとも一つのスイッチングキャパシタおよび一つの増幅器を具備するスイッチトキャパシタ回路、前記スイッチトキャパシタ回路はサンプリングレートで前記少なくとも一つのスイッチングキャパシタを充電および放電するように働き、前記増幅器はバイアス電流に比例するバンド幅を有すること;および
前記スイッチングキャパシタ回路に結合され、かつ、前記スイッチングキャパシタ回路に対して前記バイアス電流を発生するように働くバイアス回路、前記バイアス電流は、前記増幅器が前記サンプリングレートに比例するバンド幅を有するように、集積回路(IC)プロセスおよび温度におけるばらつき(variation)に起因する、前記少なくとも一つのスイッチングキャパシタにおける変化(change)を、トラックすること(tracking)、ここにおいて、前記バイアス回路は、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて、前記バイアス電流を発生するように働き、かつ、前記バイアス回路は、さらにバイアス電圧に基づいて、前記バイアス電流を発生するように働き、そして、ここにおいて、前記スイッチトキャパシタ回路に対する前記サンプリングレートは可変的であり、および、前記バイアス回路は、前記サンプリングレートに比例するように前記バイアス電流を発生するように働く。 - 前記増幅器は、信号利得を提供し、かつ、弱反転領域内で動作する少なくとも一つのメタルオキサイド半導体(MOS)トランジスタを有する、オペレーショナルトランスコンダクタンス増幅器(operational transconductance amplifier)(OTA)を具備する請求項1の装置。
- 前記スイッチトキャパシタ回路は、前記サンプリングレートでアナログ信号をデジタル化し、そして、デジタルサンプルを提供するシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備する請求項1の装置。
- 前記サンプリングレートは、異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中から選択されたモード(a mode)に基づいて決定され、および、ここにおいて、前記バイアス回路は、前記ΣΔ ADCに対しての前記サンプリングレートに比例するように前記バイアス電流を発生するように働く請求項3の装置。
- 前記スイッチトキャパシタ回路のセトリングタイムは、前記複数のモードを用いて、そして、ICプロセスおよび温度における変動の全域をトラックする請求項3の装置。
- 前記スイッチトキャパシタ回路は、フィルタまたはデサイメイタを具備する請求項1の装置。
- 前記バイアス回路は、平均充電電流を引き出すように働き、かつ、第1および第2のスイッチに結合された第1のキャパシタを具備するスイッチトキャパシタ負荷を具備しており、前記第1のスイッチは第1のコントロール信号に基づいて前記第1のキャパシタを放電させること、前記第2のスイッチは第2のコントロール信号に基づいて前記第1のキャパシタを充電すること、および、前記平均充電電流は前記第1のキャパシタに対しての充電電流に基づいて決定される請求項1の装置。
- 前記スイッチトキャパシタ負荷は、第3および第4のスイッチに結合された第2のキャパシタをさらに具備しており、前記第3のスイッチは前記第2のコントロール信号に基づいて前記第2のキャパシタを放電させること、前記第4のスイッチは前記第1のコントロール信号に基づいて前記第2のキャパシタを充電すること、および、前記平均充電電流はさらに前記第2のキャパシタに対しての充電電流に基づいて決定される請求項7の装置。
- 前記スイッチトキャパシタ負荷は、前記第2および第3のスイッチに結合され、かつ、前記第1および第2のキャパシタに対しての前記充電電流をフィルタするように働く第3のキャパシタをさらに具備する請求項8の装置。
- 前記バイアス回路は、前記スイッチトキャパシタ負荷に結合され、かつ、バイアス電圧を受け入れ、そして、前記平均充電電流を提供するように働くドライバ回路をさらに具備する請求項7の装置。
- 前記ドライバ回路は、
前記平均充電電流を提供するように働くトランジスタ、および、
前記トランジスタに結合され、かつ、前記バイアス電圧を受け入れ、そして、前記トランジスタを駆動するオペレーショナル増幅器を具備する請求項10の装置。 - 前記ドライバ回路は、前記トランジスタのゲートとソースとの間に結合され、かつ、前記第1のキャパシタに対しての前記充電電流中のスパイクをフィルタするように働く、キャパシタをさらに具備する請求項11の装置。
- 前記バイアス回路は、前記平均充電電流を受け入れ、そして、前記バイアス電流を提供するように働くカレントミラーをさらに具備する請求項12の装置。
- 前記カレントミラーは、
一緒に結合されたソース(sources)および一緒に結合されたゲート(gates)を有する第1および第2のトランジスタ、前記第1のトランジスタは前記平均充電電流を提供するように働き、そして、前記第2のトランジスタは前記バイアス電流を提供するように働く、および
前記第1および第2のトランジスタの前記ゲートと前記ソースとの間に結合され、かつ、前記バイアス電流に対してのフィルタリングを提供するように働くキャパシタを具備する請求項13の装置。 - 前記装置は集積回路である請求項1の装置。
- 方法は以下を具備すること:
スイッチトキャパシタ回路をサンプリングレートで動作させること、前記スイッチトキャパシタ回路はバイアス電流に比例するバンド幅を有すること;および
前記サンプリングレートに比例するバンド幅を得るため、および、集積回路(IC)プロセスおよび温度におけるばらつきに起因する、前記スイッチトキャパシタ回路内の少なくとも一つのスイッチングキャパシタにおける変化を、トラックするために、前記スイッチトキャパシタ回路に対してのバイアス電流を発生すること、ここにおいて、前記スイッチトキャパシタ回路に対する前記サンプリングレートは可変的であり、および、ここにおいて、前記バイアス電流を発生することは前記サンプリングレートに比例するように前記バイアス電流を発生することを具備する。 - 前記スイッチトキャパシタ回路はシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備し、および、ここにおいて、前記スイッチトキャパシタ回路を前記サンプリングレートで動作させることは、デジタルサンプルを取得するために前記ΣΔ ADCを用いてアナログ信号をデジタル化することを含む請求項16の方法。
- 異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中からモード(a mode)を選択すること;および
前記選択されたモードに対して前記サンプリングレートに比例するようにバイアス電流を発生することをさらに具備する請求項16の方法。 - 前記バイアス電流を発生することは、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて発生することを具備する請求項16の方法。
- 前記バイアス電流を発生することは、
第1のコントロール信号に基づいて第1のキャパシタを放電させること、
第2のコントロール信号に基づいて前記第1のキャパシタを充電すること、および、
前記第1のキャパシタに対する充電電流に基づいて前記バイアス電流を発生することを具備する請求項16の方法。 - 前記バイアス電流を発生することは、
第2のコントロール信号に基づいて第2のキャパシタを放電させること、
第1のコントロール信号に基づいて前記第2のキャパシタを充電すること、および、
さらに前記第2のキャパシタに対する充電電流に基づいて、前記バイアス電流を発生することをさらに具備する請求項20の方法。 - 前記バイアス電流を発生することは、
平均充電電流を得るために、前記第1および第2のキャパシタに対しての前記充電電流をフィルタすること;および
前記平均充電電流に基づいて前記バイアス電流を発生することをさらに具備する請求項21の方法。 - 装置は以下を具備すること:
スイッチトキャパシタ回路をサンプリングレートで動作させるための手段、前記スイッチトキャパシタ回路はバイアス電流に比例するバンド幅を有すること;および
前記サンプリングレートに比例するバンド幅を得るため、および、集積回路(IC)プロセスおよび温度におけるばらつき(variation)に起因する、前記スイッチトキャパシタ回路内の少なくとも一つのスイッチングキャパシタにおける変化を、トラックするために、前記スイッチトキャパシタ回路に対してのバイアス電流を発生するための手段、ここにおいて、前記スイッチトキャパシタ回路に対する前記サンプリングレートは可変的であり、および、ここにおいて、前記手段は、前記サンプリングレートに比例するように前記バイアス電流を発生するように働く。 - 前記スイッチトキャパシタ回路はシグマ−デルタ・アナログ−デジタル変換器(ΣΔ ADC)を具備し、および、ここにおいて、前記スイッチトキャパシタ回路を前記サンプリングレートで動作させる前記手段は、デジタルサンプルを取得するために前記ΣΔ ADCを用いてアナログ信号をデジタル化するための手段を具備する請求項23の装置。
- 異なるサンプリングレートに関連付けられた複数のモード(multiple modes)の中からモード(a mode)を選択するための手段;および
前記選択されたモードに対して前記サンプリングレートに比例するようにバイアス電流を発生するための手段をさらに具備する請求項23の装置。 - 前記バイアス電流を発生するための手段は、ICプロセスおよび温度におけるばらつきを経た前記スイッチングキャパシタ回路内の前記少なくとも一つのスイッチングキャパシタをトラッキングしている少なくとも一つのキャパシタに基づいて発生するための手段を具備する請求項23の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/185,046 | 2008-08-01 | ||
US12/185,046 US7750837B2 (en) | 2008-08-01 | 2008-08-01 | Adaptive bias current generation for switched-capacitor circuits |
PCT/US2009/052593 WO2010014993A1 (en) | 2008-08-01 | 2009-08-03 | Adaptive bias current generation for switched-capacitor circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011530246A JP2011530246A (ja) | 2011-12-15 |
JP5144811B2 true JP5144811B2 (ja) | 2013-02-13 |
Family
ID=41056870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011521386A Active JP5144811B2 (ja) | 2008-08-01 | 2009-08-03 | スイッチトキャパシタ回路用の適応型バイス電流発生 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7750837B2 (ja) |
EP (1) | EP2321898B1 (ja) |
JP (1) | JP5144811B2 (ja) |
KR (1) | KR101233056B1 (ja) |
CN (1) | CN102113208B (ja) |
TW (1) | TW201014192A (ja) |
WO (1) | WO2010014993A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7982526B2 (en) * | 2008-09-17 | 2011-07-19 | Qualcomm, Incorporated | Active-time dependent bias current generation for switched-capacitor circuits |
US7999714B2 (en) * | 2009-08-17 | 2011-08-16 | Atmel Corporation | Controlling bias current for an analog to digital converter |
EP2549704B1 (en) * | 2010-03-16 | 2020-09-02 | Nec Corporation | Digital receiver and optical communication system that uses same |
US20110234290A1 (en) * | 2010-03-24 | 2011-09-29 | Venkataramanan Ramamurthy | Switched-capacitor current reference with reduced output ripple |
US8390355B2 (en) | 2011-02-22 | 2013-03-05 | Qualcomm Incorporated | Delay cell for clock signals |
US8384579B2 (en) * | 2011-07-19 | 2013-02-26 | Freescale Semiconductor, Inc. | Systems and methods for data conversion |
US8531324B2 (en) * | 2011-07-19 | 2013-09-10 | Freescale Semiconductor, Inc. | Systems and methods for data conversion |
JP5842468B2 (ja) * | 2011-08-30 | 2016-01-13 | セイコーエプソン株式会社 | スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器 |
US8634247B1 (en) | 2012-11-09 | 2014-01-21 | Sandisk Technologies Inc. | NAND flash based content addressable memory |
CN103066930B (zh) * | 2012-12-21 | 2015-08-19 | 清华大学深圳研究生院 | 信号测量方法 |
US9075424B2 (en) * | 2013-03-06 | 2015-07-07 | Sandisk Technologies Inc. | Compensation scheme to improve the stability of the operational amplifiers |
CN103345289B (zh) * | 2013-06-26 | 2015-03-04 | 矽力杰半导体技术(杭州)有限公司 | 斜率补偿和环路带宽自适应控制电路及应用其的开关电源 |
US9007244B2 (en) * | 2013-07-01 | 2015-04-14 | Texas Instruments Incorporated | Sampling rate based adaptive analog biasing |
US9093998B2 (en) * | 2013-07-17 | 2015-07-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for generating a ramp signal |
GB2527312B (en) * | 2014-06-17 | 2021-03-03 | Advanced Risc Mach Ltd | Harvesting power from ambient energy in an electronic device |
US10181840B1 (en) * | 2014-08-21 | 2019-01-15 | National Technology & Engineering Solutions Of Sandia, Llc | Gm-C filter and multi-phase clock circuit |
US9369099B1 (en) * | 2014-12-10 | 2016-06-14 | Qualcomm Incorporated | Low power operational transconductance amplifier |
US9503078B1 (en) * | 2015-05-22 | 2016-11-22 | Realtek Semiconductor Corp. | Method and apparatus for charge transfer |
CN105680809B (zh) * | 2016-01-07 | 2018-05-29 | 烽火通信科技股份有限公司 | 限幅放大器中带宽可调的信号放大装置 |
US10024818B2 (en) * | 2016-06-17 | 2018-07-17 | Qualcomm Incorporated | Biasing of an ionic current sensor |
JP2018098766A (ja) * | 2016-12-09 | 2018-06-21 | 株式会社村田製作所 | バイアス回路 |
US10742321B2 (en) * | 2016-12-19 | 2020-08-11 | Cable Television Laboratories, Inc. | Systems and methods for delta-sigma digitization |
US10652056B2 (en) | 2017-11-14 | 2020-05-12 | Cable Television Laboratories, Inc | Systems and methods for delta-sigma digitization |
JP6957901B2 (ja) * | 2017-03-03 | 2021-11-02 | セイコーエプソン株式会社 | 周波数比測定装置および物理量センサー |
FR3089723A1 (fr) * | 2018-12-11 | 2020-06-12 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Circuit retardateur |
CN109639135B (zh) * | 2019-01-22 | 2024-03-01 | 上海艾为电子技术股份有限公司 | 一种电荷泵电路 |
KR20200123694A (ko) | 2019-04-22 | 2020-10-30 | 삼성전자주식회사 | 디스플레이 구동 회로 및 이의 동작 방법 |
US20200355732A1 (en) * | 2019-05-08 | 2020-11-12 | Analog Devices International Unlimited Company | Impedance measurement circuit |
US11025263B2 (en) | 2019-06-17 | 2021-06-01 | Stmicroelectronics International N.V. | Adaptive low power common mode buffer |
TWI687032B (zh) * | 2019-08-15 | 2020-03-01 | 茂達電子股份有限公司 | 用於電源轉換器的任意切換頻率的自動頻寬控制系統 |
US11811904B2 (en) * | 2020-10-12 | 2023-11-07 | Invensense, Inc. | Adaptive control of bias settings in a digital microphone |
US11863205B2 (en) | 2021-11-30 | 2024-01-02 | Analog Devices International Unlimited Company | Adaptive bias techniques for amplifiers in sigma delta modulators |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3848195A (en) * | 1973-03-12 | 1974-11-12 | Bell Telephone Labor Inc | Differential amplifier with dynamic biasing |
US6191637B1 (en) * | 1999-03-05 | 2001-02-20 | National Semiconductor Corporation | Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency |
EP1168603A1 (en) | 2000-06-26 | 2002-01-02 | STMicroelectronics S.r.l. | Switched-capacitor, fully-differential operational amplifier with high switching frequency |
US6400301B1 (en) * | 2000-09-07 | 2002-06-04 | Texas Instruments Incorporated | amplifying signals in switched capacitor environments |
JP3841640B2 (ja) * | 2000-11-24 | 2006-11-01 | 富士通株式会社 | 半導体集積回路 |
US6686860B2 (en) * | 2000-12-12 | 2004-02-03 | Massachusetts Institute Of Technology | Reconfigurable analog-to-digital converter |
US6407623B1 (en) * | 2001-01-31 | 2002-06-18 | Qualcomm Incorporated | Bias circuit for maintaining a constant value of transconductance divided by load capacitance |
US6552676B1 (en) * | 2001-09-14 | 2003-04-22 | Nokia Corporation | Method and apparatus for power reduction in switched capacitor circuits |
US6839015B1 (en) * | 2002-12-06 | 2005-01-04 | Marvell International Ltd. | Low power analog to digital converter |
US7081789B2 (en) | 2003-12-24 | 2006-07-25 | Telefonaktiebolaget Lm Erisson (Publ) | Switched capacitor circuit compensation apparatus and method |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
JP2007019821A (ja) * | 2005-07-07 | 2007-01-25 | Fujifilm Holdings Corp | スイッチトキャパシタ型可変利得増幅回路 |
EP1990699B1 (en) * | 2007-05-08 | 2013-02-27 | ams AG | Current generation circuit and current generation method |
US8044654B2 (en) * | 2007-05-18 | 2011-10-25 | Analog Devices, Inc. | Adaptive bias current generator methods and apparatus |
-
2008
- 2008-08-01 US US12/185,046 patent/US7750837B2/en active Active
-
2009
- 2009-07-31 TW TW098125968A patent/TW201014192A/zh unknown
- 2009-08-03 CN CN200980130239.8A patent/CN102113208B/zh not_active Expired - Fee Related
- 2009-08-03 KR KR1020117004918A patent/KR101233056B1/ko not_active IP Right Cessation
- 2009-08-03 JP JP2011521386A patent/JP5144811B2/ja active Active
- 2009-08-03 WO PCT/US2009/052593 patent/WO2010014993A1/en active Application Filing
- 2009-08-03 EP EP09791108.5A patent/EP2321898B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
KR20110051221A (ko) | 2011-05-17 |
US20100026542A1 (en) | 2010-02-04 |
CN102113208B (zh) | 2014-07-23 |
CN102113208A (zh) | 2011-06-29 |
US7750837B2 (en) | 2010-07-06 |
KR101233056B1 (ko) | 2013-02-15 |
WO2010014993A1 (en) | 2010-02-04 |
EP2321898A1 (en) | 2011-05-18 |
TW201014192A (en) | 2010-04-01 |
JP2011530246A (ja) | 2011-12-15 |
EP2321898B1 (en) | 2015-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5144811B2 (ja) | スイッチトキャパシタ回路用の適応型バイス電流発生 | |
JP5373088B2 (ja) | スイッチドキャパシタ回路のためのアクティブ時間に依存するバイアス電流生成 | |
US7791520B2 (en) | Low power, low noise digital-to-analog converter reference circuit | |
US7372385B2 (en) | A/D converter, signal processor, and receiving device | |
US7768433B2 (en) | Dynamic slew rate control based on a feedback signal | |
EP2840715A1 (en) | Modulator and a/d converter | |
US20170302237A1 (en) | Linearized dynamic amplifier | |
US7417574B2 (en) | Efficient amplifier sharing in a multi-stage analog to digital converter | |
US10243574B2 (en) | Apparatus for correcting linearity of a digital-to-analog converter | |
JP2011526464A (ja) | 離散時間型マルチ・レート・アナログ・フィルタ | |
JP6438422B2 (ja) | 基準電流生成回路、ad変換器、及び無線通信装置 | |
US20100090756A1 (en) | Switched capacitor circuit with reduced leakage current | |
JP2005072632A (ja) | A/d変換回路を内蔵した通信用半導体集積回路 | |
US9847760B1 (en) | Switched capacitor gain stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120724 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5144811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |