KR20110051221A - 스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성 - Google Patents

스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성 Download PDF

Info

Publication number
KR20110051221A
KR20110051221A KR1020117004918A KR20117004918A KR20110051221A KR 20110051221 A KR20110051221 A KR 20110051221A KR 1020117004918 A KR1020117004918 A KR 1020117004918A KR 20117004918 A KR20117004918 A KR 20117004918A KR 20110051221 A KR20110051221 A KR 20110051221A
Authority
KR
South Korea
Prior art keywords
capacitor
circuit
bias
switched capacitor
bias current
Prior art date
Application number
KR1020117004918A
Other languages
English (en)
Other versions
KR101233056B1 (ko
Inventor
촨양 왕
샤오홍 취안
세이폴라 바자르자니
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20110051221A publication Critical patent/KR20110051221A/ko
Application granted granted Critical
Publication of KR101233056B1 publication Critical patent/KR101233056B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)

Abstract

스위치드 커패시터 회로에 대한 바이어스 전류를 적응적으로 생성하기 위한 기술들이 설명된다. 스위치드 커패시터 회로는 샘플링 레이트에서 적어도 하나의 스위칭 커패시터를 충전 및 방전시키며, 샘플링 레이트에서 아날로그 신호를 디지털화하고 디지털 샘플들을 제공하는 ADC일 수도 있다. 스위치드 커패시터 회로는 상이한 샘플링 레이트들과 관련된 다수의 모드들을 지원할 수도 있다. 바이어스 회로는, 선택된 모드에 대한 샘플링 레이트에 비례하고, 스위치드 커패시터 회로 내의 연산 트랜스컨덕턴스 증폭기 (OTA) 에 대한 샘플링 레이트에 비례하는 대역폭을 제공하며, 집적 회로 (IC) 프로세스 및 온도에서의 변화들로 인한 스위칭 커패시터(들)에서의 변화들을 추적하기 위해, 스위치드 커패시터 회로에 대한 바이어스 전류를 생성한다. 스위치드 커패시터 회로의 정착 시간은, 다수의 모드들에 대해 그리고 IC 프로세스 및 온도 변화들에 걸쳐 추적될 수도 있다.

Description

스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성{ADAPTIVE BIAS CURRENT GENERATION FOR SWITCHED-CAPACITOR CIRCUITS}
본 발명은 일반적으로 전자기기에 관한 것으로, 더 상세하게는, 스위치드 커패시터 회로들에 대한 바이어스 전류를 생성하기 위한 기술들에 관한 것이다.
스위치드 커패시터 회로는, 원하는 신호 프로세싱 기능을 달성하기 위해 상이한 샘플링 커패시터들 사이에서 전하를 이동시키는 회로이다. 스위치드 커패시터 회로는, (절대적인 커패시터 사이즈들 대신에) 커패시터 사이즈들의 비율들 및 샘플링 레이트에 기초하여 신호 프로세싱 기능을 정확히 구현할 수 있으며, 이들 양자는 종종 높은 정확도로 획득될 수 있다. 스위치드 커패시터 회로들은, 시그마-델타 아날로그-디지털 변환기 (ΣΔ ADC), 시그마-델타 디지털-아날로그 변환기 (ΣΔ DAC), 필터, 데시메이터 등과 같은 다양한 회로 블록들을 구현하는데 광범위하게 사용된다.
통상적으로, 스위치드 커패시터 회로는, 샘플링 커패시터들 사이에서 전하들을 이동시키는 것을 돕는 연산 트랜스컨덕턴스 증폭기 (OTA) 와 같은 액티브 회로를 포함한다. 액티브 회로는, 최악의-경우 조건들 하에서 만족할만한 성능을 제공하기 위해 큰 양의 전류로 바이어싱될 수도 있다. 그 후, 이것은 대부분의 시간에서 과도한 전류로 바이어싱되는 액티브 회로를 초래할 수도 있으며, 이는 바람직하지 않을 수도 있다.
원하는 성능을 달성하면서 전력 소비를 감소시키기 위해 스위치드 커패시터 회로들에 대한 바이어스 전류를 적응적으로 생성하기 위한 기술들이 여기에 설명된다. 일 설계에서, 장치는 스위치드 커패시터 회로 및 바이어스 회로를 포함한다. 스위치드 커패시터 회로는, (i) 샘플링 레이트에서 충전되고 방전되는 적어도 하나의 스위칭 커패시터 및 (ii) 바이어스 전류에 비례하는 대역폭을 갖는 연산 트랜스컨덕턴스 증폭기 (OTA) 와 같은 증폭기를 포함한다. 바이어스 회로는, (i) 증폭기에 대해 샘플링 레이트에 비례하는 대역폭을 획득하고, (ii) 집적 회로 (IC) 프로세스 및 온도에서의 변화로 인한 스위칭 커패시터(들)에서의 변화들을 추적하기 위해, 스위치드 커패시터 회로에 대해 바이어스 전류를 생성한다.
일 설계에서, 스위치드 커패시터 회로는, 샘플링 레이트에서 아날로그 신호를 디지털화하고 디지털 샘플들을 제공하는 ΣΔ ADC 를 포함한다. ΣΔ ADC 는 상이한 샘플링 레이트와 관련된 다수의 모드들을 지원할 수도 있다. 하나의 모드가, 지원된 모드들 사이에서 선택될 수도 있다. 그 후, 바이어스 회로는, 선택된 모드에 대한 샘플링 레이트에 비례할 바이어스 전류를 생성할 수도 있다. 스위치드 커패시터 회로의 정착 시간 (settling time) 은, 다수의 모드들에 대해 그리고 IC 프로세스 및 온도 변화들에 걸쳐 추적될 수도 있다. 다른 설계들에서, 스위치드 커패시터 회로는 필터, 데시메이터, 또는 몇몇 다른 회로를 포함할 수도 있다.
일 설계에서, 바이어스 회로는 스위치드 커패시터 부하, 드라이버 회로, 및 전류 미러를 포함한다. 일 설계에서, 스위치드 커패시터 부하는, (i) 제 1 제어 신호에 기초하여 방전되고, 제 2 제어 신호에 기초하여 충전되는 제 1 커패시터, (ii) 제 2 제어 신호에 기초하여 방전되고 제 1 제어 신호에 기초하여 충전되는 제 2 커패시터, 및 (iii) 제 1 및 제 2 커패시터들에 대한 충전 전류를 필터링하는 제 3 커패시터를 포함한다. 바이어스 전류는 제 1 및 제 2 커패시터들에 비례할 수도 있으며, IC 프로세스 및 온도에서의 변화들을 통해 스위치드 커패시터 회로에서 스위칭 커패시터(들)을 추적할 수도 있다. 드라이버 회로는, 스위치드 커패시터 부하에서 제 1 및 제 2 커패시터들에 대한 충전 전류를 제공한다. 전류 미러는 충전 전류를 수신하고, 바이어스 전류를 제공한다.
본 발명의 다양한 양태들 및 특성들이 더 상세히 후술된다.
도 1은 무선 통신 디바이스의 블록도를 도시한다.
도 2는 2차 ΣΔ ADC의 블록도를 도시한다.
도 3은 ΣΔ ADC 내의 적분기의 개략도를 도시한다.
도 4는 OTA의 개략도를 도시한다.
도 5는 바이어스 회로의 개략도를 도시한다.
도 6은 바이어스 회로에 대한 제어 신호들을 생성하기 위한 회로의 블록도를 도시한다.
도 7은 제어 신호들에 대한 타이밍도를 도시한다.
도 8은 스위치드 커패시터 회로에 대한 바이어스 전류를 적응적으로 생성하기 위한 프로세스를 도시한다.
여기에 설명된 기술들은, ΣΔ ADC, ΣΔDAC, 필터들, 데시메이터 등과 같은 다양한 회로 블록들에 대해 사용되는 스위치드 커패시터 회로들에 대해 사용될 수도 있다. 또한, 그 기술들은 무선 통신, 컴퓨팅, 네트워킹, 소비자 전자기기 등과 같은 다양한 애플리케이션들에 대해 사용될 수도 있다. 또한, 그 기술들은, 무선 통신 디바이스, 셀룰러 전화기, 개인 휴대 정보 단말기 (PDA), 핸드헬드 디바이스, 무선 모뎀, 랩탑 컴퓨터, 코드리스 전화기, 블루투스 디바이스, 브로드캐스트 수신기, 소비자 전자기기 디바이스 등과 같은 다양한 디바이스들에 대해 사용될 수도 있다. 명확화를 위해, 셀룰러 전화기 또는 몇몇 다른 디바이스일 수도 있는 무선 통신 디바이스에서의 그 기술들의 사용이 후술된다.
도 1은 무선 통신 디바이스 (100) 의 일 설계의 블록도를 도시한다. 간략화를 위해, 수신부만이 도 1에 도시되어 있다. 또한, 간략화를 위해, 하나의 안테나에 대한 하나만의 수신 체인이 도 1에 도시되어 있다. 일반적으로, 무선 디바이스는 임의의 수의 안테나들에 대해 임의의 수의 수신 체인들, 임의의 수의 주파수 대역들, 및 임의의 수의 무선 기술들을 포함할 수도 있다.
안테나 (110) 는, 기지국에 의해 송신된 무선 주파수 (RF) 변조된 신호들을 수신하고, 수신된 RF 신호를 제공한다. 저잡음 증폭기 (LNA) (112) 는 수신된 RF 신호를 증폭하고 증폭된 RF 신호를 제공한다. 필터 (114) 는, 관심있는 주파수 대역에서 신호 컴포넌트들을 통과시키고 대역외 잡음 및 원치않는 신호들을 제거하기 위해, 증폭된 RF 신호를 필터링한다. 하향변환기 (116) 는, 로컬 오실레이터 (LO) 신호로 그 필터링된 RF 신호를 주파수 하향변환하고, 하향변환된 신호를 제공한다. LO 신호의 주파수는, 선택된 주파수 채널에서의 원하는 신호가 기저대역 또는 근접-기저대역으로 하향변환되도록 선택된다. 증폭기 (Amp) (118) 는 하향변환된 신호를 증폭하고, 원하는 신호 레벨을 갖는 신호를 제공한다. 저역통과 필터 (120) 는, 선택된 주파수 채널에서 원하는 신호를 통과시키고, 하향변환 프로세스에 의해 생성될 수도 있는 원치않는 신호들 및 잡음을 제거시키기 위해 증폭기 (118) 로부터의 신호를 필터링한다.
ΣΔ ADC (130) 는, 샘플링 클록 SCLK 에 기초하여 저역통과 필터 (120) 로부터의 아날로그 신호를 디지털화하고, 디지털 샘플들을 데이터 프로세서 (150) 에 제공한다. ΣΔ ADC (130) 는, 다른 타입의 ADC에 비해 더 양호한 선형성, 개선된 양자화 잡음 특성, 및 더 간단한 구현과 같은 특정한 이점들을 제공할 수도 있다. ΣΔ ADC (130) 는, 원하는 신호 대역폭보다 다수배 더 큰 샘플링 레이트에서 아날로그 신호의 진폭에서의 변화의 연속하는 1비트 근사화를 행함으로써 아날로그 신호의 아날로그-디지털 변환을 수행할 수 있다. 디지털 샘플들은 원하는 신호 및 양자화 잡음을 포함한다. ΣΔ ADC (130) 는, 양자화 잡음이 대역외에서 푸쉬 (push) (또는 잡음 형상화) 되어, 더 용이하게 필터링될 수 있도록 설계될 수 있다.
후술될 바와 같이, 바이어스 회로 (140) 는 ΣΔ ADC (130) 에 대한 바이어스 전류를 생성한다. ΣΔ ADC (130) 는 아날로그 IC, RF IC (RFIC), 믹싱된 신호 IC, 주문형 집적 회로 (ASIC) 등 상에서 구현될 수도 있다.
데이터 프로세서 (150) 는 ΣΔ ADC (130) 로부터의 디지털 샘플들을 프로세싱하기 위한 다양한 유닛들을 포함할 수도 있다. 예를 들어, 데이터 프로세서 (150) 는 하나 이상의 디지털 신호 프로세서 (DSP), 감소된 명령 세트 컴퓨터 (RISC) 프로세서, 중앙 프로세싱 유닛 (CPU) 등을 포함할 수도 있다. 제어기/프로세서 (160) 는 무선 디바이스 (100) 에서의 동작을 제어할 수도 있다. 도 1에 도시된 바와 같이, 제어기/프로세서 (160) 는 ΣΔ ADC (130) 에 대한 샘플링 클록 및 바이어스 회로 (140) 에 대한 제어 신호들을 생성할 수도 있다. 또한, 샘플링 클록 및 제어 신호들은 무선 디바이스 (100) 내의 몇몇 다른 유닛에 의해 생성될 수도 있다. 메모리 (162) 는 무선 디바이스 (100) 에 대한 프로그램 코드들 및 데이터를 저장할 수도 있다.
도 1은, 제로-IF (ZIF) 아키텍처로서 또한 지칭되는 다이렉트-변환 아키텍처로 구현되는 수신기의 일 설계를 도시한다. 다이렉트-변환 아키텍처에서, RF 신호는 일 스테이지에서 RF로부터 기저대역으로 다이렉트로 주파수 하향변환된다. 또한, 수신기는, RF 신호가 다수의 스테이지들, 예를 들어, 하나의 스테이지에서 RF로부터 중간 주파수 (IF) 로, 그 후, 또 다른 스테이지에서 IF로부터 기저대역으로 주파수 하향변환되는 슈퍼-헤테로다인 아키텍처로 구현될 수도 있다. 슈퍼-헤테로다인 및 다이렉트-변환 아키텍처들은 상이한 회로 블록들을 사용하고/하거나 상이한 요건들을 가질 수도 있다.
도 1은 ΣΔ ADC를 갖는 특정한 수신기 설계를 도시한다. 또한, 수신기는 도 1에 도시되지 않은 상이한 및/또는 부가적인 회로 블록들을 포함할 수도 있다. 예를 들어, ΣΔ ADC (130) 는 통상적인 ADC로 대체될 수도 있고, 저역통과 필터 (120) 는 스위치드 커패시터 필터 등으로 대체될 수도 있다. 일반적으로, 수신기는 임의의 수의 회로 블록들에 대해 임의의 수의 스위치드 커패시터 회로들을 포함할 수도 있다. 간략화를 위해, 아래의 대부분의 설명은, ΣΔ ADC (130) 가 무선 디바이스 (100) 내의 단지 스위치드 커패시터 회로인 것으로 가정한다.
무선 디바이스 (100) 는 무선 통신, 지상 브로드캐스트, 위성 통신 등을 위해 하나 이상의 무선 기술들을 지원할 수도 있다. 예를 들어, 무선 디바이스 (100) 는 다음의 무선 기술들 중 하나 이상을 지원할 수도 있다.
● "3세대 파트너쉽 프로젝트 (3GPP)" 로 명칭된 조직으로부터의 이동 통신을 위한 글로벌 시스템 (GSM), 광대역 코드 분할 다중 액세스 (WCDMA), 롱텀 에볼루션 (LTE), 및/또는 다른 무선 기술들,
● "3세대 파트너쉽 프로젝트 2 (3GPP2)" 로 명칭된 조직으로부터의 CDMA 1X (또는 간단히 1X), CDMA2000 1xEV-DO (또는 간단히 1xEV-DO), 울트라 모바일 브로드밴드 (UMB), 및/또는 다른 무선 기술들,
● IEEE로부터의 IEEE 802.11 (Wi-Fi), IEEE 802.16 (WiMAX), IEEE 802.20, 및/또는 다른 무선 기술들,
● 핸드헬드를 위한 디지털 비디오 브로드캐스팅 (DVB-H), 지상 텔레비전 브로드캐스팅을 위한 통합된 서비스 디지털 브로드캐스팅 (ISDB-T), MediaFLOTM, 및/또는 다른 디지털 브로드캐스트 기술들, 및
● 미국의 글로벌 포지셔닝 시스템 (GPS), 유럽의 갈릴레오, 러시아의 글로나스, 또는 글로벌 네비게이션 위성 시스템 (GNSS).
무선 디바이스 (100) 는 하나 이상의 무선 기술들에 대한 다수의 동작 모드를 지원할 수도 있다. 각각의 모드는, 특정한 무선 기술 내의 특정한 신호 대역폭에 대한 것일 수도 있다. LTE 및 UMB는 가변 신호 대역폭을 지원하고, 다수의 모드들은 LTE 및 UMB 내의 서로 다른 가능한 신호 대역폭들에 대해 정의될 수도 있다. 무선 디바이스 (100) 내의 ΣΔ ADC (130) 및 다른 스위치드 커패시터 회로들은 무선 디바이스 (100) 에 의해 지원되는 모든 모드들을 처리하도록 설계될 수도 있다.
ΣΔ ADC (130) 는 단일-루프 ΣΔ ADC, 매쉬 (MASH) ΣΔ ADC 등과 같은 다양한 설계들로 구현될 수도 있다. 또한, ΣΔ ADC (130) 는 임의의 차수, 예를 들어, 1차, 2차, 또는 그 이상의 차수로 구현될 수도 있다. 일반적으로, 더 높은 차수는 더 양호한 성능을 제공할 수도 있지만, 더 큰 회로 복잡도를 초래할 수도 있다.
도 2는 도 1의 ΣΔ ADC (130) 의 일 설계인 2차 ΣΔ ADC (130) 의 블록도를 도시한다. ΣΔ ADC (130) 는, 직렬로 커플링된 2개의 섹션들 (210a 및 210b), 양자화기 (230), 및 1비트 DAC (232) 를 포함한다.
섹션 (210a) 내에서, 합산기 (212a) 는 DAC (232) 에 의해 출력된 양자화된 신호를 아날로그 신호로부터 감산한다. 합산기 (212a) 의 출력은 적분기 (220a) 에 의해 적분되고, 증폭기 (222a) 에 의해 K1 의 이득으로 증폭되어, 섹션 (210a) 의 출력을 획득한다. 섹션 (210b) 내에서, 합산기 (212b) 는 섹션 (210a) 의 출력으로부터 양자화된 신호를 감산한다. 합산기 (212b) 의 출력은 적분기 (220b) 에 의해 적분되고, 증폭기 (222b) 에 의해 K2 의 이득으로 증폭되어, 섹션 (210b) 의 출력을 획득한다. 양자화기 (230) 는 섹션 (210b) 의 출력을 기준 전압에 대해 비교하고, 비교 결과들에 기초하여 1비트 디지털 샘플들을 제공한다. DAC (232) 는 디지털 샘플들을 아날로그로 변환하고, 양자화된 신호를 제공한다.
적분기들 (220a 및 220b) 은, 단일-샘플링 스위치드 커패시터 회로, 상관된 더블-샘플링 (CDS) 회로, 오토-제로잉 (AZ) 회로, 초퍼 안정도 (CS) 회로 등과 같은 다양한 스위치드 커패시터 회로 설계들로 구현될 수도 있다. 스위치드 커패시터 회로는 하나 이상의 증폭기들, 커패시터들, 및 스위치들을 이용하며, 이들 모두는 상보형 금속 산화물 반도체 (CMOS) 로 용이하게 제조될 수도 있다.
도 3은, 단일-샘플링 스위치드 커패시터 회로로 구현되는 적분기 (220x) 의 일 설계의 간략도를 도시한다. 적분기 (220x) 는 도 2의 적분기들 (220a 및 220b) 의 각각에 대해 사용될 수도 있다. 적분기 (220x) 내에서, 스위치 (312) 는 입력 신호 Vin을 수신하는 일 말단 및 노드 X에 커플링된 다른 말단을 갖는다. 스위치 (314) 는 노드 X와 회로 접지 사이에 커플링된다. 커패시터 (316) 는 노드 X와 노드 Y 사이에 커플링된다. 스위치 (318) 는 노드 Y와 회로 접지 사이에 커플링된다. 스위치 (320) 는, 노드 Y와 연산 트랜스컨덕턴스 증폭기 (OTA) (330) 의 인버팅 입력 사이에 커플링된다. OTA (330) 의 비-인버팅 입력은 회로 접지에 커플링된다. 커패시터 (322) 는 OTA (330) 의 인버팅 입력과 출력 사이에 커플링된다. 스위치 (324) 는 OTA (330) 의 출력에 커플링된 일 말단, 및 출력 신호 Vout 를 제공하는 다른 말단을 갖는다. 스위치들 (312 및 318) 은 C1 제어 신호에 의해 제어되고, 스위치들 (314, 320 및 324) 은 C2 제어 신호에 의해 제어된다. OTA (330) 는 Ibias 의 바이어스 전류를 수신한다.
적분기 (220x) 는 다음과 같이 동작한다. 제 1 페이즈 동안, 스위치들 (312 및 318) 은 C1 신호에 대한 로직 하이에 의해 폐쇄되고, 스위치들 (314, 320 및 324) 은 C2 신호에 대한 로직 로우에 의해 개방되며, 커패시터 (316) 는 입력 신호 Vin 에 의해 충전된다. 제 2 페이즈 동안, 스위치들 (314, 320 및 324) 은 C2 신호에 대한 로직 하이에 의해 폐쇄되고, 스위치들 (312 및 318) 은 C1 신호에 대한 로직 로우에 의해 개방되며, 커패시터 (316) 에 대한 전하는 커패시터 (322) 로 전달되어, 출력 신호 Vout 로 하여금 변하게 한다. 각각의 샘플링 클록 사이클에서, 커패시터 (316) 는 입력 신호에 의해 충전되고, 후속하여 그의 전하를 커패시터 (322) 에 전달한다.
도 2에 도시된 바와 같이, 적분기는 ΣΔ ADC 의 기본적인 컴포넌트일 뿐만 아니라 다른 타입의 스위치드 커패시터 회로이다. 상이한 ΣΔ ADC 설계들은 상이한 수의 적분기들 및/또는 상이한 구성의 적분기들을 포함할 수도 있다. 도 3에 도시된 바와 같이, 적분기는 OTA, 스위칭 커패시터들, 및 스위치들로 구현될 수도 있다. OTA는 스위칭 커패시터들 사이, 예를 들어, 도 3의 커패시터 (316) 로부터 커패시터 (322) 로 전하들을 이동시킨다. 전하 전달 속도 및 정확도는, OTA에 제공된 바이어스 전류의 양 및 커패시터들의 사이즈들에 의존한다. 전하 전달 속도가 충분히 빠르지 않으면, 커패시터들에 대한 전하는 일 클록 사이클 내에서 완전히 전달되지 않을 것이며, ΣΔ ADC 의 성능은 열화될 수도 있다.
상술된 바와 같이, 무선 디바이스 (100) 는 다수의 무선 기술들에 대해 다수의 모드들을 지원할 수도 있다. 상이한 모드들은 상이한 신호 대역폭들과 관련될 수도 있다. 예를 들어, 무선 디바이스 (100) 는 GSM 및 WCDMA에 대해 2개의 모드들을 지원할 수도 있다. GSM에 대한 신호 대역폭은 100킬로헤르츠 (KHz) 일 수도 있고, WCDMA에 대한 신호 대역폭은 1.92메가헤르츠 (MHz) 일 수도 있다.
ΣΔ ADC (130) 의 속도 요건은 상이한 모드들에 대해 상이할 수도 있다. 일반적으로 혁신적으로 더 빠른 속도는 혁신적으로 더 큰 신호 대역폭을 위해 ΣΔ ADC (130) 에 대해 필요하다. 다수의 모드들을 지원하기 위해, ΣΔ ADC (130) 는 프로그래밍가능한 속도로 설계될 수도 있다. 비교적 복잡한 프로그래밍가능한 바이어스 회로는, 상이한 모드들에 대해 ΣΔ ADC (130) 에 대한 프로그래밍가능한 바이어스 전류를 생성하는데 사용될 수도 있다. 그러나, 각각의 모드에 대해, ΣΔ ADC (130) 의 속도는 IC 프로세스 및 온도에서의 변화들로 인해 광범위하게 변할 수도 있다. 이를 극복하기 위해, 바이어스 전류는, ΣΔ ADC (130) 의 속도가 최악의-경우 조건들 하에서도 시스템 요건들을 충족시킬 수 있다는 것을 보장하기 위해 충분히 큰 마진으로 생성될 수도 있다. 최악의-경우 조건들이 덜 빈번하게 직면될 수도 있으므로, 과도한 바이어스 전류가 대부분의 경우에서 ΣΔ ADC (130) 에 대해 사용될 수도 있다. ΣΔ ADC (130) 의 전력 소비 및 다이 영역은 최적이지 않을 수도 있다.
일 양태에서, 스위치드 커패시터 회로 (예를 들어, ΣΔ ADC) 는, 샘플링 레이트에 기초하여 변경될 수 있는 성능을 갖도록 설계 및 동작될 수도 있다. 이것은, (i) 바이어스 전류에 비례하는 루프이득 대역폭을 갖는 OTA, 및 (ii) 샘플링 레이트 및 커패시턴스에 비례하는 바이어스 전류를 생성할 수 있는 바이어스 회로에 의해 달성될 수도 있다. 이것은 스위치드 커패시터 회로의 속도가 바이어스 전류를 충전함으로써 상이한 모드들에 대해 변경되게 할 수도 있다. 또한, 이것은, 스위치드 커패시터 회로의 속도 및 결과적인 성능이 IC 프로세스 및 온도에서의 변화들에 걸쳐 충분하다는 것을 보장할 수도 있다.
도 4는 바이어스 전류에 비례하는 루프이득 대역폭을 갖는 OTA (400) 의 일 설계의 개략도를 도시한다. OTA (400) 는 도 3의 OTA (330) 에 대해 사용될 수도 있다. OTA (400) 내에서, 전류 소스 (410) 는 노드 Z와 회로 접지 사이에 커플링되며, Ibias 의 바이어스 전류를 제공한다. N-채널 금속 산화물 반도체 (NMOS) 트랜지스터들 (412 및 422) 은 노드 Z에 커플링된 그들의 소스들, 및 각각, OTA (400) 의 비-인버팅 입력 (Vinp) 및 인버팅 입력 (Vinn) 에 커플링된 그들의 게이트들을 갖는다. NMOS 트랜지스터들 (414 및 424) 은, 바이어스 전압 Vb3 를 수신하는 그들의 게이트들, 각각, NMOS 트랜지스터들 (412 및 422) 의 드레인들에 커플링된 그들의 소스들, 및 각각, 인버팅 출력 (Voutn) 및 비-인버팅 출력 (Voutp) 에 커플링된 그들의 드레인들을 갖는다. P-채널 MOS (PMOS) 트랜지스터들 (416 및 426) 은 바이어스 전압 Vb2 을 수신하는 그들의 게이트들 및, 각각, NMOS 트랜지스터들 (414 및 424) 의 드레인들에 커플링된 그들의 드레인들을 갖는다. PMOS 트랜지스터들 (418 및 428) 은 전원 전압 VDD에 커플링된 그들의 소스들, 바이어스 전압 Vb1 을 수신하는 그들의 게이트들, 및 각각, PMOS 트랜지스터들 (416 및 426) 의 소스들에 커플링된 그들의 드레인들을 갖는다.
일반적으로, MOS 트랜지스터는 3개의 영역들, 즉, 포화 또는 강한 인버전 영역, 선형 영역, 및 약한 인버전 영역 중 하나에서 동작될 수도 있다. 일 설계에서, NMOS 트랜지스터들 (412 및 422) 은, OTA (400) 의 트랜스컨덕턴스 gm이 바이어스 전류에 비례하도록, 또는 gm＝K·Ibias 이도록 약한 인버전 영역에서 동작될 수도 있으며, 여기서, K는 스케일링 팩터이다. 그 후, OTA (400) 의 루프이득 대역폭은,
Figure pct00001
와 같이 표현될 수도 있으며, 여기서, C는 적분기 커패시터 (예를 들어, 도 3의 커패시터 (322)) 의 커패시턴스이고, BW는 OTA (400) 의 루프이득 대역폭이다.
수학식 (1) 에 나타낸 바와 같이, NMOS 트랜지스터들 (412 및 422) 을 약한 인버전 영역에서 동작시킴으로써, OTA (400) 의 루프이득 대역폭은 Ibias 전류를 변경시킴으로써 변경될 수도 있다. NMOS 트랜지스터들 (412 및 422) 은,
Figure pct00002
이도록 충분히 크게 NMOS 트랜지스터들의 사이즈를 선택함으로써 약한 인버전 영역에서 동작될 수도 있으며, 여기서, Vgs 는 게이트-소스 전압이고, Vth는 임계 전압이다.
일 설계에서, 스위치드 커패시터 회로의 Ibias 전류는, IC 프로세스 및 온도에서의 변화들로 인한 커패시터 사이즈에서의 변화들을 추적하도록 적응적으로 생성될 수도 있다. 스위치드 커패시터 회로에 대한 샘플링 커패시터들은 IC 프로세스 및 온도에 따라 변할 수도 있으며, 따라서, 소정의 속도에 대해 요구되는 바이어스 전류의 양은 IC 프로세스 및 온도에 따라 변할 수도 있다. 바이어스 전류는 스위치드 커패시터 회로 내의 샘플링 커패시터들의 사이즈에 비례하도록 생성될 수도 있다. 이것은, 스위치드 커패시터 회로의 속도 및 결과적인 성능이 IC 프로세스 및 온도에서의 변화들에 걸쳐 충분하다는 것을 보장할 수도 있다.
일 설계에서, 스위치드 커패시터 회로의 바이어스 전류는 선택된 동작 모드에 기초하여 적응적으로 생성될 수도 있다. 스위치드 커패시터 회로는 상이한 모드들에서 상이한 샘플링 레이트로 동작될 수도 있다. 각각의 모드에 대한 샘플링 레이트는, 그 모드에 대한 신호 대역폭에 기초하여 (예를 들어, 비례하여) 선택될 수도 있다. 일 설계에서, 바이어스 전류는 샘플링 레이트 또는 주파수에 비례한다. 이것은, 스위치드 커패시터 회로의 속도가 각각의 모드에 대해 충분하다는 것을 보장할 수도 있다.
도 5는 도 1의 바이어스 회로 (140) 의 일 설계의 개략도를 도시한다. 바이어스 회로 (140) 는, 선택된 모드에 기초하여, 그리고 IC 프로세스 및 온도에서의 변화들을 추적하기 위해 스위치드 커패시터 회로 (예를 들어, ΣΔ ADC (130)) 에 대한 바이어스 전류를 적응적으로 생성할 수 있다. 도 5에 도시된 설계에서, 바이어스 회로 (140) 는, 드라이버 회로 (510), 스위치드 커패시터 부하 (520), 및 전류 미러 (540) 를 포함한다.
드라이버 회로 (510) 내에서, 연산 증폭기 (op-amp) (512) 는 바이어스 전압 Vbias 를 수신하는 그의 비-인버팅 입력, 및 노드 C에 커플링된 그의 인버팅 입력을 갖는다. NMOS 트랜지스터 (514) 는 노드 C에 커플링된 그의 소스, op-amp (512) 의 출력에 커플링된 그의 게이트, 및 노드 D에 커플링된 그의 드레인을 갖는다. 커패시터 (516) 는 op-amp (512) 의 출력과 회로 접지 사이에 커플링된다. 커패시터 (518) 는 NMOS 트랜지스터 (514) 의 소스와 게이트 사이에 커플링된다.
스위치드 커패시터 부하 (520) 는 노드 C와 회로 접지 사이에 커플링된다. 스위치드 커패시터 부하 (520) 내에서, 스위치 (522) 및 커패시터 (526) 는 병렬로 커플링되며, 그 결합은 노드 A와 회로 접지 사이에 커플링된다. 스위치 (524) 는 노드 A와 노드 C 사이에 커플링된다. 스위치 (532) 는 노드 B와 노드 C 사이에 커플링된다. 스위치 (534) 및 커패시터 (536) 는 병렬로 커플링되며, 그 결합은 노드 B와 회로 접지 사이에 커플링된다. 커패시터 (528) 는 노드 C와 회로 접지 사이에 커플링된다. 스위치들 (522 및 532) 은 S1 제어 신호에 의해 제어되고, 스위치들 (524 및 534) 은 S2 제어 신호에 의해 제어된다.
커패시터들 (526 및 536) 은 스위치드 커패시터 회로에서 사용되는 동일한 타입의 커패시터들로 구현될 수도 있다. 금속 커패시터, MOS 커패시터 등과 같은 다양한 타입의 커패시터들이 이용가능할 수도 있다. 스위치드 커패시터 회로에서의 스위칭 커패시터들과 동일한 타입으로 커패시터들 (526 및 536) 을 구현함으로써, 바이어스 회로 (140) 에 의해 생성된 바이어스 전류는 IC 프로세스 및 온도 변화들로 인한 커패시터 사이즈에서의 변화들을 더 정확히 추적할 수 있다.
전류 미러 (540) 는 노드 D와 전원 전압 VDD 사이에 커플링된다. 전류 미러 (540) 내에서, PMOS 트랜지스터들 (542 및 544) 은 공급 전압에 커플링된 그들의 소스들 및 함께 노드 D에 커플링된 그들의 게이트들을 갖는다. 또한, PMOS 트랜지스터 (542) 의 드레인은 노드 D에 커플링되며, PMOS 트랜지스터 (544) 의 드레인은 바이어스 전류 Ibias 를 제공한다. 커패시터 (546) 는 공급 전압과 PMOS 트랜지스터들 (542 및 544) 의 게이트들 사이에 커플링된다.
바이어스 전압 Vbias 는 밴드갭 (bandgap) 전압 기준으로 생성될 수도 있으며, IC 프로세스 및 온도 변화들에 걸쳐 비교적 일정할 수도 있다. 또한, 바이어스 전압 Vbias 는 다른 전압 기준들로 생성될 수도 있으며, 임의의 적절한 값을 가질 수도 있다. Op-amp (512) 및 NMOS 트랜지스터 (514) 는, 노드 C에서 Vbias 의 전압을 제공하는 피드백 회로로서 동작한다. 커패시터 (516) 는 그것이 안정하도록 피드백 루프를 보상한다. 커패시터 (518) 는, NMOS 트랜지스터 (514) 가 커패시터 (526 또는 536) 를 충전시킬 경우 전류 스파이크들을 감소시킨다.
스위치드 커패시터 부하 (520) 는, 일 클록 사이클에 걸쳐 커패시터들 (526 및 536) 에서의 전하 전달을 평균함으로써 등가 저항기를 실현한다. NMOS 트랜지스터 (514) 에 의해 제공된 평균 충전 전류 Icharge 는 등가 저항기 및 노드 C에서의 Vbias 전압에 의존한다.
도 6은 바이어스 회로 (140) 에 대해 S1 및 S2 제어 신호들을 생성하기 위한 회로 (600) 의 일 설계의 블록도를 도시한다. 회로 (600) 는 도 1의 제어기/프로세서 (160) 의 일부일 수도 있거나, 무선 디바이스 (100) 내의 몇몇 다른 유닛의 일부일 수도 있다.
회로 (600) 내에서, 클록 생성기 (610) 는 무선 디바이스 (100) 에 대한 선택된 모드를 수신하고, 선택된 모드에 기초하여 샘플링 클록 SCLK를 생성한다. 샘플링 클록의 주파수 또는 레이트는, 선택된 모드와 관련된 신호 대역폭 및/또는 다른 팩터들에 기초하여 결정될 수도 있다. 제어 신호 생성기 (620) 는 샘플링 클록을 수신하고, 스위치드 커패시터 부하 (520) 내의 스위치들에 대해 S1 및 S2 제어 신호들을 생성한다.
도 7은 S1 및 S2 제어 신호들에 대한 타이밍도를 도시한다. 도 7의 상부는, 선택된 모드에 의해 결정된 fsampling 의 주파수를 갖는 샘플링 클록을 도시한다. S1 신호는, 샘플링 클록이 로직 하이에 있을 경우 제 1 페이즈 Φ1 동안 로직 하이에 존재한다. 이와 대조적으로, S2 신호는, 샘플링 클록이 로직 로우에 있을 경우 제 2 페이즈 Φ2 동안 로직 하이에 존재한다. S1 및 S2 신호들은 중첩하지 않고, fsampling 의 주파수를 갖는다. 각각의 제어 신호는 50% 미만의 듀티 사이클을 갖는다.
도 5를 다시 참조하면, 커패시터들 (526 및 536) 은 스위치들 (522, 524, 532 및 534) 을 통해 샘플링 레이트에서 주기적으로 충전 및 방전된다. 제 1 페이즈 Φ1 동안, 스위치들 (522 및 532) 은 S1 신호에 대한 로직 하이에 의해 폐쇄되고, 스위치들 (524 및 534) 은 S2 신호에 대한 로직 로우에 의해 개방된다. 커패시터 (526) 는 스위치 (522) 를 통해 방전되고, 커패시터 (536) 는 스위치 (532) 를 통해 NMOS 트랜지스터 (514) 에 의하여 충전된다.
제 2 페이즈 Φ2 동안, 스위치들 (522 및 532) 은 S1 신호에 대한 로직 로우에 의해 개방되고, 스위치들 (524 및 534) 은 S2 신호에 대한 로직 하이에 의해 폐쇄된다. 커패시터 (526) 는 스위치 (524) 를 통해 NMOS 트랜지스터 (514) 에 의하여 충전되고, 커패시터 (536) 는 스위치 (534) 를 통해 방전된다.
따라서, 커패시터들 (526 및 536) 은 NMOS 트랜지스터 (514) 에 의해 교번 샘플링 클록 페이즈들 상에서 충전되며, 각각의 커패시터는 상보성 클록 페이즈들 상에서 충전 및 방전된다. NMOS 트랜지스터 (514) 에 의해 제공된 평균 충전 전류는,
Figure pct00003
와 같이 표현될 수도 있으며, 여기서, C1은 커패시터 (526) 의 커패시턴스이고, C2는 커패시터 (536) 의 커패시턴스이다. 커패시터들 (526 및 536) 은 C1＝C2 이도록 동일한 사이즈를 가질 수도 있다.
수학식 (2) 에 나타낸 바와 같이, 평균 충전 전류 Icharge 는, 바이어스 전압 Vbias, 샘플링 레이트 fsampling, 및 각각, 커패시터들 (526 및 536) 의 커패시턴스들 C1 및 C2 에 의해 결정되고 그들에 비례한다. 더 높은 샘플링 레이트에 대해, 커패시터들 (526 및 536) 은 더 빈번하게 충전 및 방전되며, 따라서, 충전 전류는 샘플링 레이트에 비례한다. 더 큰 커패시터들 (526 및 536) 에 대해, 각각의 샘플링 클록 사이클에서 바이어스 전압에 이들 커패시터들을 충전시키기 위해 더 많은 전류가 사용되며, 따라서, 충전 전류는 이들 커패시터들의 사이즈에 비례한다.
커패시터 (528) 는 충전 전류를 평활화하고 필터링하고 C3 의 커패시턴스를 가지며, 그 C3는 커패시터들 (526 및 536) 의 총 커패시턴스보다 더 클 수도 있고, 즉, C3＞(C1＋C2) 이다. 커패시터 (528) 는, 스위치들 (524 및 532) 이 폐쇄될 때마다, 충전 전류에서의 스파이크들을 평활화하는 큰 충전 뱅크로서 기능한다. 커패시터들 (526 및 536) 을 주기적으로 충전 및 방전시키는 것으로부터 초래하는 커패시터 (528) 및 등가 저항기는 여분의 폴 (pole) 을 피드백 루프에 도입하며, 이러한 루프의 안정성은 커패시터 (516) 로 보장된다.
전류 미러 (540) 는, 평균 충전 전류 Icharge 를 미러잉하도록 바이어스 전류 Ibias 를 생성한다. 일 설계에서, PMOS 트랜지스터들 (542 및 544) 은 동일한 사이즈를 가지며, 바이어스 전류는 충전 전류와 대략적으로 동일하다. 또 다른 설계에서, PMOS 트랜지스터들 (542 및 544) 은 상이한 사이즈들을 가지며, 바이어스 전류는 PMOS 트랜지스터 사이즈들의 비율에 의존한다. 예를 들어, PMOS 트랜지스터 (544) 가 M의 팩터만큼 PMOS 트랜지스터 (542) 보다 더 클 수도 있으며, 그에 따라, 바이어스 전류는 충전 전류보다 M배 더 클 것이다. 이러한 설계는 바이어스 회로 (140) 의 전력 소비를 감소시킬 수도 있다. 커패시터 (546) 는 PMOS 트랜지스터들 (542 및 544) 의 게이트 전압이 충전되고 그에 따라 부가적인 필터링을 제공하는 것을 방지한다.
수학식 (2) 에 나타낸 바와 같이, 도 5에 도시된 설계는 바이어스 전류 Ibias 로 하여금 선택된 모드에 기초하여 적응적으로 생성되게 한다. 바이어스 전류는, 선택된 모드에 기초하여 결정될 수도 있는 샘플링 레이트에 비례한다. 더 높은 스피드를 갖는 모드에 대해, 더 높은 샘플링 레이트가 적용되며, ΣΔ ADC 에 대한 바이어스 회로 (140) 에 의해 더 큰 바이어스 전류가 생성된다.
또한, 도 5의 설계는 바이어스 전류로 하여금, IC 프로세스 및 온도에서의 변화들로 인한 ΣΔ ADC 에 대한 적분기들에서 샘플링 커패시터들에서의 변화들을 추적하게 한다. 바이어스 전류는, 샘플링 커패시터들과 동일한 방식으로 IC 프로세스 및 온도에 걸쳐 변할 수도 있는 커패시터들 (526 및 536) 의 커패시턴스들 C1 및 C2에 비례한다. 예를 들어, ΣΔ ADC 내의 샘플링 커패시터들이 IC 프로세스 및 온도 변화들 (예를 들어, 높은 온도 및/또는 느린 IC 프로세스) 로 인해 더 커지게 되면, 커패시터들 (526 및 536) 은 대략적으로 동일한 퍼센티지 만큼 더 커질 것이고, 바이어스 회로 (140) 는 비례하여 더 큰 바이어스 전류를 생성할 것이며, 그 후, 그 바이어스 전류는 ΣΔ ADC 내의 OTA들로 하여금 더 신속하게 전하들을 이동시키게 할 것이다.
도 8은, 스위치드 커패시터 회로 (예를 들어, ΣΔ ADC) 에 대한 바이어스 전류를 적응적으로 생성하기 위한 프로세스 (800) 의 설계를 도시한다. 상이한 샘플링 레이트들과 관련된 다수의 모드들로부터 일 모드가 선택될 수도 있다 (블록 812). 스위치드 커패시터 회로는, 변할 수도 있고 선택된 모드에 의존할 수도 있는 샘플링 레이트에서 동작될 수도 있다 (블록 814). 스위치드 커패시터 회로는 바이어스 전류에 비례하는 루프이득 대역폭을 가질 수도 있다. 일 설계에서, 스위치드 커패시터 회로는, 샘플링 레이트에서 아날로그 신호를 디지털화하고 디지털 샘플들을 제공하는 ΣΔ ADC를 포함할 수도 있다.
스위치드 커패시터 회로에 대한 바이어스 전류는, 선택된 루프이득 대역폭을 획득하고, IC 프로세스 및 온도에서의 변화들로 인한 스위치드 커패시터 회로 내의 적어도 하나의 스위칭 커패시터에서의 변화들을 추적하기 위해, 스위치드 커패시터 회로에 대한 샘플링 레이트에 기초하여 (예를 들어, 비례하여) 생성될 수도 있다 (블록 816). 바이어스 전류는 (i) IC 프로세스 및 온도에서의 변화들을 통한 스위치드 커패시터 회로 내의 적어도 하나의 스위칭 커패시터를 추적하는 적어도 하나의 커패시터 및/또는 (ii) 밴드갭 또는 몇몇 다른 전압 기준으로 생성될 수도 있는 바이어스 전압에 기초하여 생성될 수도 있다.
블록 816의 일 설계에서, 제 1 커패시터 (예를 들어, 커패시터 (526)) 는 제 1 제어 신호에 기초하여 방전되고 제 2 제어 신호에 기초하여 충전될 수도 있다. 제 2 커패시터 (예를 들어, 커패시터 (536)) 는 제 2 제어 신호에 기초하여 방전되고 제 1 제어 신호에 기초하여 충전될 수도 있다. 제 1 커패시터에 대한 충전 전류 및 제 2 커패시터에 대한 충전 전류는, 평균 충전 전류를 획득하기 위해 (예를 들어, 커패시터 (528), 커패시터 (546) 등으로) 필터링될 수도 있다. 그 후, 바이어스 전류는 평균 충전 전류에 기초하여 (예를 들어, 그것의 전류 미러로서) 생성될 수도 있다. 또한, 바이어스 전류는, 샘플링 레이트에 비례하고/하거나 IC 프로세스 및 온도에서의 변화들을 추적하도록 다른 방식에서 적응적으로 생성될 수도 있다.
IC 프로세스 및 온도 변화들에 걸쳐 ΣΔ ADC (130) 내의 OTA들의 정착 시간을 측정하기 위해 컴퓨터 시뮬레이션이 수행되었다. 정착 시간은, OTA가 특정된 정확도로 커패시터들 사이에서 전하들을 전달하는데 걸리는 시간의 양이다. 컴퓨터 시뮬레이션은, (i) 도 5에 도시된 설계에 기초하여 적응적으로 생성된 바이어스 전류에 대한 OTA들의 정착 시간 및 (ii) 고정된 저항기에 걸쳐 Vbias 전압을 적용함으로써 생성된 바이어스 전류에 대한 OTA들의 정착 시간을 측정하였다. 컴퓨터 시뮬레이션은, 적응적으로 생성된 바이어스 전류에 대한 정착 시간이 종래적으로 생성된 바이어스 전류에 대한 정착 시간보다 IC 프로세스 및 온도 변화들에 걸쳐 훨씬 덜 확산한다는 것을 나타내었다.
여기에 설명된 기술들은, 바이어스 전류에 대한 큰 마진에 대한 필요성 없이 적응적으로 생성된 바이어스 전류가 최악의-경우 조건들에 대해 충분한 속도를 보장할 수 있으므로, 전력 소비를 감소시키고 ΣΔ ADC 및 다른 스위치드 커패시터 회로들에 대한 성능을 개선시킬 수 있을 수도 있다. 또한, ΣΔ ADC 및 다른 스위치드 커패시터 회로들의 성능은, 적응적으로 생성된 바이어스 전류의 사용에 대한 IC 프로세스 및 온도 코너들에 걸친 더 타이트한 범위 내에서 변할 수도 있으며, 이는 수율을 개선시킬 수도 있다. 그 기술은, 큰 수의 모드들이 지원될 경우 특히 유리하다. 예를 들어, 상이한 샘플링 레이트들을 갖는 UMB에 대해 10개의 모드들이 존재할 수도 있다. 그 기술들은, 더 나은 전력 소비 및 양호한 ADC 성능을 달성하기 위해 모든 모드들에 대한 상이한 바이어스 전류들을 용이하게 생성할 수 있다.
여기에 설명된 기술들 및 바이어스 회로는, IC, 아날로그 IC, RFIC, 믹싱된-신호 IC, ASIC, 인쇄 회로 보드 (PCB), 전자 디바이스 등 상에서 구현될 수도 있다. 또한, 바이어스 회로는, CMOS, NMOS, PMOS, 바이폴라 접합 트랜지스터 (BJT), 바이폴라-CMOS (BiCMOS), 실리콘 게르마늄 (SiGe), 갈륨 비소 (GaAs), 등과 같은 다양한 IC 프로세스 기술들로 제조될 수도 있다.
여기에 설명된 기술들을 구현하는 장치는 단독형 디바이스일 수도 있거나, 더 큰 디바이스의 일부일 수도 있다. 디바이스는, (i) 단독형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수도 있는 하나 이상의 IC들의 세트, (iii) RF 수신기 (RFR) 또는 RF 송신기/수신기 (RTR) 와 같은 RFIC, (iv) 이동국 모뎀 (MSM) 과 같은 ASIC, (v) 다른 디바이스들 내로 삽입될 수도 있는 모듈, (vi) 수신기, 셀룰러 전화기, 무선 디바이스, 핸드셋, 또는 이동 유닛, (vii) 등 일 수도 있다.
하나 이상의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상의 하나 이상의 명령들 또는 코드로서 저장되거나 송신될 수도 있다. 컴퓨터-판독가능 매체는, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광 디스크 저장부, 자성 디스크 저장부 또는 다른 자성 저장 디바이스, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터-판독가능 매체로 적절히 명칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선 (twisted pair), 디지털 가입자 라인 (DSL), 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 꼬인 쌍, DSL, 또는 적외선, 무선, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 여기에 사용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는, 컴팩 디스크 (CD), 레이저 디스크, 광 디스크, DVD (digital versatile disc), 플로피 디스크 및 블루-레이 디스크를 포함하며, 여기서, 디스크들은 일반적으로 데이터를 자성적으로 재생하지만, 디스크들은 레이저들을 사용하여 광학적으로 데이터를 재생한다. 또한, 상기의 조합들이 컴퓨터-판독가능 매체의 범위 내에 포함되어야 한다.
본 발명의 이전 설명은 당업자로 하여금 본 발명을 수행 또는 이용할 수도 있도록 제공된다. 본 발명에 대한 다양한 변형들은 당업자에게는 용이하게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어나지 않고도 다른 변경들에 적용될 수도 있다. 따라서, 본 발명은 여기에 설명된 예들 및 설계들로 제한하도록 의도되지 않으며, 여기에 개시된 원리들 및 신규한 특성들에 부합하는 최광의 범위를 허여하려는 것이다.

Claims (29)

  1. 적어도 하나의 스위칭 커패시터 및 증폭기를 포함하는 스위치드 커패시터 (switched-capacitor) 회로로서, 상기 스위치드 커패시터 회로는 상기 적어도 하나의 스위칭 커패시터를 일 샘플링 레이트로 충전 및 방전시키도록 동작하고, 상기 증폭기는 바이어스 전류에 비례하는 대역폭을 갖는, 상기 스위치드 커패시터 회로; 및
    상기 스위치드 커패시터 회로에 커플링되며, 상기 스위치드 커패시터 회로에 대해 상기 바이어스 전류를 생성하도록 동작하는 바이어스 회로를 포함하며,
    상기 바이어스 전류는, 상기 증폭기가 상기 샘플링 레이트에 비례하는 대역폭을 갖도록 집적 회로 (IC) 프로세스 및 온도에서의 변화들로 인한 상기 적어도 하나의 스위칭 커패시터에서의 변화들을 추적하는, 장치.
  2. 제 1 항에 있어서,
    상기 바이어스 회로는, IC 프로세스 및 온도에서의 변화들을 통해 상기 스위치드 커패시터 회로 내의 상기 적어도 하나의 스위칭 커패시터를 추적하는 적어도 하나의 커패시터에 기초하여 상기 바이어스 전류를 생성하도록 동작하는, 장치.
  3. 제 1 항에 있어서,
    상기 스위치드 커패시터 회로에 대한 샘플링 레이트는 가변이며,
    상기 바이어스 회로는 상기 샘플링 레이트에 비례하도록 상기 바이어스 전류를 생성하도록 동작하는, 장치.
  4. 제 2 항에 있어서,
    상기 바이어스 회로는 바이어스 전압에 추가적으로 기초하여 상기 바이어스 전류를 생성하도록 동작하는, 장치.
  5. 제 1 항에 있어서,
    상기 증폭기는, 신호 이득을 제공하고 약한 인버전 (inversion) 영역에서 동작하는 적어도 하나의 금속 산화물 반도체 (MOS) 트랜지스터를 갖는 연산 트랜스컨덕턴스 증폭기 (OTA) 를 포함하는, 장치.
  6. 제 1 항에 있어서,
    상기 스위치드 커패시터 회로는, 상기 샘플링 레이트에서 아날로그 신호를 디지털화하고 디지털 샘플들을 제공하도록 동작하는 시그마-델타 아날로그-디지털 변환기 (ΣΔ ADC) 를 포함하는, 장치.
  7. 제 6 항에 있어서,
    상기 샘플링 레이트는, 상이한 샘플링 레이트들과 관련된 다수의 모드들 사이에서 선택된 모드에 기초하여 결정되며,
    상기 바이어스 회로는 상기 ΣΔ ADC에 대한 샘플링 레이트에 비례하도록 상기 바이어스 전류를 생성하도록 동작하는, 장치.
  8. 제 7 항에 있어서,
    상기 스위치드 커패시터 회로의 정착 시간 (settling time) 은, 상기 다수의 모드들에 대해 그리고 IC 프로세스 및 온도 변화들에 걸쳐 추적되는, 장치.
  9. 제 1 항에 있어서,
    상기 스위치드 커패시터 회로는 필터 또는 데시메이터 (decimator) 를 포함하는, 장치.
  10. 제 1 항에 있어서,
    상기 바이어스 회로는,
    평균 충전 전류를 인출하도록 동작하며, 제 1 스위치 및 제 2 스위치에 커플링된 제 1 커패시터를 포함하는 스위치드 커패시터 부하를 포함하고,
    상기 제 1 스위치는 제 1 제어 신호에 기초하여 상기 제 1 커패시터를 방전시키고, 상기 제 2 스위치는 제 2 제어 신호에 기초하여 상기 제 1 커패시터를 충전시키며, 상기 평균 충전 전류는 상기 제 1 커패시터에 대한 충전 전류에 기초하여 결정되는, 장치.
  11. 제 10 항에 있어서,
    상기 스위치드 커패시터 부하는 제 3 스위치 및 제 4 스위치에 커플링된 제 2 커패시터를 더 포함하며,
    상기 제 3 스위치는 상기 제 2 제어 신호에 기초하여 상기 제 2 커패시터를 방전시키고, 상기 제 4 스위치는 상기 제 1 제어 신호에 기초하여 상기 제 2 커패시터를 충전시키며, 상기 평균 충전 전류는, 상기 제 2 커패시터에 대한 충전 전류에 추가적으로 기초하여 결정되는, 장치.
  12. 제 11 항에 있어서,
    상기 스위치드 커패시터 부하는, 상기 제 2 스위치 및 상기 제 3 스위치에 커플링되며 상기 제 1 커패시터 및 상기 제 2 커패시터에 대한 충전 전류를 필터링하도록 동작하는 제 3 커패시터를 더 포함하는, 장치.
  13. 제 10 항에 있어서,
    상기 바이어스 회로는,
    상기 스위치드 커패시터 부하에 커플링되며, 바이어스 전압을 수신하고 상기 평균 충전 전류를 제공하도록 동작하는 드라이버 회로를 더 포함하는, 장치.
  14. 제 13 항에 있어서,
    상기 드라이버 회로는,
    상기 평균 충전 전류를 제공하도록 동작하는 트랜지스터, 및
    상기 트랜지스터에 커플링되며, 상기 바이어스 전압을 수신하고 상기 트랜지스터를 구동하도록 동작하는 연산 증폭기를 포함하는, 장치.
  15. 제 14 항에 있어서,
    상기 드라이버 회로는,
    상기 트랜지스터의 게이트와 소스 사이에 커플링되며, 상기 제 1 커패시터에 대한 충전 전류에서의 스파이크들을 필터링하도록 동작하는 커패시터를 더 포함하는, 장치.
  16. 제 10 항에 있어서,
    상기 바이어스 회로는,
    상기 평균 충전 전류를 수신하고 상기 바이어스 전류를 제공하도록 동작하는 전류 미러를 더 포함하는, 장치.
  17. 제 16 항에 있어서,
    상기 전류 미러는,
    함께 커플링된 소스들 및 함께 커플링된 게이트들을 갖는 제 1 트랜지스터 및 제 2 트랜지스터로서, 상기 제 1 트랜지스터는 상기 평균 충전 전류를 제공하도록 동작하고, 상기 제 2 트랜지스터는 상기 바이어스 전류를 제공하도록 동작하는, 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터, 및
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 게이트들과 소스들 사이에 커플링되며, 상기 바이어스 전류에 대한 필터링을 제공하도록 동작하는 커패시터를 포함하는, 장치.
  18. 제 1 항에 있어서,
    상기 장치는 집적 회로인, 장치.
  19. 일 샘플링 레이트에서 스위치드 커패시터 회로를 동작시키는 단계로서, 상기 스위치드 커패시터 회로는 바이어스 전류에 비례하는 대역폭을 갖는, 상기 스위치드 커패시터 회로를 동작시키는 단계; 및
    상기 샘플링 레이트에 비례하는 대역폭을 획득하고, 집적 회로 (IC) 프로세스 및 온도에서의 변화들로 인한 상기 스위치드 커패시터 회로 내의 적어도 하나의 스위칭 커패시터에서의 변화들을 추적하기 위하여, 상기 스위치드 커패시터 회로에 대해 상기 바이어스 전류를 생성하는 단계를 포함하는, 방법.
  20. 제 19 항에 있어서,
    상기 스위치드 커패시터 회로는 시그마-델타 아날로그-디지털 변환기 (ΣΔ ADC) 를 포함하며,
    상기 샘플링 레이트에서 스위치드 커패시터 회로를 동작시키는 단계는, 디지털 샘플들을 획득하기 위해 상기 샘플링 레이트에서 상기 ΣΔ ADC 를 이용하여 아날로그 신호를 디지털화하는 단계를 포함하는, 방법.
  21. 제 19 항에 있어서,
    상이한 샘플링 레이트들과 관련된 다수의 모드들 사이에서 일 모드를 선택하는 단계; 및
    상기 선택된 모드에 대한 샘플링 레이트에 비례하도록 상기 바이어스 전류를 생성하는 단계를 더 포함하는, 방법.
  22. 제 19 항에 있어서,
    상기 바이어스 전류를 생성하는 단계는,
    IC 프로세스 및 온도에서의 변화들을 통해 상기 스위치드 커패시터 회로 내의 상기 적어도 하나의 스위칭 커패시터를 추적하는 적어도 하나의 커패시터에 기초하여, 상기 바이어스 전류를 생성하는 단계를 포함하는, 방법.
  23. 제 19 항에 있어서,
    상기 바이어스 전류를 생성하는 단계는,
    제 1 제어 신호에 기초하여 제 1 커패시터를 방전시키는 단계,
    제 2 제어 신호에 기초하여 상기 제 1 커패시터를 충전시키는 단계. 및
    상기 제 1 커패시터에 대한 충전 전류에 기초하여 상기 바이어스 전류를 생성하는 단계를 포함하는, 방법.
  24. 제 23 항에 있어서,
    상기 바이어스 전류를 생성하는 단계는,
    상기 제 2 제어 신호에 기초하여 제 2 커패시터를 방전시키는 단계,
    상기 제 1 제어 신호에 기초하여 상기 제 2 커패시터를 충전시키는 단계, 및
    상기 제 2 커패시터에 대한 충전 전류에 추가적으로 기초하여 상기 바이어스 전류를 생성하는 단계를 더 포함하는, 방법.
  25. 제 24 항에 있어서,
    상기 바이어스 전류를 생성하는 단계는,
    평균 충전 전류를 획득하기 위해 상기 제 1 커패시터 및 상기 제 2 커패시터에 대한 바이어스 전류를 필터링하는 단계, 및
    상기 평균 충전 전류에 기초하여 상기 바이어스 전류를 생성하는 단계를 더 포함하는, 방법.
  26. 일 샘플링 레이트에서 스위치드 커패시터 회로를 동작시키는 수단으로서, 상기 스위치드 커패시터 회로는 바이어스 전류에 비례하는 대역폭을 갖는, 상기 스위치드 커패시터 회로를 동작시키는 수단; 및
    상기 샘플링 레이트에 비례하는 대역폭을 획득하고, 집적 회로 (IC) 프로세스 및 온도에서의 변화들로 인한 상기 스위치드 커패시터 회로 내의 적어도 하나의 스위칭 커패시터에서의 변화들을 추적하기 위하여, 상기 스위치드 커패시터 회로에 대해 상기 바이어스 전류를 생성하는 수단을 포함하는, 장치.
  27. 제 26 항에 있어서,
    상기 스위치드 커패시터 회로는 시그마-델타 아날로그-디지털 변환기 (ΣΔ ADC) 를 포함하며,
    상기 샘플링 레이트에서 스위치드 커패시터 회로를 동작시키는 수단은, 디지털 샘플들을 획득하기 위해 상기 샘플링 레이트에서 상기 시그마-델타 아날로그-디지털 변환기 (ΣΔ ADC) 를 이용하여 아날로그 신호를 디지털화하는 수단을 포함하는, 장치.
  28. 제 26 항에 있어서,
    상이한 샘플링 레이트들과 관련된 다수의 모드들 사이에서 일 모드를 선택하는 수단; 및
    상기 선택된 모드에 대한 샘플링 레이트에 비례하도록 상기 바이어스 전류를 생성하는 수단을 더 포함하는, 장치.
  29. 제 26 항에 있어서,
    상기 바이어스 전류를 생성하는 수단은,
    IC 프로세스 및 온도에서의 변화들을 통해 상기 스위치드 커패시터 회로 내의 상기 적어도 하나의 스위칭 커패시터를 추적하는 적어도 하나의 커패시터에 기초하여, 상기 바이어스 전류를 생성하는 수단을 포함하는, 장치.
KR1020117004918A 2008-08-01 2009-08-03 스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성 KR101233056B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/185,046 2008-08-01
US12/185,046 US7750837B2 (en) 2008-08-01 2008-08-01 Adaptive bias current generation for switched-capacitor circuits
PCT/US2009/052593 WO2010014993A1 (en) 2008-08-01 2009-08-03 Adaptive bias current generation for switched-capacitor circuits

Publications (2)

Publication Number Publication Date
KR20110051221A true KR20110051221A (ko) 2011-05-17
KR101233056B1 KR101233056B1 (ko) 2013-02-15

Family

ID=41056870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004918A KR101233056B1 (ko) 2008-08-01 2009-08-03 스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성

Country Status (7)

Country Link
US (1) US7750837B2 (ko)
EP (1) EP2321898B1 (ko)
JP (1) JP5144811B2 (ko)
KR (1) KR101233056B1 (ko)
CN (1) CN102113208B (ko)
TW (1) TW201014192A (ko)
WO (1) WO2010014993A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982526B2 (en) * 2008-09-17 2011-07-19 Qualcomm, Incorporated Active-time dependent bias current generation for switched-capacitor circuits
US7999714B2 (en) * 2009-08-17 2011-08-16 Atmel Corporation Controlling bias current for an analog to digital converter
WO2011114891A1 (ja) * 2010-03-16 2011-09-22 日本電気株式会社 デジタル受信機及びそれを用いた光通信システム
US20110234290A1 (en) * 2010-03-24 2011-09-29 Venkataramanan Ramamurthy Switched-capacitor current reference with reduced output ripple
US8390355B2 (en) 2011-02-22 2013-03-05 Qualcomm Incorporated Delay cell for clock signals
US8531324B2 (en) * 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
US8384579B2 (en) * 2011-07-19 2013-02-26 Freescale Semiconductor, Inc. Systems and methods for data conversion
JP5842468B2 (ja) * 2011-08-30 2016-01-13 セイコーエプソン株式会社 スイッチトキャパシター積分回路、フィルター回路、多出力フィルター回路、物理量測定装置、及び電子機器
US9116796B2 (en) 2012-11-09 2015-08-25 Sandisk Technologies Inc. Key-value addressed storage drive using NAND flash based content addressable memory
CN103066930B (zh) * 2012-12-21 2015-08-19 清华大学深圳研究生院 信号测量方法
US9075424B2 (en) * 2013-03-06 2015-07-07 Sandisk Technologies Inc. Compensation scheme to improve the stability of the operational amplifiers
CN103345289B (zh) * 2013-06-26 2015-03-04 矽力杰半导体技术(杭州)有限公司 斜率补偿和环路带宽自适应控制电路及应用其的开关电源
US9007244B2 (en) * 2013-07-01 2015-04-14 Texas Instruments Incorporated Sampling rate based adaptive analog biasing
US9093998B2 (en) * 2013-07-17 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for generating a ramp signal
GB2527312B (en) * 2014-06-17 2021-03-03 Advanced Risc Mach Ltd Harvesting power from ambient energy in an electronic device
US10181840B1 (en) * 2014-08-21 2019-01-15 National Technology & Engineering Solutions Of Sandia, Llc Gm-C filter and multi-phase clock circuit
US9369099B1 (en) * 2014-12-10 2016-06-14 Qualcomm Incorporated Low power operational transconductance amplifier
US9503078B1 (en) * 2015-05-22 2016-11-22 Realtek Semiconductor Corp. Method and apparatus for charge transfer
CN105680809B (zh) * 2016-01-07 2018-05-29 烽火通信科技股份有限公司 限幅放大器中带宽可调的信号放大装置
US10024818B2 (en) * 2016-06-17 2018-07-17 Qualcomm Incorporated Biasing of an ionic current sensor
JP2018098766A (ja) * 2016-12-09 2018-06-21 株式会社村田製作所 バイアス回路
US10742321B2 (en) * 2016-12-19 2020-08-11 Cable Television Laboratories, Inc. Systems and methods for delta-sigma digitization
US10652056B2 (en) 2017-11-14 2020-05-12 Cable Television Laboratories, Inc Systems and methods for delta-sigma digitization
JP6957901B2 (ja) * 2017-03-03 2021-11-02 セイコーエプソン株式会社 周波数比測定装置および物理量センサー
FR3089723A1 (fr) * 2018-12-11 2020-06-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit retardateur
CN109639135B (zh) * 2019-01-22 2024-03-01 上海艾为电子技术股份有限公司 一种电荷泵电路
KR20200123694A (ko) 2019-04-22 2020-10-30 삼성전자주식회사 디스플레이 구동 회로 및 이의 동작 방법
US20200355732A1 (en) * 2019-05-08 2020-11-12 Analog Devices International Unlimited Company Impedance measurement circuit
US11025263B2 (en) 2019-06-17 2021-06-01 Stmicroelectronics International N.V. Adaptive low power common mode buffer
TWI687032B (zh) * 2019-08-15 2020-03-01 茂達電子股份有限公司 用於電源轉換器的任意切換頻率的自動頻寬控制系統
US11811904B2 (en) * 2020-10-12 2023-11-07 Invensense, Inc. Adaptive control of bias settings in a digital microphone
US11863205B2 (en) 2021-11-30 2024-01-02 Analog Devices International Unlimited Company Adaptive bias techniques for amplifiers in sigma delta modulators

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3848195A (en) * 1973-03-12 1974-11-12 Bell Telephone Labor Inc Differential amplifier with dynamic biasing
US6191637B1 (en) * 1999-03-05 2001-02-20 National Semiconductor Corporation Switched capacitor bias circuit for generating a reference signal proportional to absolute temperature, capacitance and clock frequency
EP1168603A1 (en) 2000-06-26 2002-01-02 STMicroelectronics S.r.l. Switched-capacitor, fully-differential operational amplifier with high switching frequency
US6400301B1 (en) * 2000-09-07 2002-06-04 Texas Instruments Incorporated amplifying signals in switched capacitor environments
JP3841640B2 (ja) * 2000-11-24 2006-11-01 富士通株式会社 半導体集積回路
US6686860B2 (en) * 2000-12-12 2004-02-03 Massachusetts Institute Of Technology Reconfigurable analog-to-digital converter
US6407623B1 (en) * 2001-01-31 2002-06-18 Qualcomm Incorporated Bias circuit for maintaining a constant value of transconductance divided by load capacitance
US6552676B1 (en) * 2001-09-14 2003-04-22 Nokia Corporation Method and apparatus for power reduction in switched capacitor circuits
US6839015B1 (en) * 2002-12-06 2005-01-04 Marvell International Ltd. Low power analog to digital converter
US7081789B2 (en) 2003-12-24 2006-07-25 Telefonaktiebolaget Lm Erisson (Publ) Switched capacitor circuit compensation apparatus and method
JP2006254261A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Σδ型ａ／ｄ変換回路を内蔵した通信用半導体集積回路
JP2007019821A (ja) * 2005-07-07 2007-01-25 Fujifilm Holdings Corp スイッチトキャパシタ型可変利得増幅回路
EP1990699B1 (en) * 2007-05-08 2013-02-27 ams AG Current generation circuit and current generation method
US8044654B2 (en) * 2007-05-18 2011-10-25 Analog Devices, Inc. Adaptive bias current generator methods and apparatus

Also Published As

Publication number Publication date
KR101233056B1 (ko) 2013-02-15
EP2321898A1 (en) 2011-05-18
US20100026542A1 (en) 2010-02-04
JP2011530246A (ja) 2011-12-15
CN102113208B (zh) 2014-07-23
CN102113208A (zh) 2011-06-29
WO2010014993A1 (en) 2010-02-04
EP2321898B1 (en) 2015-07-01
US7750837B2 (en) 2010-07-06
JP5144811B2 (ja) 2013-02-13
TW201014192A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
KR101233056B1 (ko) 스위치드 커패시터 회로들에 대한 적응적 바이어스 전류 생성
JP5373088B2 (ja) スイッチドキャパシタ回路のためのアクティブ時間に依存するバイアス電流生成
US7768433B2 (en) Dynamic slew rate control based on a feedback signal
Li et al. Multi-standard CMOS wireless receivers: analysis and design
US7372385B2 (en) A/D converter, signal processor, and receiving device
JP4981965B2 (ja) 低電力、小ノイズなデジタル−アナログ変換器基準回路
Bos et al. Multirate cascaded discrete-time low-pass ΔΣ modulator for GSM/Bluetooth/UMTS
US8457578B2 (en) Discrete time receiver
US7417574B2 (en) Efficient amplifier sharing in a multi-stage analog to digital converter
Tabatabaei et al. A two-path bandpass sigma-delta modulator with extended noise shaping
US9762218B2 (en) Amplifying circuit, AD converter, integrated circuit, and wireless communication apparatus
US20190089365A1 (en) Amplifier circuitry, ad converter, and wireless communication device
WO2016099757A1 (en) Low power operational transconductance amplifier
JP2005072632A (ja) Ａ／ｄ変換回路を内蔵した通信用半導体集積回路
US7489187B2 (en) Operational amplifier and related noise separation method thereof
Englund et al. A 2.5-GHz 4.2-dB NF direct ΔΣ receiver with a frequency-translating integrator
US9847760B1 (en) Switched capacitor gain stage
Cao et al. A reconfigurable double sampling sigma delta modulator for 4G mobile terminals
Coppejans et al. Continuous time quadrature band-pass ΔΣ modulator with input mixers

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee