JP2006254261A - Σδ型a/d変換回路を内蔵した通信用半導体集積回路 - Google Patents
Σδ型a/d変換回路を内蔵した通信用半導体集積回路 Download PDFInfo
- Publication number
- JP2006254261A JP2006254261A JP2005070332A JP2005070332A JP2006254261A JP 2006254261 A JP2006254261 A JP 2006254261A JP 2005070332 A JP2005070332 A JP 2005070332A JP 2005070332 A JP2005070332 A JP 2005070332A JP 2006254261 A JP2006254261 A JP 2006254261A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- mode
- semiconductor integrated
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】 入力信号にフィードバック信号をした信号を積分する積分器(12,14)と、積分された信号を量子化する量子化器(15)と、量子化された信号をD/A変換してフィードバックするローカルD/A変換器(16,17)とを含むΣΔ型A/D変換器を内蔵した通信用半導体集積回路(RF−IC)において、通信方式に応じて量子化器を構成する比較器(CMP1〜CMP7)のうち動作する比較器の数をレジスタに設定された値により変更可能に構成するようにした。
【選択図】 図1
Description
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
すなわち、入力信号とフィードバック信号との差分をとった信号を積分する積分器と、積分された信号を量子化する量子化器と、量子化された信号をD/A変換してフィードバックするローカルD/A変換器とを含むΣΔ型A/D変換器を内蔵した通信用半導体集積回路(RF−IC)において、通信方式に応じて量子化器を構成する比較器のうち動作する比較器の数をレジスタに設定された値により変更可能に構成するようにしたものである。
すなわち、本発明に従うと、復調された受信信号をディジタル信号に変換するΣΔ型A/D変換回路を内蔵した通信用半導体集積回路(RF−IC)において、回路の占有面積と消費電力の増加を回避しつつ複数の異なる通信方式に対応してそれぞれ所望のノイズシェープ特性を得ることができるΣΔ型A/D変換器を実現することができる。
図1には、本発明を適用して有効なΣΔ変調方式のA/D変換回路の構成例が示されている。特に制限されるものでないが、図1に示されているA/D変換回路は、2次のΣΔ変調方式の回路とされ、公知の半導体集積回路製造技術により単結晶シリコンチップのような一つの半導体基板に形成される。
この実施例は、量子化回路15のビット数に応じて積分回路12,14の積分容量とサンプルホールド回路SH1,SH2の入力容量の容量値を変えなくても済むようにしたものである。具体的には、ローカルD/A変換回路16,17のDAC容量を、自然数L-1とM-1の最小公倍数lcm(L-1,M-1)の単位容量素子で構成しそれぞれの容量素子に対応して図3のS11,S12,……S17と同様な切替えスイッチを設けるとともに、量子化回路15の出力信号を量子化器のビット数に応じて各切替えスイッチに分配するセレクタ19を設けたものである。なお、図3の実施例にように、L=8,M=4のときつまり量子化器の出力を8段階の温度符号信号と4段階の温度符号信号に切り替える場合には、L-1とM-1の最小公倍数は「21」である。従ってこの場合には、21個のDAC容量Cdacを設けてやればよい。
12,14 積分回路
15 量子化回路(ローカルA/D変換回路)
16,17 ローカルD/A変換回路
18 動作モード制御回路
19 セレクタ
20 信号源(矩形波生成回路)
100 アンテナ
111,112 アンテナスイッチ
113 分波器
114 アイソレータ
121,122 バンドパスフィルタ
131,132 パワーモジュール
200 高周波IC(RF−IC)
210 GSM系の受信回路
220 GSM系の送信回路
230 WCDMA系の受信回路
240 WCDMA系の送信回路
250 A/D変換回路
260 ディジタル・インタフェース回路
270 制御回路
300 ベースバンドIC
Claims (11)
- 所定の周波数帯域の第1の信号を受信し処理する第1の受信回路と前記第1の信号よりも広帯域の第2の信号を受信し処理する第2の受信回路と、処理された受信信号をディジタル信号に変換するA/D変換回路とを内蔵した通信用半導体集積回路であって、
前記A/D変換回路は、
入力信号とフィードバック信号との差分をとった信号を積分する積分回路と、比較器からなる量子化回路と、量子化出力をアナログ信号に変換してフィードバックするローカルD/A変換回路と、を備えたΣΔ型A/D変換回路からなり、
受信モードが広帯域の第2の信号を受信し処理する第2のモードのときは、受信モードが第1の信号を受信し処理する第1のモードのときよりも前記量子化回路内の動作する比較器の数が多くなるように構成されていることを特徴とする通信用半導体集積回路。 - 前記A/D変換回路は前記第1の受信回路と第2の受信回路の後段にそれらの受信回路により処理された信号をディジタル信号に変換する共通の回路として設けられ、前記第2のモードのときは前記量子化回路内の一部の比較器が非選択状態にされることにより第1のモードのときよりも第2のモードのときの方が前記量子化回路内の動作する比較器の数が多くなるように構成されていることを特徴とする請求項1に記載の通信用半導体集積回路。
- 前記ローカルD/A変換回路は前記第1のモードのとき第2のモードのときでD/A変換ビット数が変更可能に構成されていることを特徴とする請求項2に記載の通信用半導体集積回路。
- 前記A/D変換回路はスイッチド・キャパシタ型回路であり、前記積分回路は、差動増幅回路と、該差動増幅回路の出力端子と反転入力端子との間に接続された積分容量とを備え、前記積分容量は複数個の並列形態の容量素子からなり、前記第1のモードのときは前記複数個の並列形態の容量素子のうち一部の容量素子が電気的に切り離されるように構成されていることを特徴とする請求項1〜3のいずれかに記載の通信用半導体集積回路。
- 前記A/D変換回路はスイッチド・キャパシタ型回路であり、前記ローカルD/A変換回路はそのDAC容量が複数の単位容量素子で構成され、それぞれの容量素子に対応して切替えスイッチが設けられているとともに、前記量子化回路の出力信号を該量子化回路のビット数に応じて前記各切替えスイッチに分配することで前記ローカルD/A変換回路のビット数が変更されてもトータルのDAC容量値が変わらないようにする信号分配回路が設けられていることを特徴とする請求項1〜3のいずれかに記載の通信用半導体集積回路。
- 所定の周波数帯域の第1の信号を受信し処理する第1の受信回路と前記第1の信号と異なる周波数帯域の第2の信号を受信し処理する第2の受信回路と、処理された受信信号をディジタル信号に変換するA/D変換回路とを内蔵した通信用半導体集積回路であって、
前記A/D変換回路は、所定の基本波成分周波数の周期信号を加算可能にされたΣΔ型A/D変換回路からなり、
第1の信号を受信し処理する第1のモードの場合は、第2の信号を受信し処理する第2のモードの場合と基本波成分周波数の異なる周期信号が加算され、第1のモードで加算される基本波成分周波数は第2のモードの受信周波数帯域に含まれず、第2のモードで加算される基本波成分周波数は第1のモードの受信周波数帯域に含まれないように構成されていることを特徴とする通信用半導体集積回路。 - 前記A/D変換回路は前記第1の受信回路と第2の受信回路の後段にそれらの受信回路により処理された信号をディジタル信号に変換する共通の回路として設けられ、前記第1のモードの場合と前記第2のモードの場合で基本波成分周波数の異なる周期信号が前記A/D変換回路の信号に加算されるように構成されていることを特徴とする請求項6に記載の通信用半導体集積回路。
- 前記A/D変換回路はスイッチド・キャパシタ型回路であることを特徴とする請求項6または7に記載の通信用半導体集積回路。
- 前記周期信号は矩形波信号であり、矩形波の周期信号を生成する信号生成回路を内蔵し、該信号生成回路は前記第2のモードのときと第1のモードのときとで異なる基本波成分周波数の周期信号を生成するように構成されていることを特徴とする請求項6〜8のいずれかに記載の通信用半導体集積回路。
- 前記周期信号の基本波成分周波数は前記A/D変換回路の後段に設けられるディジタルフィルタの零点もしくは零点近傍となるように構成されていることを特徴とする請求項6〜9のいずれかに記載の通信用半導体集積回路。
- 所定の周波数帯域の第1の信号を受信し処理する第1の受信回路と前記第1の信号よりも広帯域の第2の信号を受信し処理する第2の受信回路と、処理された受信信号をディジタル信号に変換するA/D変換回路とを内蔵した通信用半導体集積回路であって、
前記A/D変換回路は、
入力信号とフィードバック信号との差分をとった信号を積分する積分回路と、比較器からなる量子化回路と、量子化出力をアナログ信号に変換してフィードバックするローカルD/A変換回路とを備え、所定の基本波成分周波数の周期信号を加算可能にされたΣΔ型A/D変換回路からなり、
受信モードが広帯域の第2の信号を受信し処理する第2のモードのときは、受信モードが第1の信号を受信し処理する第1のモードのときよりも前記量子化回路内の動作する比較器の数が多くされ、
前記第1のモードの場合と前記第2のモードの場合で基本波成分周波数の異なる周期信号が加算され、第1のモードで加算される基本波成分周波数は第2のモードの受信周波数帯域に含まれず、第2のモードで加算される基本波成分周波数は第1のモードの受信周波数帯域に含まれないように構成されていることを特徴とする通信用半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005070332A JP2006254261A (ja) | 2005-03-14 | 2005-03-14 | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005070332A JP2006254261A (ja) | 2005-03-14 | 2005-03-14 | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006254261A true JP2006254261A (ja) | 2006-09-21 |
Family
ID=37094238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005070332A Pending JP2006254261A (ja) | 2005-03-14 | 2005-03-14 | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006254261A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263258A (ja) * | 2007-04-10 | 2008-10-30 | Matsushita Electric Ind Co Ltd | デルタシグマ変調回路とそれを用いたデルタシグマad変換装置 |
JP2009094678A (ja) * | 2007-10-05 | 2009-04-30 | Renesas Technology Corp | D/aコンバータ |
JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
JP2010200081A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | デルタシグマad変調器 |
CN102113208A (zh) * | 2008-08-01 | 2011-06-29 | 高通股份有限公司 | 用于开关式电容器电路的适应性偏置电流产生 |
JP2012023540A (ja) * | 2010-07-14 | 2012-02-02 | Asahi Kasei Electronics Co Ltd | マルチビットデルタシグマ変調器及びadコンバータ |
EP3306882A1 (en) | 2016-10-06 | 2018-04-11 | Socionext Inc. | Reception circuit and semiconductor integrated circuit |
CN110011667A (zh) * | 2018-01-05 | 2019-07-12 | 瑞昱半导体股份有限公司 | 三角积分调变器 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288016A (ja) * | 1988-05-13 | 1989-11-20 | Toshiba Corp | アナログ−デジタル変換回路 |
JPH01288017A (ja) * | 1988-05-13 | 1989-11-20 | Toshiba Corp | デルタ−シグマ変調回路 |
JPH0613908A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 疑似マルチビット・シグマデルタad変換器 |
JPH0685680A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | Σδデータコンバータ |
JPH06244734A (ja) * | 1992-09-29 | 1994-09-02 | Texas Instr Inc <Ti> | シグマデルタ変調器用d/a変換器 |
JPH06326610A (ja) * | 1993-05-14 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Δς型a/d変換器 |
JPH09191253A (ja) * | 1995-08-04 | 1997-07-22 | Nokia Mobile Phones Ltd | アナログ/デジタル及びデジタル/アナログコンバータ |
JP2001345704A (ja) * | 2000-06-01 | 2001-12-14 | Mitsubishi Electric Corp | デルタシグマモジュレータおよびadコンバータ |
JP2001526487A (ja) * | 1997-12-09 | 2001-12-18 | クゥアルコム・インコーポレイテッド | シグマ−デルタアナログ−デジタル変換器を有する受信機 |
JP2002319238A (ja) * | 2001-04-19 | 2002-10-31 | Asahi Kasei Microsystems Kk | デジタル信号処理方法および処理装置 |
JP2004248288A (ja) * | 2003-02-13 | 2004-09-02 | Texas Instruments Inc | 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 |
JP2005532731A (ja) * | 2002-07-05 | 2005-10-27 | レイセオン・カンパニー | エラー成形手段を有する多ビットデルタ・シグマアナログ・デジタル変換器 |
-
2005
- 2005-03-14 JP JP2005070332A patent/JP2006254261A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01288016A (ja) * | 1988-05-13 | 1989-11-20 | Toshiba Corp | アナログ−デジタル変換回路 |
JPH01288017A (ja) * | 1988-05-13 | 1989-11-20 | Toshiba Corp | デルタ−シグマ変調回路 |
JPH0613908A (ja) * | 1992-03-02 | 1994-01-21 | Motorola Inc | 疑似マルチビット・シグマデルタad変換器 |
JPH0685680A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | Σδデータコンバータ |
JPH06244734A (ja) * | 1992-09-29 | 1994-09-02 | Texas Instr Inc <Ti> | シグマデルタ変調器用d/a変換器 |
JPH06326610A (ja) * | 1993-05-14 | 1994-11-25 | Nippon Telegr & Teleph Corp <Ntt> | Δς型a/d変換器 |
JPH09191253A (ja) * | 1995-08-04 | 1997-07-22 | Nokia Mobile Phones Ltd | アナログ/デジタル及びデジタル/アナログコンバータ |
JP2001526487A (ja) * | 1997-12-09 | 2001-12-18 | クゥアルコム・インコーポレイテッド | シグマ−デルタアナログ−デジタル変換器を有する受信機 |
JP2001345704A (ja) * | 2000-06-01 | 2001-12-14 | Mitsubishi Electric Corp | デルタシグマモジュレータおよびadコンバータ |
JP2002319238A (ja) * | 2001-04-19 | 2002-10-31 | Asahi Kasei Microsystems Kk | デジタル信号処理方法および処理装置 |
JP2005532731A (ja) * | 2002-07-05 | 2005-10-27 | レイセオン・カンパニー | エラー成形手段を有する多ビットデルタ・シグマアナログ・デジタル変換器 |
JP2004248288A (ja) * | 2003-02-13 | 2004-09-02 | Texas Instruments Inc | 適応シグマ−デルタ変調器およびシグマ−デルタ変調を実施する方法 |
Non-Patent Citations (1)
Title |
---|
JPN6010025879, Alessandro Dezzani,Eric Andre, "A 1.2−V Dual−Mode WCDMA/GPRS ΣΔ Modulator", Solid−State Circuits Conference,2003.Digest of Technical Papers.ISSCC.2003 IEEE International, 2003, vol.1, p.58−59 * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008263258A (ja) * | 2007-04-10 | 2008-10-30 | Matsushita Electric Ind Co Ltd | デルタシグマ変調回路とそれを用いたデルタシグマad変換装置 |
JP2009094678A (ja) * | 2007-10-05 | 2009-04-30 | Renesas Technology Corp | D/aコンバータ |
JP2009152799A (ja) * | 2007-12-19 | 2009-07-09 | Sharp Corp | Δς変調装置、δς変調方法、プログラム、および、記録媒体 |
CN102113208A (zh) * | 2008-08-01 | 2011-06-29 | 高通股份有限公司 | 用于开关式电容器电路的适应性偏置电流产生 |
JP2011530246A (ja) * | 2008-08-01 | 2011-12-15 | クゥアルコム・インコーポレイテッド | スイッチトキャパシタ回路用の適応型バイス電流発生 |
JP2010200081A (ja) * | 2009-02-26 | 2010-09-09 | Panasonic Corp | デルタシグマad変調器 |
JP2012023540A (ja) * | 2010-07-14 | 2012-02-02 | Asahi Kasei Electronics Co Ltd | マルチビットデルタシグマ変調器及びadコンバータ |
EP3306882A1 (en) | 2016-10-06 | 2018-04-11 | Socionext Inc. | Reception circuit and semiconductor integrated circuit |
US10193685B2 (en) | 2016-10-06 | 2019-01-29 | Socionext Inc. | Reception circuit and semiconductor integrated circuit |
CN110011667A (zh) * | 2018-01-05 | 2019-07-12 | 瑞昱半导体股份有限公司 | 三角积分调变器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7486217B2 (en) | A/D converter | |
US7576671B2 (en) | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters | |
US6940436B2 (en) | Analog-to-digital conversion system with second order noise shaping and a single amplifier | |
EP1980021B1 (en) | Continuous-time sigma-delta analog-to-digital converter with capacitor and/or resistance digital self-calibration means for rc spread compensation | |
US9716509B2 (en) | Digital measurement of DAC switching mismatch error | |
EP3104530B1 (en) | Ultra low power dual quantizer architecture for oversampling delta-sigma modulator | |
US6570519B1 (en) | Switched-capacitor summer circuits and methods and systems using the same | |
JP2006254261A (ja) | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 | |
US7304592B2 (en) | Method of adding a dither signal in output to the last integrator of a sigma-delta converter and relative sigma-delta converter | |
KR19990083479A (ko) | 시그마-델타변조기및신호계수화방법 | |
US10541706B2 (en) | Dynamic-zoom analog to digital converter (ADC) having a coarse flash ADC and a fine passive single-bit modulator | |
US7095350B2 (en) | DA converter circuit provided with DA converter of segment switched capacitor type | |
JP2006041993A (ja) | A/d変換回路を内蔵した半導体集積回路および通信用半導体集積回路 | |
JP2007036383A (ja) | バンドパスδσad変調器及びデジタル無線受信機 | |
US9793908B2 (en) | Protection circuits for tunable resistor at continuous-time ADC input | |
Ledzius et al. | The basis and architecture for the reduction of tones in a sigma-delta DAC | |
JP4541060B2 (ja) | A/d変換回路を内蔵した半導体集積回路および通信用半導体集積回路 | |
US7629911B2 (en) | High-precision multi-band pass ΔΣ modulator | |
JP4270342B2 (ja) | ビット変換回路またはシフト回路を内蔵した半導体集積回路およびa/d変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路 | |
Garvi et al. | A Novel Multi-Bit Sigma-Delta Modulator using an Integrating SAR Noise-Shaped Quantizer | |
Rusu et al. | A multi-bit sigma-delta modulator for wideband applications | |
JP4840947B2 (ja) | A/d変換回路を内蔵した半導体集積回路 | |
Vera et al. | DAC mismatch shaping in Discrete Time Sigma Delta ADCs with non uniform quantizer | |
Wu et al. | A Highly Multi-Bit Continuous-Time Delta-Sigma Modulator ADC with 9-Bit Feedback | |
Story | Audio analog-to-digital converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100928 |