JP2001345704A - デルタシグマモジュレータおよびadコンバータ - Google Patents
デルタシグマモジュレータおよびadコンバータInfo
- Publication number
- JP2001345704A JP2001345704A JP2000164683A JP2000164683A JP2001345704A JP 2001345704 A JP2001345704 A JP 2001345704A JP 2000164683 A JP2000164683 A JP 2000164683A JP 2000164683 A JP2000164683 A JP 2000164683A JP 2001345704 A JP2001345704 A JP 2001345704A
- Authority
- JP
- Japan
- Prior art keywords
- output
- quantized
- input
- analog signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/46—Analogue/digital converters using delta-sigma modulation as an intermediate step using a combination of at least one delta-sigma modulator in series with at least one analogue/digital converter of a different type
Abstract
クループ内において1ビット量子化器29を用いつつ
も、それを多ビット化した場合と同等の量子化誤差の削
減効果を得られるように構成した場合、回路規模の増大
などが問題であった。 【解決手段】 フィードフォワードループにおいて、多
ビット量子化器11とともに、上記量子化誤差を演算す
るための第二減算器10を用いたものである。
Description
を用いたデルタシグマモジュレータ(以下、ΔΣモジュ
レータと略記する)およびアナログ信号をデジタル信号
に変換するADコンバータに係り、特に、上記1ビット
量子化器を含むフィードバックループにおいて入力アナ
ログ信号を量子化しつつも、マルチビット量子化器を含
むフィードバックループを用いて当該量子化を行った場
合の理論値と同等の低い量子化ノイズを得ることができ
るΔΣモジュレータおよびADコンバータの改良に関す
るものである。
平4−229722号公報や特開平11−308110
号公報に開示されている。図6は従来のΔΣモジュレー
タの構成を示すブロック図である。図において、24は
入力端子、25は初段減算器、26は初段積分器、27
は最終段減算器、28は最終段積分器、29は1ビット
量子化器、30は出力端子、31は1ビットDA変換
器、32は遅延素子である。
に入力アナログ信号が入力されると、当該入力アナログ
信号は、初段減算器25、初段積分器26、最終段減算
器27、最終段積分器28を通って1ビット量子化器2
9に入力される。このとき、当該入力アナログ信号が入
力される前において入力端子24に何も入力されていな
い場合には、初段減算器25は入力された入力アナログ
信号をそのまま出力し、最終段減算器27は初段積分器
26から入力された入力アナログ信号の1次積分値をそ
のまま出力する。従って、最終段積分器28からは入力
アナログ信号の2次積分値が出力されることになる。1
ビット量子化器29は、それに入力されたアナログ信号
と所定の閾値とを比較し、当該閾値以上である場合には
1ビットデジタル値「1」を出力し、当該閾値よりも低
い場合には1ビットデジタル値「0」を出力する。
子化器29から出力された1ビットデジタル値に応じ
て、当該デジタル値が「1」である場合には上記閾値レ
ベルの量子化アナログ信号を出力し、当該デジタル値が
「0」である場合には上記閾値レベルの量子化アナログ
信号を出力する。また、遅延素子32はこの量子化アナ
ログ信号をこの1ビット量子化器29の1サンプル時間
だけ遅延させ、初段減算器25および最終段減算器27
はそれぞれの入力からこの量子化アナログ信号を減算し
た値を出力することになる。
は、1ビット量子化器29が入力アナログ信号を量子化
し、これをデジタル信号値として出力しているので、1
ビット量子化器29における閾値レベルと入力アナログ
信号とのレベル差などに応じた量子化誤差が必ず発生す
る。
器29を多ビット量子化器33に置き換えることで量子
化誤差を理論的には減少させることができることが知ら
れている。図において、33は多ビット量子化器、34
は多ビットDA変換器である。しかしながら、このよう
に量子化器自体を多ビット化した場合、1ビットDA変
換器31も多ビットDA変換器34に置き換える必要が
あり、この多ビットDA変換器34における単位要素回
路ばらつき(Em_dac)が発生し、現実的には理論
値ほどには量子化誤差を減少させることができない。
の理論値と同等の量子化誤差削減効果を備える従来のΔ
Σモジュレータの構成を示すブロック図である。図にお
いて、35は多ビット量子化器、36は微分器、37は
微分積分器、38は加算器である。
DA変換器31の量子化アナログ信号を量子化し、微分
器36はこの多ビット量子化器35の出力を2次微分す
る。また、微分積分器37は量子化デジタル信号に対し
て所定の微分積分処理を行い、加算器38はこの微分積
分器37の出力に微分器36の出力を加算して出力端子
30からデジタル信号を出力する。
タでは、確かに、フィードバックループにおいて1ビッ
ト量子化器29を用いるとともに、量子化アナログ信号
を更に多ビット量子化器35で量子化し、これを上記1
ビット量子化器29から出力される量子化デジタル信号
に加算しているので、確かに、マルチビット量子化器を
含むフィードバックループを用いて当該量子化を行った
場合の理論値と同等の低い量子化ノイズを得ることがで
きる。
ビット量子化器29と加算器38との間および多ビット
量子化器35と加算器38との間に微分積分回路37や
微分器36などの各種の回路を追加配設する必要があ
り、これによって回路規模は増加してしまうなどの課題
があった。
めになされたもので、1ビット量子化器を含むフィード
バックループにおいて入力アナログ信号を量子化しつつ
も、マルチビット量子化器を含むフィードバックループ
を用いて当該量子化を行った場合の理論値と同等の低い
量子化ノイズを得ることができ、しかも、従来のものよ
りも少ない回路規模において実現することができるΔΣ
モジュレータおよびADコンバータを得ることを目的と
する。
ュレータは、入力アナログ信号が入力される入力端子
と、出力デジタル信号を出力する出力端子と、上記入力
端子と出力端子との間の信号経路に配設され、アナログ
信号を量子化して量子化デジタル信号を出力する1ビッ
ト量子化器と、当該量子化デジタル信号を量子化アナロ
グ信号に変換する1ビットDA変換器と、1組または複
数組の減算器とその出力を積分する積分器とが1段にあ
るいは多段に接続され、初段の減算器は上記入力アナロ
グ信号から量子化アナログ信号を減算し、2段目以降の
減算器は前段の積分器の出力信号から量子化アナログ信
号を減算し、最終段の積分器の出力信号を上記1ビット
量子化器へ出力する入力積分回路列と、1ビットDA変
換器から入力積分回路列までの量子化アナログ信号の信
号経路に配設された遅延素子とを備えるデルタシグマモ
ジュレータにおいて、上記1ビット量子化器に入力され
るアナログ信号から上記量子化アナログ信号を減算する
第二減算器と、当該第二減算器のアナログ出力を量子化
して量子化第二デジタル信号を出力する多ビット量子化
器と、当該多ビット量子化器の出力を上記入力積分回路
列の段数と同次元だけ微分する微分器と、上記量子化デ
ジタル信号に当該微分器の出力を加算して出力する加算
器とを備えるものである。
アナログ信号が入力される入力端子と、出力デジタル信
号を出力する出力端子と、上記入力端子と出力端子との
間の信号経路に配設され、アナログ信号を量子化して量
子化デジタル信号を出力する1ビット量子化器と、当該
量子化デジタル信号を量子化アナログ信号に変換する1
ビットDA変換器と、1組または複数組の減算器とその
出力を積分する積分器とが1段にあるいは多段に接続さ
れ、初段の減算器は上記入力アナログ信号から量子化ア
ナログ信号を減算し、2段目以降の減算器は前段の積分
器の出力信号から量子化アナログ信号を減算し、最終段
の積分器の出力信号を上記1ビット量子化器へ出力する
入力積分回路列と、1ビットDA変換器から入力積分回
路列までの量子化アナログ信号の信号経路に配設された
遅延素子とを備えるデルタシグマモジュレータにおい
て、上記最終段の積分器から出力されるアナログ信号か
ら当該最終段の前段の積分器から出力されるアナログ信
号を減算する第二減算器と、当該第二減算器のアナログ
出力を量子化して量子化第二デジタル信号を出力する多
ビット量子化器と、当該多ビット量子化器の出力を上記
入力積分回路列の段数と同次元だけ微分する微分器と、
上記量子化デジタル信号を遅延させる第二遅延素子と、
当該第二遅延素子の出力に上記微分器の出力を加算して
出力する加算器とを備えるものである。
ルタシグマモジュレータと、上記デルタシグマモジュレ
ータから出力されるデジタル信号が入力されるデジタル
フィルタとを備えるものである。
説明する。 実施の形態1.図1はこの発明の実施の形態1によるΔ
Σモジュレータを示すブロック図である。図において、
1は入力アナログ信号が入力される入力端子、2は出力
デジタル信号を出力する出力端子、3は入力端子1と出
力端子2との間の信号経路に配設され、アナログ信号を
量子化して量子化デジタル信号を出力する1ビット量子
化器、4は量子化デジタル信号を量子化アナログ信号に
変換する1ビットDA変換器、5は入力アナログ信号か
ら量子化アナログ信号を減算する初段減算器(減算
器)、6は初段減算器5の出力を積分する初段積分器
(積分器)、7は初段積分器6の出力信号から量子化ア
ナログ信号を減算する最終段減算器(減算器)、8は最
終段減算器7の出力を積分して1ビット量子化器3へ出
力する最終段積分器(積分器)、9は初段減算器5や最
終段減算器7と1ビットDA変換器4との間に設けられ
た遅延素子である。
ナログ信号から1ビットDA変換器4の出力信号を減算
する第二減算器、11は第二減算器10のアナログ出力
を量子化して量子化第二デジタル信号を出力する多ビッ
ト量子化器、12は多ビット量子化器11の出力を上記
2次元だけ微分する微分器、13は量子化デジタル信号
に微分器12の出力を加算して出力する加算器である。
入力アナログ信号が入力されると、当該入力アナログ信
号は、初段減算器5、初段積分器6、最終段減算器7、
最終段積分器8を通って1ビット量子化器3に入力され
る。このとき、当該入力アナログ信号が入力される前に
おいて入力端子1に何も入力されていない場合には、初
段減算器5は入力された入力アナログ信号をそのまま出
力し、最終段減算器7は初段積分器6から入力された入
力アナログ信号の1次積分値をそのまま出力する。従っ
て、最終段積分器8からは入力アナログ信号の2次積分
値が出力されることになる。1ビット量子化器3は、そ
れに入力されたアナログ信号と所定の閾値とを比較し、
当該閾値以上である場合には1ビットデジタル値「1」
を出力し、当該閾値よりも低い場合には1ビットデジタ
ル値「0」を出力する。
化器3から出力された1ビットデジタル値に応じて、当
該デジタル値が「1」である場合には上記閾値レベルの
量子化アナログ信号を出力し、当該デジタル値が「0」
である場合にはレベルの無い量子化アナログ信号を出力
する。また、遅延素子9はこの量子化アナログ信号をこ
の1ビット量子化器3の1サンプル時間だけ遅延させ、
初段減算器5および最終段減算器7はそれぞれの入力か
らこの量子化アナログ信号を減算した値を出力すること
になる。
ィードバックループは、基本的に、入力アナログ信号か
ら量子化アナログ信号を減算し、その残りを更に量子化
する処理を繰り返し実行することになる。従って、この
1ビット量子化器3からは基本的に、入力アナログ信号
を2次積分した波形における増加変化が大きいほど
「1」の発生密度が高くなり、入力アナログ信号を2次
積分した波形における減少変化が大きいほど「0」の発
生密度が高くなるビット列が出力されることになる。つ
まり、入力アナログ信号における加速度の増加率が高く
なればなるほど「1」の発生密度が高くなり、加速度の
減少率が高くなればなるほど「0」の発生密度が高くな
るビット列が出力されることになる。
器3に入力されるアナログ信号から1ビットDA変換器
4の出力信号を減算する。これは最終段積分器8から出
力されるアナログ信号と量子化アナログ信号との差、つ
まり量子化誤差を演算するものである。多ビット量子化
器11は、この量子化誤差を量子化して多ビットの量子
化第二デジタル信号を出力し、微分器12はこの量子化
第二デジタル信号を2次微分し、加算器13はこの2次
微分された量子化第二デジタル信号を上記量子化デジタ
ル信号に加算する。そして、この処理は、量子化誤差が
急激に増加したらこれを検出して加算器のビット演算処
理により補正するものである。
ば、1ビット量子化器3に入力されるアナログ信号から
上記量子化アナログ信号を減算する第二減算器10と、
当該第二減算器10のアナログ出力を量子化して量子化
第二デジタル信号を出力する多ビット量子化器11と、
当該多ビット量子化器11の出力を上記入力積分回路列
5,・・・,8の段数と同次元(=2)だけ微分する微
分器12と、上記量子化デジタル信号に当該微分器12
の出力を加算して出力する加算器13とを備えるので、
1ビット量子化器3と加算器13との間に回路が不要と
なり、しかも、多ビット量子化器11と加算器13との
間には入力積分回路列5,・・・,8の段数(=2)と
同次元だけ微分する微分器12を設けているので従来の
ものよりも回路規模を削減することができる効果があ
る。
3を含むフィードバックループにおいて入力アナログ信
号を量子化し、しかも、多ビット量子化器11を含むフ
ィードバックループを用いて当該量子化を行った場合の
理論値と同等の低い量子化ノイズを得ることができる効
果がある。
レータの性能について説明する。入力アナログ信号を
X、微分演算子をZ−1、1ビット量子化器3に入力さ
れる値をVm、1ビット量子化器3における量子化誤差
をE1、1ビット量子化器3から出力される量子化デジ
タル値をY1、1ビットDA変換器4の出力をDAou
t、多ビット量子化器11から出力されるデジタル値を
Y2、加算器13から出力される値をYとした場合、N
次(=積分器6,8の個数)モジュレータの基本式より
下記式1が成立するとともに、「Y1≒DAout=V
m+E1」なので式2が成立する。そして、ΔΣモジュ
レータの出力Yは下記式3となり、これはΔΣループ内
に2ビット量子化器を用いた場合と同じ式であり、これ
と同等の低雑音特性であることを意味する。
態2によるΔΣモジュレータを示すブロック図である。
同図のΔΣモジュレータは、初段積分器6と最終段減算
器7との間に更に減算器と積分器とが追加されてその減
算器や積分器の総数がN個となったΔΣモジュレータで
ある。図において、14は第二段減算器(減算器)、1
5は多ビット量子化器11の出力をN次元だけ微分する
微分器である。これ以外の構成は実施の形態1と同様で
あり説明を省略する。
入力された入力アナログ信号は初段減算器5から最終段
積分器8までのN個の減算器5,14,・・・,7およ
びN個の積分器6,・・・,8を通って1ビット量子化
器3に入力される。このとき、当該入力アナログ信号が
入力される前において入力端子1に何も入力されていな
い場合には、各減算器5,14,・・・,7はその入力
をそのまま出力し、量子化アナログ信号が入力されてい
る場合にはそれを入力から減算して出力する。従って、
1ビット量子化器3からは基本的に、入力アナログ信号
をN次積分した波形における増加変化が大きいほど
「1」の発生密度が高くなり、入力アナログ信号をN次
積分した波形における減少変化が大きいほど「0」の発
生密度が高くなるビット列が出力されることになる。
の量子化第二デジタル信号が出力されると、微分器15
はこの量子化第二デジタル信号をN次微分し、加算器1
3はこのN次微分された量子化第二デジタル信号を1ビ
ット量子化器3から出力される量子化デジタル信号に加
算する。そして、この処理は、量子化誤差が急激に増加
したらこれを検出して加算器13のビット演算処理によ
り補正するものである。これ以外の動作は実施の形態1
と同様であり説明を省略する。
ば、実施の形態1と同様に1ビット量子化器3と加算器
13との間に回路が不要となり、しかも、多ビット量子
化器11と加算器13との間には入力積分回路列5,・
・・,8の段数(=N)と同次元だけ微分する微分器1
5を設けているので従来のものよりも回路規模を削減す
ることができる効果がある。
3を含むフィードバックループにおいて入力アナログ信
号を量子化し、しかも、マルチビット量子化器を含むフ
ィードバックループを用いて当該量子化を行った場合の
理論値と同等の低い量子化ノイズを得ることができる効
果がある。
〜6のように拡張できる。そして、これはΔΣループ内
にNビット量子化器を用いた場合と同じ式であり、これ
と同等の低雑音特性であることを意味する。また、同式
でも明らかなように、N=1であっても当然にこの実施
の形態2の効果を得ることができる。
態3によるΔΣモジュレータを示すブロック図である。
図において、16は1ビット量子化器3に入力されるア
ナログ信号から最終段減算器7に入力される信号を減算
し、これを多ビット量子化器11へ出力する第二減算
器、17は1ビット量子化器3と加算器13との間に設
けられた第二遅延素子である。この第二遅延素子17は
遅延素子9と同じだけ信号を遅延させるものである。こ
れ以外の構成は実施の形態1と同様であり説明を省略す
る。
6は、1ビット量子化器3に入力されるアナログ信号か
ら最終段減算器7に入力される信号を減算し、これを多
ビット量子化器11へ出力する。多ビット量子化器11
は、この量子化誤差を量子化して多ビットの量子化第二
デジタル信号を出力し、微分器12はこの量子化第二デ
ジタル信号を2次微分し、加算器13は、第二遅延素子
17にて遅延された量子化デジタル信号にこの2次微分
された量子化第二デジタル信号を加算する。
t(1)、1ビット量子化器3に入力されるアナログ信
号をVint(2)とした場合、下記式7から9が成立
し、更に「Y−Vint(2)=E1」からすれば下記
式10が成立する。他方で式11が成立するので、1ビ
ット量子化器3側から加算器13に入力される信号を
「Z−1Y1」とすると下記式12となる。これは、Δ
Σループ内に2ビット量子化器を用いた場合と同じ式で
あり、これと同等の低雑音特性であることを意味する。
これ以外の動作は実施の形態1と同様であり説明を省略
する。
ば、最終段積分器8から出力されるアナログ信号から当
該最終段の前段の積分器6から出力されるアナログ信号
を減算する第二減算器16と、当該第二減算器16のア
ナログ出力を量子化して量子化第二デジタル信号を出力
する多ビット量子化器11と、当該多ビット量子化器1
1の出力を上記入力積分回路列5,・・・,8の段数と
同次元だけ微分する微分器12と、上記量子化デジタル
信号を遅延させる第二遅延素子17と、当該遅延素子1
2の出力に上記第二遅延素子17の出力を加算して出力
する加算器13とを備えるので、1ビット量子化器3と
加算器13との間には量子化デジタル信号を遅延させる
第二遅延素子17のみを設ければ良く、しかも、多ビッ
ト量子化器11と加算器13との間には入力積分回路列
5,・・・,8の段数と同次元だけ微分する微分器12
を設ければよく、従来のものよりも回路規模を削減する
ことができる効果がある。
3を含むフィードバックループにおいて入力アナログ信
号を量子化し、しかも、マルチビット量子化器を含むフ
ィードバックループを用いて当該量子化を行った場合の
理論値と同等の低い量子化ノイズを得ることができる効
果がある。
態4によるΔΣモジュレータを示すブロック図である。
図において、18は最終段減算器(減算器)、19は最
終段減算器18へ信号を出力する最終前段積分器(積分
器)である。これ以外の構成は実施の形態2および図3
と同様であり説明を省略する。
6は、1ビット量子化器3に入力されるアナログ信号か
ら最終段減算器18に入力される信号を減算し、これを
多ビット量子化器11へ出力する。多ビット量子化器1
1は、この量子化誤差を量子化して多ビットの量子化第
二デジタル信号を出力し、微分器15はこの量子化第二
デジタル信号をn次微分し、加算器13は、第二遅延素
子17にて遅延された量子化デジタル信号にこのn次微
分された量子化第二デジタル信号を加算する。これ以外
の動作は実施の形態2と同様であり説明を省略する。
ば、最終段積分器8から出力されるアナログ信号から当
該最終段減算器18から出力されるアナログ信号を減算
する第二減算器16と、当該第二減算器16のアナログ
出力を量子化して量子化第二デジタル信号を出力する多
ビット量子化器11と、当該多ビット量子化器11の出
力を上記入力積分回路列5,・・・,8の段数と同次元
だけ微分する微分器15と、上記量子化デジタル信号を
遅延させる第二遅延素子17と、当該第二遅延素子17
の出力に上記微分器15の出力を加算して出力する加算
器13とを備えるので、1ビット量子化器3と加算器1
3との間には量子化デジタル信号を遅延させる第二遅延
素子17のみを設ければ良く、しかも、多ビット量子化
器11と加算器13との間には入力積分回路列5,・・
・,8の段数と同次元だけ微分する微分器15を設けれ
ばよく、従来のものよりも回路規模を削減することがで
きる効果がある。
3を含むフィードバックループにおいて入力アナログ信
号を量子化し、しかも、マルチビット量子化器を含むフ
ィードバックループを用いて当該量子化を行った場合の
理論値と同等の低い量子化ノイズを得ることができる効
果がある。
態5によるADコンバータの構成を示すブロック図であ
る。同ADコンバータは音声帯域用に用いられるもので
ある。図において、20は入力アナログ信号が入力され
る入力端子、21は入力アナログ信号を量子化して(m
+1)ビットのデジタル信号を出力する実施の形態1に
係るΔΣモジュレータ、22は当該デジタル信号に対し
てデジタルフィルタリング処理を行うデシメーションフ
ィルタ(デジタルフィルタ)、23はこのデシメーショ
ンフィルタ22のn(>m+1)ビットのデジタル信号
を出力する出力端子である。
信号は、ΔΣモジュレータ21に入力され、(m+1)
ビットのデジタル信号に量子化される。デシメーション
フィルタ22は、当該デジタル信号に対してデジタルフ
ィルタリング処理を行い、出力端子23からnビットの
デジタル信号を出力する。
ば、実施の形態1のΔΣモジュレータ21と、上記デジ
タル信号が入力されるデシメーションフィルタ22とを
備えるので、従来よりも少ない回路規模において量子化
ノイズが少ないという効果がある。
形態1のΔΣモジュレータ21を用いてADコンバータ
を構成する例を説明したが、実施の形態2から4のΔΣ
モジュレータを用いても同様に従来よりも少ない回路規
模にて且つ量子化ノイズが少ないADコンバータを構成
することができることはいうまでもない。
ット量子化器に入力されるアナログ信号から上記量子化
アナログ信号を減算する第二減算器と、当該第二減算器
のアナログ出力を量子化して量子化第二デジタル信号を
出力する多ビット量子化器と、当該多ビット量子化器の
出力を上記入力積分回路列の段数と同次元だけ微分する
微分器と、上記量子化デジタル信号に当該微分器の出力
を加算して出力する加算器とを備えるので、1ビット量
子化器と加算器との間に回路が不要となり、しかも、多
ビット量子化器と加算器との間には入力積分回路列の段
数と同次元だけ微分する微分器を設ければよく、従来の
ものよりも回路規模を削減することができる効果があ
る。
を含むフィードバックループにおいて入力アナログ信号
を量子化し、しかも、マルチビット量子化器を含むフィ
ードバックループを用いて当該量子化を行った場合の理
論値と同等の低い量子化ノイズを得ることができる効果
がある。
力されるアナログ信号から当該最終段の前段の積分器か
ら出力されるアナログ信号を減算する第二減算器と、当
該第二減算器のアナログ出力を量子化して量子化第二デ
ジタル信号を出力する多ビット量子化器と、当該多ビッ
ト量子化器の出力を上記入力積分回路列の段数と同次元
だけ微分する微分器と、上記量子化デジタル信号を遅延
させる第二遅延素子と、当該第二遅延素子の出力に上記
微分器の出力を加算して出力する加算器とを備えるの
で、1ビット量子化器と加算器との間には量子化デジタ
ル信号を遅延させる第二遅延素子のみを設ければ良く、
しかも、多ビット量子化器と加算器との間には入力積分
回路列の段数と同次元だけ微分する微分器を設ければよ
く、従来のものよりも回路規模を削減することができる
効果がある。
を含むフィードバックループにおいて入力アナログ信号
を量子化し、しかも、マルチビット量子化器を含むフィ
ードバックループを用いて当該量子化を行った場合の理
論値と同等の低い量子化ノイズを得ることができる効果
がある。
ュレータと、上記デルタシグマモジュレータから出力さ
れるデジタル信号が入力されるデジタルフィルタとを備
えるので、従来よりも少ない回路規模において量子化ノ
イズが少ないという効果がある。
ータを示すブロック図である。
ータを示すブロック図である。
ータを示すブロック図である。
ータを示すブロック図である。
タの構成を示すブロック図である。
ク図である(その1)。
ク図である(その2)。
ク図である(その3)。
4 1ビットDA変換器、5 初段減算器(減算器)、
6 初段積分器(積分器)、7 最終段減算器(減算
器)、8 最終段積分器(積分器)、9 遅延素子、1
0 第二減算器、11 多ビット量子化器、12 微分
器、13 加算器、14 第二段減算器(減算器)、1
5 微分器、16 第二減算器、17 第二遅延素子、
18 最終段減算器(減算器)、19 最終前段積分器
(積分器)、20 入力端子、21ΔΣモジュレータ、
22 デシメーションフィルタ(デジタルフィルタ)、
23 出力端子。
Claims (3)
- 【請求項1】 入力アナログ信号が入力される入力端子
と、 出力デジタル信号を出力する出力端子と、 上記入力端子と出力端子との間の信号経路に配設され、
アナログ信号を量子化して量子化デジタル信号を出力す
る1ビット量子化器と、 当該量子化デジタル信号を量子化アナログ信号に変換す
る1ビットDA変換器と、 1組または複数組の減算器とその出力を積分する積分器
とが1段にあるいは多段に接続され、初段の減算器は上
記入力アナログ信号から量子化アナログ信号を減算し、
2段目以降の減算器は前段の積分器の出力信号から量子
化アナログ信号を減算し、最終段の積分器の出力信号を
上記1ビット量子化器へ出力する入力積分回路列と、 1ビットDA変換器から入力積分回路列までの量子化ア
ナログ信号の信号経路に配設された遅延素子とを備える
デルタシグマモジュレータにおいて、 上記1ビット量子化器に入力されるアナログ信号から上
記量子化アナログ信号を減算する第二減算器と、 当該第二減算器のアナログ出力を量子化して量子化第二
デジタル信号を出力する多ビット量子化器と、 当該多ビット量子化器の出力を上記入力積分回路列の段
数と同次元だけ微分する微分器と、 上記量子化デジタル信号に当該微分器の出力を加算して
出力する加算器とを備えるデルタシグマモジュレータ。 - 【請求項2】 入力アナログ信号が入力される入力端子
と、 出力デジタル信号を出力する出力端子と、 上記入力端子と出力端子との間の信号経路に配設され、
アナログ信号を量子化して量子化デジタル信号を出力す
る1ビット量子化器と、 当該量子化デジタル信号を量子化アナログ信号に変換す
る1ビットDA変換器と、 1組または複数組の減算器とその出力を積分する積分器
とが1段にあるいは多段に接続され、初段の減算器は上
記入力アナログ信号から量子化アナログ信号を減算し、
2段目以降の減算器は前段の積分器の出力信号から量子
化アナログ信号を減算し、最終段の積分器の出力信号を
上記1ビット量子化器へ出力する入力積分回路列と、 1ビットDA変換器から入力積分回路列までの量子化ア
ナログ信号の信号経路に配設された遅延素子とを備える
デルタシグマモジュレータにおいて、 上記最終段の積分器から出力されるアナログ信号から当
該最終段の前段の積分器から出力されるアナログ信号を
減算する第二減算器と、 当該第二減算器のアナログ出力を量子化して量子化第二
デジタル信号を出力する多ビット量子化器と、 当該多ビット量子化器の出力を上記入力積分回路列の段
数と同次元だけ微分する微分器と、 上記量子化デジタル信号を遅延させる第二遅延素子と、 当該第二遅延素子の出力に上記微分器の出力を加算して
出力する加算器とを備えるデルタシグマモジュレータ。 - 【請求項3】 請求項1または請求項2記載のデルタシ
グマモジュレータと、上記デルタシグマモジュレータか
ら出力されるデジタル信号が入力されるデジタルフィル
タとを備えるADコンバータ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164683A JP4357083B2 (ja) | 2000-06-01 | 2000-06-01 | デルタシグマモジュレータおよびadコンバータ |
US09/716,241 US6300890B1 (en) | 2000-06-01 | 2000-11-21 | Delta-sigma modulator and AD converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164683A JP4357083B2 (ja) | 2000-06-01 | 2000-06-01 | デルタシグマモジュレータおよびadコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345704A true JP2001345704A (ja) | 2001-12-14 |
JP4357083B2 JP4357083B2 (ja) | 2009-11-04 |
Family
ID=18668269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000164683A Expired - Fee Related JP4357083B2 (ja) | 2000-06-01 | 2000-06-01 | デルタシグマモジュレータおよびadコンバータ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6300890B1 (ja) |
JP (1) | JP4357083B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、a/dコンバータおよびd/aコンバータ |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
WO2012139356A1 (zh) * | 2011-04-15 | 2012-10-18 | 深圳大学 | 一种sigma-delta调制器 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558481B1 (ko) * | 2003-01-03 | 2006-03-07 | 삼성전자주식회사 | 양자화 잡음을 감소시킬 수 있는 델타 시그마 변조기 |
JP4141865B2 (ja) * | 2003-03-11 | 2008-08-27 | 株式会社ルネサステクノロジ | モジュレータ |
EP1652302B1 (en) * | 2003-07-23 | 2009-04-15 | Thunder Creative Technologies, Inc. | Low distortion digital to analog converter and digital signal synthesizer systems |
US7460046B2 (en) * | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
US8054837B2 (en) * | 2007-04-30 | 2011-11-08 | Yim Tu Investments Ltd., Llc | Multiuser scheduling for MIMO broadcast channels with finite rate feedback |
US7432841B1 (en) * | 2007-05-29 | 2008-10-07 | Texas Instruments Incorporated | Delta-sigma analog-to-digital converter with pipelined multi-bit quantization |
US8072362B2 (en) * | 2009-12-07 | 2011-12-06 | National Taiwan University | Modulator with loop-delay compensation |
TWI398104B (zh) * | 2009-12-30 | 2013-06-01 | Univ Nat Taiwan | 具迴路延遲補償的調變器 |
US8325074B2 (en) * | 2011-03-22 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and circuit for continuous-time delta-sigma DAC with reduced noise |
US9118342B2 (en) * | 2013-09-20 | 2015-08-25 | Texas Instruments Incorported | Low power excess loop delay compensation technique for delta-sigma modulators |
JP6228832B2 (ja) * | 2013-12-17 | 2017-11-08 | ルネサスエレクトロニクス株式会社 | デルタシグマ変調器 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5124703A (en) * | 1990-04-05 | 1992-06-23 | Matsushita Electric Industrial Co., Ltd. | Digital signal requantizing circuit using multistage noise shaping |
US5103229A (en) | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
JPH11308110A (ja) | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
-
2000
- 2000-06-01 JP JP2000164683A patent/JP4357083B2/ja not_active Expired - Fee Related
- 2000-11-21 US US09/716,241 patent/US6300890B1/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、a/dコンバータおよびd/aコンバータ |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
WO2012139356A1 (zh) * | 2011-04-15 | 2012-10-18 | 深圳大学 | 一种sigma-delta调制器 |
Also Published As
Publication number | Publication date |
---|---|
JP4357083B2 (ja) | 2009-11-04 |
US6300890B1 (en) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5414424A (en) | Fourth-order cascaded sigma-delta modulator | |
US5648779A (en) | Sigma-delta modulator having reduced delay from input to output | |
US6724332B1 (en) | Noise shaping circuits and methods with feedback steering overload compensation and systems using the same | |
JP3240145B2 (ja) | デルタ・シグマ変調器 | |
JP2001345704A (ja) | デルタシグマモジュレータおよびadコンバータ | |
JP3895325B2 (ja) | デルタ−シグマ変調器 | |
US7450047B1 (en) | Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range | |
JP2005027170A (ja) | 縦続型デルタシグマ変調器 | |
JP3033162B2 (ja) | ノイズシェーピング回路 | |
JP2001094429A (ja) | アナログデジタル混在δς変調器 | |
EP0651518B1 (en) | Cascaded sigma-delta modulators | |
US5191332A (en) | Differentiator/integrator based oversampling converter | |
JP2002368620A (ja) | ディジタルδςモジュレータおよびそれを用いたd/aコンバータ | |
JP4141865B2 (ja) | モジュレータ | |
KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
US4987416A (en) | Analog to digital converters | |
JP3048007B2 (ja) | A/d変換回路 | |
JPH04129334A (ja) | ディジタル・シグマデルタ変調器 | |
JP3127477B2 (ja) | ノイズシェーピング回路 | |
KR101531921B1 (ko) | 간소화된 멀티 비트 다단 노이즈 쉐이핑 델타 시그마 변조기 | |
JPH11308110A (ja) | デルタシグマ型アナログデジタル変換器 | |
JP2621721B2 (ja) | ノイズシェーピング方法及び回路 | |
JPH0653836A (ja) | アナログデイジタル変換回路 | |
JP2004080430A (ja) | Δς変換回路 | |
CN114679182A (zh) | Σ-δ型模数转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070424 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |