JP3127477B2 - ノイズシェーピング回路 - Google Patents
ノイズシェーピング回路Info
- Publication number
- JP3127477B2 JP3127477B2 JP03048580A JP4858091A JP3127477B2 JP 3127477 B2 JP3127477 B2 JP 3127477B2 JP 03048580 A JP03048580 A JP 03048580A JP 4858091 A JP4858091 A JP 4858091A JP 3127477 B2 JP3127477 B2 JP 3127477B2
- Authority
- JP
- Japan
- Prior art keywords
- quantizer
- output
- adder
- noise shaping
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
路に関し、特に、例えば1ビットD/A変換装置等に用
いて好適なノイズシェーピング回路に関する。
られる高精度のD/A変換方式としてオーバーサンプリ
ング型1ビットD/A変換方式が注目されている。この
方式のD/A変換装置の基本構成を図7に示す。この図
7において、入力端子101に供給されたデジタル信号
は、デジタルフィルタ等を用いて成るオーバーサンプリ
ング回路102にて適当な倍率にオーバーサンプリング
された後、ノイズシェーピング回路103に送られてい
る。このノイズシェーピング回路103では数ビット
(現状では1〜5ビット)程度に再量子化され、この再
量子化の際のノイズ(量子化誤差)がフィードバックさ
れることで高域側にシフトされ、低域側が抑圧されたノ
イズスペクトル分布となる。ノイズシェーピング回路1
03から出力された数ビットのデータは、PWM回路等
を用いた1ビットD/A変換器104で1ビット波形に
変換され、出力端子105から取り出される。なお、1
ビットD/A変換器104の代わりに、2ビット以上の
多ビット波形に変換するD/A変換器を用いてもよい
が、この場合、微分非直線歪み、グリッチ等の問題を解
決する必要がある。
クレンジを得るには、ノイズシェーピング回路103に
広いダイナミックレンジが要求される。ノイズシェーピ
ング回路103のダイナミックレンジを決定する要因
は、動作レートfNS、次数N、再量子化器のビット数M
である。動作レートfNSを高くとればダイナミックレン
ジは向上するが、半導体素子の動作速度の上限値によっ
てfNSは制限を受ける。そこで、次数Nを高めることに
よってS/Nを向上させることが考えられる。
型)のノイズシェーピング回路を示している。この図8
のノイズシェーピング回路の入力端子111には、例え
ば上記図7のオーバーサンプリング回路102からの出
力信号が供給されており、出力端子112からの出力信
号が例えば上記図7の1ビットD/A変換器104に送
られる。
化器113の出力は、1サンプル遅延素子114を介し
て取り出されて量子化器113の入力側に帰還されるよ
うになっており、この帰還信号が供給される加算器(入
力に対して帰還信号を減算する減算器)1151 と量子
化器113の入力端子との間に1次の積分器1161 が
挿入接続されている。積分器1161 は、加算器と1サ
ンプル遅延素子から成り、加算出力を1サンプル遅延し
て加算器に戻す構成を有している。ここまでが1次ノイ
ズシェーピング回路の基本構成であり、次数が増えるに
従って入力端子側に積分器及び負帰還用の加算器の組を
増加させてゆき、例えばN組設けることでN次のノイズ
シェーピング回路を構成することができる。図8はN次
のノイズシェーピング回路の構成例を示しており、入力
端子111にはN番目の加算器(減算器)115N が接
続され、次のN−1番目の加算器115N-1 との間にN
番目の積分器116N が挿入接続されることになる。各
加算器115N 〜1151 には量子化器113の出力を
1サンプル遅延素子114で遅延した信号がそれぞれ供
給され、この1サンプル遅延出力信号が各加算器115
N 〜1151 のそれぞれの入力から減算されるようにな
っている。
のノイズシェーピング回路において、入力端子111へ
の入力をX、出力端子112からの出力をY、量子化器
113での量子化誤差をε0 とするとき、 Y=X+(1−z-1)N ε0 ・・・ (1) となる。しかしながらこの構成の場合には、次数を3次
以上とすると、積分器がオーバーロードし、動作が不安
定となる。そこで、多段構成のノイズシェーピング回路
が考えられているが、各段の回路の入力が前段の回路の
量子化誤差であることから各段の回路の出力はノイズ成
分となっており、最終出力に2段目以降の回路のノイズ
成分が加算されるため、ダイナミックレンジが劣化する
傾向がある。
たものであり、高次のノイズシェーピングが安定に行わ
れるのみならず、ダイナミックレンジの劣化を有効に防
止し得るようなノイズシェーピング回路の提供を目的と
する。
ーピング回路は、入力信号を量子化する第1の量子化器
での量子化誤差成分を入力側にフィードバックする1次
のノイズシェーピング構成を有すると共に、上記第1の
量子化器での量子化誤差を取り出す第1の量子化誤差出
力手段からの誤差信号を所定のフィードバック回路部を
介して上記第1の量子化器の入力側に帰還するノイズシ
ェーピング回路において、上記フィードバック回路部
は、第2の量子化器と、この第2の量子化器の入力側に
設けられた積分型ノイズシェーピングのための積分器及
び量子化出力が負帰還される加算器の組の少なくとも1
組と、上記第2の量子化器からの出力信号を微分して上
記第1の量子化器の入力側に帰還する微分回路と、上記
積分器及び加算器の組の最も入力側の組の積分器の出力
信号から上記第2の量子化器の出力信号を減算したもの
に所定の係数kを乗算して上記第1の量子化器の直前、
すなわち上記微分回路出力の帰還点と上記第1の量子化
器の入力との間に帰還する手段とを有して成ることによ
り、上述の課題を解決する。ここで、上記第2の量子化
器からの出力信号を上記第1の量子化器の入力側に帰還
する際に乗算する係数kは、0<k≦1とすることが好
ましいが、1以上としてもよい。
ドバック回路部からの出力を、第1の量子化器の入力側
に帰還しており、第1の量子化器からの最終出力に加算
していないため、最終出力でのダイナミックレンジを劣
化させることがなく、また第2の量子化器の分解能を高
めて動作を安定化することができ、さらにフィードバッ
ク回路部で発生する再量子化ノイズを低域で抑圧する回
路を設けてダイナミックレンジをより改善することがで
きる。
の好ましい実施例について、図面を参照しながら説明す
る。図1は本発明に係るノイズシェーピング回路の第1
の実施例を示すブロック回路図である。
おいて、入力端子11には、例えば前述した図7のオー
バーサンプリング回路102にて適当な倍率にオーバー
サンプリングされたデジタルオーディオ信号が入力され
ており、また、出力端子12からの出力信号は、例えば
前述した図7の1ビットD/A変換器104に送られて
1ビット波形に変換されるようになっている。これらの
入出力端子間の量子化器13は、例えば20ビット前後
の入力デジタルオーディオ信号を数ビット程度に再量子
化して出力する。この量子化器13で生ずる量子化誤差
を加算器(減算器)14で取り出し、1サンプル遅延素
子16を介して入力側の加算器15に帰還することで1
次のノイズシェーピングを行い、また上記加算器14か
ら1サンプル遅延素子16を介して得られた量子化誤差
を、フィードバック回路部20を介して入力側の加算器
15に帰還することで、高次のノイズシェーピングを行
っている。ここで、量子化器13の直前には加算器19
が挿入接続されており、加算器14はこの加算器19へ
の入力から量子化器13の出力を減算して、誤差−ε1
を得ている。
遅延素子16で1サンプル遅延して得られた信号−z-1
ε1 が、フィードバック回路部20の加算器(減算器)
21を介して第1の積分器41の加算器42に送られて
いる。この第1の積分器41は、加算器42からの出力
を1サンプル遅延素子43を介して加算器42に帰還す
る1次積分回路構成を有している。積分器41からの出
力は、加算器44を介して第2の積分器45の加算器4
6に送られている。この第2の積分器45も上記第1の
積分器41と同様に、加算器46からの出力を1サンプ
ル遅延素子47を介して加算器46に帰還する1次積分
回路構成を有している。この第2の積分器45からの出
力は、第2の量子化器23に送られており、この量子化
器23からの出力が遅延素子48を介して加算器44及
び21にそれぞれ減算信号として帰還(負帰還)されて
いる。
微分回路30を介し、フィードバック出力信号として加
算器17に送られて上記1サンプル遅延素子16からの
出力と加算され、この加算器17からの加算出力信号が
上記入力側の加算器15に送られている。なお2次の微
分回路30は、入力(量子化器23からの出力)を1サ
ンプル遅延する遅延素子31と、入力から遅延素子31
の出力を減算する加算器(減算器)32と、この加算器
32からの出力を1サンプル遅延する遅延素子33と、
加算器32からの出力が2系統(2倍分)入力され遅延
素子33からの出力が減算信号として入力される加算器
(減算器)34とから成っている。
ル遅延素子47を介して得られた出力が減算信号として
加算器(減算器)28に送られており、この1サンプル
遅延素子47からの出力は、上記第1の積分器41の1
サンプル遅延素子43の出力から減算されて係数乗算器
29にて所定の係数kを乗算され、上記加算器19に送
られて、加算器15からの出力と加算されるようになっ
ている。この係数kとしては、0<k≦1とすることが
好ましいが、1以上としてもよい。
への入力をX、出力端子12からの出力をY、加算器1
5からの出力をV、フィードバック回路部20からの出
力をU、第1の量子化器13の出力から入力を減算して
得られる量子化誤差をεM 、加算器28からの出力を
P、加算器14からの出力(ほぼ量子化誤差)を−ε1
とするとき、この加算器14からの出力−ε1 は、 −ε1 =V−Y =V−(V+kP+εM ) =−(kP+εM ) ∴ ε1 =kP+εM ・・・ (2) となる。この出力−ε1 を1サンプル遅延させた1サン
プル遅延素子16からの出力は−z-1ε1 となる。次
に、出力端子12からの出力をYは、 Y=X+U+(−z-1ε1 )+kP+εM =X+U+(1−z-1)ε1 ・・・ (3) となる。また、フィードバック回路部20への入力は、
上記−z-1ε1 であるから、第2の量子化器23からの
出力をWとするとき、第1の積分器41からの出力T
は、 T=−z-1ε1 +z-1T−z-1W ・・・ (4) また、加算器28からの出力Pは、 P=z-1T−z-1W ・・・ (5) となり、上記(2),(4),(5) 式よりPを求めると、 P=−z-1(z-1εM +W)/(1−z-1+kz-2) ・・・ (6) となる。
εF とするとき、第2の量子化器23からの出力Wは、 W=−z-1ε1 +(1−z-1)2 εF ・・・ (7) となり、これは前記(1) 式のN次のノイズシェーピング
構成の入出力を表す式中のXを−z-1ε1 とし、Nを2
とし、量子化誤差ε0 をεF としたものであり、加算器
21から量子化器23までの構成が2次のノイズシェー
ピング回路構成となっていることを表している。この量
子化出力Wを微分回路30で1次及び2次微分して和を
とって得られた出力Uは、 U=(1−z-1)W+(1−z-1)2 W ・・・ (8) となる。以上の(2),(3),(6),(7),(8) 式より入出力特性
式は次のようになる。 Y=X+(1−z-1)3 εM +((1−z-1)3 +(1−kz-1)(1−z-1)4 )εF ・・ (9) この(9) 式を(1−z-1)でまとめると、 Y=X+(1−z-1)3 (εM +εF )+(1−kz-1)(1−z-1)4 εF ・・・(10) となる。この(10)式から明らかなように、図1の回路の
入出力特性は、第2項の3次のノイズシェーピング特性
と、第3項のkの値に応じて4次〜5次の間の特性とな
るノイズシェーピング特性との和となっていることが分
かる。
16からの量子化誤差成分出力を加算器17を介して加
算器15に帰還する構成は、1次のノイズシェーピング
回路構成であるから、安定な動作が可能である。また、
フィードバック回路部20の加算器21から量子化器2
3までの2次のノイズシェーピング回路構成について
は、この出力が微分回路30を介して量子化器13の入
力側に帰還されており、量子化器13の最終出力に加算
されることがないことから、量子化器23を多値化、高
分解能化して量子化誤差を小さくでき、積分器のオーバ
ーロードを防止できて、動作の安定化が図れると共に、
量子化器13からの最終出力でのダイナミックレンジの
劣化もない。
化器23は、上述したように高分解能化が可能であり、
高分解能化した場合には、メインの量子化器13の量子
化誤差εM の最大振幅に比べてεF は無視できる程度に
小さくなる。このとき、上記(10)式中の右辺第3項の
(1−z-1)4εF は、第2項に比べて非常に小さな値と
なることから、上記(10)式は、 Y≒X+(1−z-1)3 (εM +εF ) =X+(1−z-1)3 εM (1+εF /εM ) ≒X+(1−z-1)3 εM ・・・(11) と近似され、図1の回路全体として、見掛け上は3次の
ノイズシェーピング特性が支配的に現れることになる。
クループの量子化誤差εF が残る。このフィードバック
ループ内でのノイズレベルを考慮するとき、上記(8) 式
の第3項の括弧内の2項目が(1−kz-1)(1−
z-1)4 となっており、k=0とした場合の(1−
z-1)4 と比べると、低域でのノイズレベルが抑圧され
て、ダイナミックレンジが改善される。
図3はkを0としたときの周波数レスポンス特性をそれ
ぞれ示しており、いずれも周波数1.72kHzで0d
Bの入力信号を供給している。これらの図2及び図3に
おいて、いわゆるオーディオ帯域内(0Hz〜20kH
z)でのダイナミックレンジは、図2のk=1のときが
126.7dB、図3のk=0のときが123.3dB
であり、kを1に近付けるほど(5次のノイズシェーピ
ング特性に近付けるほど)ノイズレベルが抑圧されてダ
イナミックレンジが改善されていることがわかる。
け上3次のノイズシェーピング特性を有するノイズシェ
ーピング回路は、例えば図4に示すような本発明の第2
の実施例の回路構成によっても実現できる。この図4に
おいて、上記図1の各部と対応する部分には同じ参照番
号を付することによって説明を省略する。
次のノイズシェーピング構成としては、メインの量子化
器13の入力側の加算器19よりも前方に1次の積分器
18を挿入接続し、この積分器18の入力側の加算器1
5bに量子化器13の出力を1サンプル遅延素子16b
を介して送って入力から減算することにより、量子化器
13の量子化誤差成分(加算器19での加算成分kPも
含めたもの)を負帰還するような構成を用いている。こ
こで1次の積分器18は、入力側に設けられた加算器1
5cからの加算出力を1サンプル遅延素子16aを介し
て該加算器15cに帰還する構成を有している。
ために、量子化器13の量子化誤差(kPを含む)をフ
ィードバック回路部20を介して入力端子11側の加算
器15aに負帰還している。すなわち、加算器14aに
て、量子化器13の入力側の加算器19への入力を遅延
素子16cで1サンプル遅延したものから、量子化器1
3の出力を遅延素子16dで1サンプル遅延したものを
減算することで、量子化器13の量子化誤差を取り出
し、フィードバック回路部20に送っている。このフィ
ードバック回路部20は、上述した図1の第1の実施例
と全く同様に構成されており、同様な動作が行われる。
回路部20内の第2の量子化器23からの出力Wが供給
される微分回路30は、上記図1の微分回路30と全く
同じものであり、加算器34への加算器32からの2系
統(2倍)の入力を、2倍の係数乗算器35にて表現し
ている。また、図1の加算器14、15及び17は、図
4の加算器14a、15a、15b及び15cにて等価
の動作が実現され、図1の1サンプル遅延素子16は、
図4の4個の1サンプル遅延素子16a〜16dにて等
価の動作が実現されている。
果は、上述した図1の第1の実施例と同様であるため、
説明を省略する。
て、上記図1に示す第1の実施例のフィードバック回路
部20の代わりに、同じ動作を行い構成が異なるフィー
ドバック回路部60を用いたノイズシェーピング回路を
示している。この図5に示す第3の実施例の他の部分の
構成は、上記図1と同様であるため、対応する部分に同
じ指示符号を付して説明を省略する。
6からの上記出力−z-1ε1 は、フィードバック回路部
60の加算器21a及び21bにそれぞれ送られる。フ
ィードバック回路部60内の量子化器23の出力から入
力を減算したものが量子化誤差をεF であるから、加算
器24からは−εF が出力される。この出力−εF が遅
延素子25、26で2サンプル遅延されて−z-2εF と
なり、加算器21aに送られて上記遅延素子16からの
−z-1ε1 から減算されることにより、加算器21aか
らの出力は、−z-1ε1 +z-2εF となる。この出力が
加算器22に送られて2倍の係数乗算器27からの出力
−2z-1εF と加算されることにより、加算器22から
の出力は、 −z-1ε1 −2z-1εF +z-2εF となる。この出力が量子化器23で再量子化される際に
上記量子化誤差εFが生ずる(加わる)ことから、量子
化器23からの出力Wは、 W=−z-1ε1 +εF −2z-1εF +z-2εF =−z-1ε1 +(1−z-1)2 εF ・・・(12) となる。これは上記(7) 式と同じであり、2次のノイズ
シェーピング回路構成に等価であることを示す。この量
子化器出力Wは、微分回路30(上記図1の微分回路3
0と同じもの)で微分され上記出力Uとなって加算器1
7に送られる。
上記出力−z-1ε1 は、加算器21bを介して1次の積
分器61に送られる。この積分器61は、入力側に設け
られた加算器62からの加算出力を1サンプル遅延素子
63を介して該加算器62に帰還する構成を有してい
る。この積分器61からの積分出力が加算器64に送ら
れて、上記量子化器23からの出力Wを1サンプル遅延
素子65で遅延した出力が減算されることにより、上記
出力Pが得られる。なお、加算器21bには1サンプル
遅延素子65からの遅延された量子化出力が負帰還され
ることで、積分器61と共に1次の積分型ノイズシェー
ピング構成がとられている。
W、U、T、Pが図1と同様に得られ、図1と同様な作
用効果が得られる。また、係数kを増加するほど低域の
ノイズレベルが抑圧されて、ダイナミックレンジの改善
が図れる。
として、上記図1に示す第1の実施例の見掛け上3次の
ノイズシェーピング回路構成を一般にN次に拡張するた
めの微分回路の構成例を示している。すなわち、上記図
1中の微分回路30を図6の微分回路50と置き換える
ことにより、全体として略々N次のノイズシェーピング
特性を実現するものである。なお、この図6の微分回路
50は、図4の第2の実施例の微分回路30や、図5の
第3の実施例の微分回路30等と置き換えて用いてもよ
いことは勿論である。全体のノイズシェーピング回路構
成としては、上記図1等と同様であるため、図示せず説
明を省略する。
るためには、図1の2段の微分器のカスケード接続を有
して成る微分回路30の代わりに、N−1段の微分器の
カスケード接続し、各微分器からの出力を加算するよう
な構成の微分回路50を用いることで実現できる。すな
わち、上記第2の量子化器23からの出力を、1サンプ
ル遅延素子511 を介して加算器(減算器)521に送
って、入力(量子化器23からの出力)から減算する微
分器を初段に設け、この第1段目の微分器からの出力
(加算器521 からの出力)を次の第2段目の微分器に
送ると共に最終段である第N−1段目の微分器の加算器
52N-1 に送るようにし、以下同様に、各段の微分器出
力を次段の微分器に送ると共に最終段の第N−1段目の
微分器の加算器52N-1 に送るようにして、微分回路5
0を構成している。
分回路20の代わりに用いた場合ににおけるノイズシェ
ーピング回路全体の入力Xに対する出力Yは、 Y=X+(1−z-1)N ε1 +((1−z-1)3 +(1−kz-1)(1−z-1)4 +・・・ +(1−z-1)N +(1−z-1)N+1 ))εF ・・・(13) となる。ここで、フィードバック回路部20内の量子化
器23の分解能をメインの量子化器13の分解能よりも
充分に細かくとることで、ε1 >>εF となるから、上
記(13)式は、 Y≒X+(1−z-1)N ε1 ・・・(14) と近似でき、N次のノイズシェーピング特性が得られる
ことになる。この第4の実施例の動作及び効果も、上記
第1の実施例と同様であるため、説明を省略する。
に、本発明に係るノイズシェーピング回路によれば、第
1の量子化器で生じた量子化誤差を該第1の量子化器の
入力側に帰還して高次のノイズシェーピングを行うため
のフィードバック回路部として、第2の量子化器の入力
側に積分型ノイズシェーピングのための積分器及び量子
化出力負帰還用の加算器の組を少なくとも1組設け、第
2の量子化器からの出力信号を微分して第1の量子化器
の入力側に帰還すると共に、積分型ノイズシェーピング
構成の最も入力側の積分器の出力信号から第2の量子化
器の出力信号を減算したものに係数kを乗算して第1の
量子化器の直前に帰還することにより、高次のノイズシ
ェーピング用のフィードバック回路部からの出力を、上
記第1の量子化器からの最終出力に加算していないた
め、最終出力でのダイナミックレンジを劣化させること
がなく、また第2の量子化器の分解能を高めて量子化誤
差を小さくし動作を安定化することができると共に、係
数kを増加させることにより上記フィードバック回路部
における低域でのノイズレベルが抑圧され、ダイナミッ
クレンジを改善できる。
実施例を示すブロック回路図
を示す特性図
を示す特性図
実施例を示すブロック回路図
実施例を示すブロック回路図
示すブロック回路図
示すブロック図
ブロック回路図
2、44、46・・・・・加算器 16、31、33、43、47、48・・・・・1サン
プル遅延素子 20・・・・・フィードバック回路部 23・・・・・(第2の)量子化器 29・・・・・係数乗算器 30・・・・・微分回路 41、45・・・・・積分器
Claims (1)
- 【請求項1】 入力信号を量子化する第1の量子化器で
の量子化誤差成分を入力側にフィードバックする1次の
ノイズシェーピング構成を有すると共に、上記第1の量
子化器での量子化誤差を取り出す第1の量子化誤差出力
手段からの誤差信号を所定のフィードバック回路部を介
して上記第1の量子化器の入力側に帰還するノイズシェ
ーピング回路において、上記フィードバック回路部は、
第2の量子化器と、この第2の量子化器の入力側に設け
られた積分型ノイズシェーピングのための積分器及び量
子化出力が負帰還される加算器の組の少なくとも1組
と、上記第2の量子化器からの出力信号を微分して上記
第1の量子化器の入力側に帰還する微分回路と、上記積
分器及び加算器の組の最も入力側の組の積分器の出力信
号から上記第2の量子化器の出力信号を減算したものに
係数を乗算して上記第1の量子化器の直前の入力側に帰
還する手段とを有して成ることを特徴とするノイズシェ
ーピング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03048580A JP3127477B2 (ja) | 1991-02-22 | 1991-02-22 | ノイズシェーピング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03048580A JP3127477B2 (ja) | 1991-02-22 | 1991-02-22 | ノイズシェーピング回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04268821A JPH04268821A (ja) | 1992-09-24 |
JP3127477B2 true JP3127477B2 (ja) | 2001-01-22 |
Family
ID=12807339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03048580A Expired - Lifetime JP3127477B2 (ja) | 1991-02-22 | 1991-02-22 | ノイズシェーピング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3127477B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10125000A1 (de) * | 2001-05-22 | 2002-12-12 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Unterdrückung von Grenzzyklen bei Noise-Shaping-Filtern |
CN115833842B (zh) * | 2022-11-21 | 2024-01-26 | 泛升云微电子(北京)有限公司 | 单环δ-σ调制器、锁相环及芯片 |
-
1991
- 1991-02-22 JP JP03048580A patent/JP3127477B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04268821A (ja) | 1992-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5084702A (en) | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers | |
JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
JP3033162B2 (ja) | ノイズシェーピング回路 | |
JP4357083B2 (ja) | デルタシグマモジュレータおよびadコンバータ | |
JP3290314B2 (ja) | 3つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
US5420892A (en) | Stabilized noise shaper of a small scale having a suppressed quantization noise in high frequency region without deteriorating S/N ratio | |
JPH08330967A (ja) | デルタ・シグマ変調回路 | |
EP0546920B1 (en) | Method and circuit for noise shaping | |
JPH10135837A (ja) | オーディオ用デルタシグマ変調器 | |
JP3127477B2 (ja) | ノイズシェーピング回路 | |
JP2642487B2 (ja) | ディジタル/アナログ変換器またはアナログ/ディジタル変換器におけるデルタシグマ変調回路 | |
JP4072855B2 (ja) | サンプルレート変換のための装置及び方法 | |
KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
JP3812774B2 (ja) | 1ビット信号処理装置 | |
JP2621721B2 (ja) | ノイズシェーピング方法及び回路 | |
JP2689858B2 (ja) | ノイズシェイパ | |
JP3799146B2 (ja) | 1ビット信号処理装置 | |
JPH0653836A (ja) | アナログデイジタル変換回路 | |
JP2004080430A (ja) | Δς変換回路 | |
JP3158712B2 (ja) | 量子化装置 | |
JP3812775B2 (ja) | 1ビット信号処理装置及びデルタ−シグマ変調装置 | |
JPH0793585B2 (ja) | 量子化器 | |
JP2001069009A (ja) | ノイズシェーピング方法および回路 | |
JPH03289810A (ja) | 量子化器 | |
JPH0563577A (ja) | Δς変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071110 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 11 |