JP2001069009A - ノイズシェーピング方法および回路 - Google Patents
ノイズシェーピング方法および回路Info
- Publication number
- JP2001069009A JP2001069009A JP24482999A JP24482999A JP2001069009A JP 2001069009 A JP2001069009 A JP 2001069009A JP 24482999 A JP24482999 A JP 24482999A JP 24482999 A JP24482999 A JP 24482999A JP 2001069009 A JP2001069009 A JP 2001069009A
- Authority
- JP
- Japan
- Prior art keywords
- output
- coefficient
- input
- signal
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】フィードフォワードパスを有するノイズシェー
ピング回路において２次のループフィルタ構成を用いて
高次のフィルタ特性を得るため多段直列接続すると発振
等の動作不安定になる問題があった。このため、より鋭
い遮断特性を有するノイズシェーピング回路の実現が課
題となっていた。 【解決手段】２次ループフィルタブロックを多段直列接
続とし、各積分器出力に係数値を乗算することにより重
み付けを行い、その結果を後続の多段直列接続のブロッ
ク出力と共に加算し、この加算結果を量子化器に入力
し、量子化器出力を信号出力として取り出すと同時に、
１サンプル遅延した信号を多段直列接続した各２次ルー
プフィルタブロックに係数器を介してそれぞれフィード
バックする構成としている。
ピング回路において２次のループフィルタ構成を用いて
高次のフィルタ特性を得るため多段直列接続すると発振
等の動作不安定になる問題があった。このため、より鋭
い遮断特性を有するノイズシェーピング回路の実現が課
題となっていた。 【解決手段】２次ループフィルタブロックを多段直列接
続とし、各積分器出力に係数値を乗算することにより重
み付けを行い、その結果を後続の多段直列接続のブロッ
ク出力と共に加算し、この加算結果を量子化器に入力
し、量子化器出力を信号出力として取り出すと同時に、
１サンプル遅延した信号を多段直列接続した各２次ルー
プフィルタブロックに係数器を介してそれぞれフィード
バックする構成としている。
Description
【０００１】
【発明の属する技術分野】本発明はＤ／Ａ・Ａ／Ｄ変換
時に発生する量子化雑音を信号帯域外に強く分布させ、
信号帯域内の量子化雑音を小さくすることにより高精度
Ａ／Ｄ・Ｄ／Ａ変換器を得るノイズシェーピング回路の
高次数化に関するものである。
時に発生する量子化雑音を信号帯域外に強く分布させ、
信号帯域内の量子化雑音を小さくすることにより高精度
Ａ／Ｄ・Ｄ／Ａ変換器を得るノイズシェーピング回路の
高次数化に関するものである。
【０００２】
【従来の技術】従来、入力から信号のフィードフォワー
ドパスを有するノイズシェーピング回路は「ノイズシェ
ーピング方法および回路：特許２６２１７２１」に示す
ように２次のループフィルタを１段で用いるのが基本で
あった。図４に「特許２６２１７２１」に示す従来回路
例を示す。入力を１０、出力を１１とし、入力１０に係
数ｋ０を乗じたものから遅延回路１９の出力を減算器１
４で減算し、その出力を積分器１２で積分する。積分器
１２の出力に係数ｋ４を乗じた結果から入力１０に係数
ｋ０を乗じたものにさらに係数ｋ３を乗じたものを減算
器１５で減算し、その出力を積分器１３で積分する。積
分器１３の出力に係数ｋ６を乗じた信号と積分器１２の
出力に係数ｋ５を乗じた信号とを加算器１６で加算しそ
の出力を量子化器１８に入力する。量子化器１８の出力
を出力１１とするとともに、遅延回路１９の入力とする
構成となっている。
ドパスを有するノイズシェーピング回路は「ノイズシェ
ーピング方法および回路：特許２６２１７２１」に示す
ように２次のループフィルタを１段で用いるのが基本で
あった。図４に「特許２６２１７２１」に示す従来回路
例を示す。入力を１０、出力を１１とし、入力１０に係
数ｋ０を乗じたものから遅延回路１９の出力を減算器１
４で減算し、その出力を積分器１２で積分する。積分器
１２の出力に係数ｋ４を乗じた結果から入力１０に係数
ｋ０を乗じたものにさらに係数ｋ３を乗じたものを減算
器１５で減算し、その出力を積分器１３で積分する。積
分器１３の出力に係数ｋ６を乗じた信号と積分器１２の
出力に係数ｋ５を乗じた信号とを加算器１６で加算しそ
の出力を量子化器１８に入力する。量子化器１８の出力
を出力１１とするとともに、遅延回路１９の入力とする
構成となっている。
【０００３】この回路でｋ０＝Ｋ３＝ｋ４＝ｋ５＝ｋ６
＝１．０、Ｙ：出力、Ｘ：入力、Ｑ：量子化雑音とし、
ｚを遅延量とすると２次△−Σ回路と全く同一の（数
１）式で示されるノイズシェーピング特性が得られ、か
つループ安定度は係数ｋ３を有するパスにより位相遅れ
が改善されるため２次△−Σ回路より向上する。
＝１．０、Ｙ：出力、Ｘ：入力、Ｑ：量子化雑音とし、
ｚを遅延量とすると２次△−Σ回路と全く同一の（数
１）式で示されるノイズシェーピング特性が得られ、か
つループ安定度は係数ｋ３を有するパスにより位相遅れ
が改善されるため２次△−Σ回路より向上する。
【０００４】 Ｙ＝Ｘ＋(１−ｚ-1)2Ｑ （数１） 図５は図４の従来例を３次以上の高次ノイズシェーピン
グ特性にする従来回路構成であり「ＣＭＯＳアナログ回
路設計技術、ｐｐ１１３：（株）トリケプス」に記載さ
れている例である。図４において積分器を直列にＮ段接
続し、各積分器出力に各々ａ1からａk-1の係数を乗算し
たものを全て加算器１７で加算する構成となっている。
図６は３次ノイズシェーピング特性を得る例である。本
回路の特性は（数２）式となり量子化雑音Ｑに３次のノ
イズシェーピング特性がかかることが判る。
グ特性にする従来回路構成であり「ＣＭＯＳアナログ回
路設計技術、ｐｐ１１３：（株）トリケプス」に記載さ
れている例である。図４において積分器を直列にＮ段接
続し、各積分器出力に各々ａ1からａk-1の係数を乗算し
たものを全て加算器１７で加算する構成となっている。
図６は３次ノイズシェーピング特性を得る例である。本
回路の特性は（数２）式となり量子化雑音Ｑに３次のノ
イズシェーピング特性がかかることが判る。
【０００５】 Y = a0X+(1-z-1)3Q/[(1-z-1)2+a2(1-z-1)z-1+a3z-1] （数２） しかし、このような積分器を直接に直列接続する方式で
は、積分器での９０°位相遅れの積み重なりによりルー
プが不安定になるため、ループを安定化させるための係
数の設計が難しいという欠点があった。
は、積分器での９０°位相遅れの積み重なりによりルー
プが不安定になるため、ループを安定化させるための係
数の設計が難しいという欠点があった。
【０００６】
【発明が解決しようとする課題】以上説明したように、
従来のノイズシェーピング回路では安定性を考慮すると
ノイズシェーピング特性に限界があり、高次のノイズシ
ェーピング回路の実現が困難であった。本発明において
は上記の従来回路の欠点に鑑み、安定性が高く、係数設
計の簡易な高次ノイズシェーピング回路の実現を目的と
するものである。
従来のノイズシェーピング回路では安定性を考慮すると
ノイズシェーピング特性に限界があり、高次のノイズシ
ェーピング回路の実現が困難であった。本発明において
は上記の従来回路の欠点に鑑み、安定性が高く、係数設
計の簡易な高次ノイズシェーピング回路の実現を目的と
するものである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては以下の手段を規定した。
に、本発明においては以下の手段を規定した。
【０００８】すなわち、請求項１においては、入力信号
に第１の係数を乗じた第１の信号から、量子化器出力信
号に１サンプリング時間の遅延を与えさらに第２の係数
を乗じた遅延信号を減算して得られる第２の信号を、第
１の積分器に入力することにより該第２の信号を積分
し、該第１の積分器の出力である第３の信号に第３の係
数を乗じた第４の信号から、該第１の信号にさらに第４
の係数を乗じた第６の信号を減算して第７の信号とし、
該第７の信号を第２の積分器に入力して積分し第８の信
号を得、該第１の積分器に第５の係数を乗じた第９の信
号と第２の積分器の出力に第６の係数を乗じて得られた
第１０の信号とを加算した第１１の信号を出力とする２
次のループフィルタブロックを第１の２次ループフィル
タブロックとし、この第１の２次ループフィルタブロッ
クと同一構成で、係数値が全て同一または異なるさらに
は一部同一または異なるＮ個の２次ループフィルタブロ
ックを直列に接続し、最終段のブロックを除く各２次ル
ープフィルタブロックの全ての積分器の出力に所定の係
数値をそれぞれ乗じた後に加算し量子化器に入力し、こ
の量子化器の出力信号を必要とする最終出力信号とする
方法を規定したものである。なお、上記の各係数値は０
以上１以下で、同じ値かまたは異なる値を取るものとす
る。但し、これら係数値全てが同じ値を採ることもある
が、場合によっては必ずしも同じ値を採るとは限らず、
また同時に全てが０となることもない。
に第１の係数を乗じた第１の信号から、量子化器出力信
号に１サンプリング時間の遅延を与えさらに第２の係数
を乗じた遅延信号を減算して得られる第２の信号を、第
１の積分器に入力することにより該第２の信号を積分
し、該第１の積分器の出力である第３の信号に第３の係
数を乗じた第４の信号から、該第１の信号にさらに第４
の係数を乗じた第６の信号を減算して第７の信号とし、
該第７の信号を第２の積分器に入力して積分し第８の信
号を得、該第１の積分器に第５の係数を乗じた第９の信
号と第２の積分器の出力に第６の係数を乗じて得られた
第１０の信号とを加算した第１１の信号を出力とする２
次のループフィルタブロックを第１の２次ループフィル
タブロックとし、この第１の２次ループフィルタブロッ
クと同一構成で、係数値が全て同一または異なるさらに
は一部同一または異なるＮ個の２次ループフィルタブロ
ックを直列に接続し、最終段のブロックを除く各２次ル
ープフィルタブロックの全ての積分器の出力に所定の係
数値をそれぞれ乗じた後に加算し量子化器に入力し、こ
の量子化器の出力信号を必要とする最終出力信号とする
方法を規定したものである。なお、上記の各係数値は０
以上１以下で、同じ値かまたは異なる値を取るものとす
る。但し、これら係数値全てが同じ値を採ることもある
が、場合によっては必ずしも同じ値を採るとは限らず、
また同時に全てが０となることもない。
【０００９】請求項２においては、入力端子に第１の係
数器が接続され、該第１の係数器出力は第１の減算器の
一方の入力に接続され、該第１の減算器の他の一方の入
力端子には遅延回路の出力が第２の係数器を介して接続
され、該第１の減算器の出力は第１の積分器の入力に接
続され、該第１の積分器の出力は第３の係数器を介して
第２の減算器の一方の入力に接続され、該第２の減算器
の他の一方の入力には該第１の係数器出力が第４の係数
器を介して接続され、該第２の減算器の出力は第２の積
分器の入力に接続され、該第２の積分器の出力は第５の
係数器を介して第１の加算器の一方の入力に接続され、
該第１の加算器の他の一方の入力には該第１の積分器出
力が第６の係数器を介して接続されることにより第１の
２次ループフィルタブロックを形成し、該第１の加算器
の出力を第７の係数器を介して該２次ループフィルタブ
ロックと同一構成で、係数値が全て同一または異なるさ
らには一部同一または異なる２次ループフィルタブロッ
クの入力に接続し、これら２次ループフィルタブロック
をＮ個直列に接続し、最終段のブロックを除く各２次ル
ープフィルタブロックに含まれる全ての積分器の出力は
第８０乃至第８Ｎの係数器を介して全ての出力が第２の
加算器の入力に接続され、該第２の加算器の出力は量子
化器の入力に接続され、該量子化器の出力は該遅延回路
の入力に接続され、該遅延回路の出力は該第１の２次ル
ープフィルタブロックにおける該第１の減算器と同様に
各２次ループフィルタブロックの入力側に配置された減
算器の信号入力とは異なる他の一方の入力に第９０乃至
第９Ｎの係数器を介してそれぞれ接続され、同時に該量
子化器の出力を出力信号として送出する構成である回路
について規定している。
数器が接続され、該第１の係数器出力は第１の減算器の
一方の入力に接続され、該第１の減算器の他の一方の入
力端子には遅延回路の出力が第２の係数器を介して接続
され、該第１の減算器の出力は第１の積分器の入力に接
続され、該第１の積分器の出力は第３の係数器を介して
第２の減算器の一方の入力に接続され、該第２の減算器
の他の一方の入力には該第１の係数器出力が第４の係数
器を介して接続され、該第２の減算器の出力は第２の積
分器の入力に接続され、該第２の積分器の出力は第５の
係数器を介して第１の加算器の一方の入力に接続され、
該第１の加算器の他の一方の入力には該第１の積分器出
力が第６の係数器を介して接続されることにより第１の
２次ループフィルタブロックを形成し、該第１の加算器
の出力を第７の係数器を介して該２次ループフィルタブ
ロックと同一構成で、係数値が全て同一または異なるさ
らには一部同一または異なる２次ループフィルタブロッ
クの入力に接続し、これら２次ループフィルタブロック
をＮ個直列に接続し、最終段のブロックを除く各２次ル
ープフィルタブロックに含まれる全ての積分器の出力は
第８０乃至第８Ｎの係数器を介して全ての出力が第２の
加算器の入力に接続され、該第２の加算器の出力は量子
化器の入力に接続され、該量子化器の出力は該遅延回路
の入力に接続され、該遅延回路の出力は該第１の２次ル
ープフィルタブロックにおける該第１の減算器と同様に
各２次ループフィルタブロックの入力側に配置された減
算器の信号入力とは異なる他の一方の入力に第９０乃至
第９Ｎの係数器を介してそれぞれ接続され、同時に該量
子化器の出力を出力信号として送出する構成である回路
について規定している。
【００１０】請求項３においては、上記の請求項２に記
載のノイズシェーピング回路において、２段目以降の２
次ループフイルタブロックにおける二つの積分器の間に
配置された減算器の一方の入力として上記前段の第２の
積分器出力に第１０の係数を乗じた信号を使用する構成
としている。
載のノイズシェーピング回路において、２段目以降の２
次ループフイルタブロックにおける二つの積分器の間に
配置された減算器の一方の入力として上記前段の第２の
積分器出力に第１０の係数を乗じた信号を使用する構成
としている。
【００１１】請求項４においては、請求項２および請求
項３に記載のノイズシェーピング回路において、２段目
以降の２次ループフイルタブロックにおける二つの積分
器の間に配置された減算器の一方の入力として、前段の
上記第２の積分器出力に上記第５の係数器とさらに上記
第１０の係数器とが直列に接続された回路としている。
項３に記載のノイズシェーピング回路において、２段目
以降の２次ループフイルタブロックにおける二つの積分
器の間に配置された減算器の一方の入力として、前段の
上記第２の積分器出力に上記第５の係数器とさらに上記
第１０の係数器とが直列に接続された回路としている。
【００１２】
【発明の実施の形態】図１に本発明による第１の実施の
形態を示す。すなわち、その構成は２次のループフィル
タ回路を多段に直列接続するものである。
形態を示す。すなわち、その構成は２次のループフィル
タ回路を多段に直列接続するものである。
【００１３】１段当たりの２次ループフィルタ回路の構
成は図１の破線で囲まれた部分Ａに示すように、入力を
１０、出力を１１、量子化器を１８、遅延回路を１９と
したとき、以下のように構成される。入力１０に係数ｋ
０を乗じたものから遅延回路１９の出力に係数ｋ１２を
乗じたものを減算器１４で減算し、その出力を積分器１
２で積分する。積分器１２の出力に係数ｋ４を乗じて入
力１０に係数ｋ０を乗じたものにさらに係数ｋ３を乗じ
たものを減算器１５で減算し、その出力を積分器１３で
積分する。積分器１３の出力に係数ｋ６を乗じた信号と
積分器１２の出力に係数ｋ５を乗じた信号を加算器１６
で加算しその出力に係数ｋ１１を乗じたものを次段の入
力とすることにより１ブロックを構成しているものであ
る。
成は図１の破線で囲まれた部分Ａに示すように、入力を
１０、出力を１１、量子化器を１８、遅延回路を１９と
したとき、以下のように構成される。入力１０に係数ｋ
０を乗じたものから遅延回路１９の出力に係数ｋ１２を
乗じたものを減算器１４で減算し、その出力を積分器１
２で積分する。積分器１２の出力に係数ｋ４を乗じて入
力１０に係数ｋ０を乗じたものにさらに係数ｋ３を乗じ
たものを減算器１５で減算し、その出力を積分器１３で
積分する。積分器１３の出力に係数ｋ６を乗じた信号と
積分器１２の出力に係数ｋ５を乗じた信号を加算器１６
で加算しその出力に係数ｋ１１を乗じたものを次段の入
力とすることにより１ブロックを構成しているものであ
る。
【００１４】この２次ループフィルタブロックをＺ段直
列し、最終段ブロックの出力に最終段ブロック以外の２
次ループフィルタブロック回路の積分器出力に各々係数
を乗じて加算器１７で加算したものを量子化器１８の入
力とし、量子化器１８の出力を出力１１とするととも
に、遅延回路１９の入力とする回路構成となっている。
本実施の形態の具体的な例としてループフィルタを２段
直列接続した４次のノイズシェーピング次数を得る回路
構成の例を図２に示す。
列し、最終段ブロックの出力に最終段ブロック以外の２
次ループフィルタブロック回路の積分器出力に各々係数
を乗じて加算器１７で加算したものを量子化器１８の入
力とし、量子化器１８の出力を出力１１とするととも
に、遅延回路１９の入力とする回路構成となっている。
本実施の形態の具体的な例としてループフィルタを２段
直列接続した４次のノイズシェーピング次数を得る回路
構成の例を図２に示す。
【００１５】図２の回路において、ブロックＢは上記の
ブロックＡと同じ回路構成で、ブロックＡにおける係数
器ｋ０はブロックＢにおいては係数器ｋ１１、減算器１
４は減算器２４、積分器１２は積分器２２、係数器ｋ３
は係数器ｋ７、係数器ｋ４は係数器ｋ８、係数器ｋ５は
係数器ｋ９、減算器１５は減算器２５、積分器１３は積
分器２３、係数器ｋ６は係数器ｋ１０、係数器ｋ１２は
係数器ｋ１３、加算器１６は加算器２６にそれぞれ対応
している。ここで、係数器に関しては１以下で０以上の
値を目的に応じた条件を満たすように係数器ｋ０からｋ
１３に対して設定することにより、安定な４次ノイズシ
ェーピング特性を得ることが可能となる。この場合、係
数値全てが同時に０の値となることがないことはもち論
である。なお、図２において、加算器１７としては図１
に示すように２入力以上の多入力加算器の使用も可能で
あるが、図２に示すように２入力加算器を複数個直列接
続することによっても同様の結果が得られることは勿論
である。
ブロックＡと同じ回路構成で、ブロックＡにおける係数
器ｋ０はブロックＢにおいては係数器ｋ１１、減算器１
４は減算器２４、積分器１２は積分器２２、係数器ｋ３
は係数器ｋ７、係数器ｋ４は係数器ｋ８、係数器ｋ５は
係数器ｋ９、減算器１５は減算器２５、積分器１３は積
分器２３、係数器ｋ６は係数器ｋ１０、係数器ｋ１２は
係数器ｋ１３、加算器１６は加算器２６にそれぞれ対応
している。ここで、係数器に関しては１以下で０以上の
値を目的に応じた条件を満たすように係数器ｋ０からｋ
１３に対して設定することにより、安定な４次ノイズシ
ェーピング特性を得ることが可能となる。この場合、係
数値全てが同時に０の値となることがないことはもち論
である。なお、図２において、加算器１７としては図１
に示すように２入力以上の多入力加算器の使用も可能で
あるが、図２に示すように２入力加算器を複数個直列接
続することによっても同様の結果が得られることは勿論
である。
【００１６】図３は本発明における第２の実施の形態を
示すもので、４次ノイズシェーピング特性を得る場合の
回路構成を示したものである。基本構成に関しては図２
に示した回路と同一であるが、図２では加算器１６の出
力に係数ｋ１１を乗じたものを次段ブロックの入力側の
係数、すなわち初段ブロックにおける係数ｋ０に相当す
る次段ブロックの係数器入力としていたが、本第２の実
施の形態では初段ブロックの積分器１３の出力を係数ｋ
７の入力とし、この係数ｋ７を乗じた結果を次段の２次
ループフィルタブロックの第２の減算器２５の一方の端
子に入力するものであり、その動作等は図２の回路と全
く同一である。また、図３の回路において、係数ｋ７を
乗算する信号を積分器１３の出力から直接ではなく、積
分器１３の出力に係数ｋ６を乗算した結果にさらに係数
ｋ７を乗算する構成としても同様の結果を得ることが出
来る。
示すもので、４次ノイズシェーピング特性を得る場合の
回路構成を示したものである。基本構成に関しては図２
に示した回路と同一であるが、図２では加算器１６の出
力に係数ｋ１１を乗じたものを次段ブロックの入力側の
係数、すなわち初段ブロックにおける係数ｋ０に相当す
る次段ブロックの係数器入力としていたが、本第２の実
施の形態では初段ブロックの積分器１３の出力を係数ｋ
７の入力とし、この係数ｋ７を乗じた結果を次段の２次
ループフィルタブロックの第２の減算器２５の一方の端
子に入力するものであり、その動作等は図２の回路と全
く同一である。また、図３の回路において、係数ｋ７を
乗算する信号を積分器１３の出力から直接ではなく、積
分器１３の出力に係数ｋ６を乗算した結果にさらに係数
ｋ７を乗算する構成としても同様の結果を得ることが出
来る。
【００１７】なお、図１および図３の回路において量子
化器１８をＡ／Ｄ変換器、遅延回路１９をＤ／Ａ変換器
とするとノイズシェーピングＡ／Ｄ変換器とすることが
できる。
化器１８をＡ／Ｄ変換器、遅延回路１９をＤ／Ａ変換器
とするとノイズシェーピングＡ／Ｄ変換器とすることが
できる。
【００１８】
【発明の効果】本回路は積分器２個毎に出力の負帰還パ
スが入るため図５に示す従来回路と比べ安定に高次のノ
イズシェーピング特性が得られ、かつ同一構成の２次ル
ープフィルタ回路を繰り返し直列接続することからＬＳ
Ｉ化する場合にレイアウトを簡易化することが可能とな
る特徴を有している。
スが入るため図５に示す従来回路と比べ安定に高次のノ
イズシェーピング特性が得られ、かつ同一構成の２次ル
ープフィルタ回路を繰り返し直列接続することからＬＳ
Ｉ化する場合にレイアウトを簡易化することが可能とな
る特徴を有している。
【図１】本発明における第１の実施の形態を示す回路構
成図。
成図。
【図２】上記第１の実施の形態の変形を２次の場合につ
いて示した回路構成図。
いて示した回路構成図。
【図３】本発明における第２の実施の形態を示す回路構
成図。
成図。
【図４】従来公知のノイズシェーピング基本回路の構成
図。
図。
【図５】従来公知の高次の接続によるノイズシェーピン
グ回路の構成図。
グ回路の構成図。
【図６】図５の回路を３次のフィルタに適用した場合の
等価回路図。
等価回路図。
１０：入力 １１：出力 １２：積分器 １３：積分器 １４：減算器 １５：減算器 １６：加算器 １７：加算器 １８：量子化器 １９：遅延回路 ２２：積分器 ２３：減算器 ２４：減算器 ２５：減算器 ２６：加算器 ２７：加算器 ２７：加算器 ２８：加算器 ５１：減算器 ５２：積分器 ５３：減算器 ５ｎ：積分器 ａｉ（ｉ＝０〜ｋ）：系数器 ｋｉ（ｉ＝０〜ｚ）：系数器
Claims (4)
- 【請求項１】入力信号に第１の係数を乗じた第１の信号
から、量子化器出力信号に１サンプリング時間の遅延を
与えさらに第２の係数を乗じた遅延信号を減算して得ら
れる第２の信号を、第１の積分器に入力することにより
該第２の信号を積分し、該第１の積分器の出力である第
３の信号に第３の係数を乗じた第４の信号から該第１の
信号にさらに第４の係数を乗じた第６の信号を減算して
第７の信号とし、該第７の信号を第２の積分器に入力し
て積分し第８の信号を得、該第１の積分器に第５の係数
を乗じた第９の信号と第２の積分器の出力に第６の係数
を乗じて得られた第１０の信号とを加算した第１１の信
号を出力とする２次のループフィルタブロックを第１の
２次ループフィルタブロックとし、該第１の２次ループ
フィルタブロックと同一構成で、係数値が同一または異
なるＮ個の２次ループフィルタブロックを直列に接続
し、最終段のブロックを除く各２次ループフィルタブロ
ックの全ての積分器の出力に所定の係数をそれぞれ乗じ
た後に加算し量子化器に入力し、該量子化器の出力を最
終の出力信号とすることを特徴とするノイズシェーピン
グ方法。 - 【請求項２】入力端子に第１の係数器が接続され、該第
１の係数器出力は第１の減算器の一方の入力に接続さ
れ、該第１の減算器の他の一方の入力端子には遅延回路
の出力が第２の係数器を介して接続され、該第１の減算
器の出力は第１の積分器の入力に接続され、該第１の積
分器の出力は第３の係数器を介して第２の減算器の一方
の入力に接続され、該第２の減算器の他の一方の入力に
は該第１の係数器出力が第４の係数器を介して接続さ
れ、該第２の減算器の出力は第２の積分器の入力に接続
され、該第２の積分器の出力は第５の係数器を介して第
１の加算器の一方の入力に接続され、該第１の加算器の
他の一方の入力には該第１の積分器出力が第６の係数器
を介して接続されることにより第１の２次ループフィル
タブロックを形成し、該第１の加算器の出力を第７の係
数器を介して該２次ループフィルタブロックと同一構成
で、係数値が同一または異なるＮ個の２次ループフィル
タブロックの入力に接続し、これら２次ループフィルタ
ブロックをＮ個直列に接続し、最終段のブロックを除く
各２次ループフィルタブロックに含まれる全ての積分器
の出力は第８０乃至第８Ｎの係数器を介して全ての出力
が第２の加算器の入力に接続され、該第２の加算器の出
力は量子化器の入力に接続され、該量子化器の出力は該
遅延回路の入力に接続され、該遅延回路の出力は該第１
の２次ループフィルタブロックにおける該第１の減算器
と同様に各２次ループフィルタブロックの入力側に配置
された減算器の信号入力とは異なる他の一方の入力に第
９０乃至第９Ｎの係数器を介してそれぞれ接続され、同
時に該量子化器の出力を出力信号として送出する構成で
あることを特徴とするノイズシェーピング回路。 - 【請求項３】請求項２に記載のノイズシェーピング回路
において、２段目以降の２次ループフイルタブロックに
おける二つの積分器の間に配置された減算器の一方の入
力として上記前段の第２の積分器出力に第１０の係数を
乗じた信号を使用することを特徴とするノイズシェーピ
ング回路。 - 【請求項４】請求項２および請求項３に記載のノイズシ
ェーピング回路において、２段目以降の２次ループフイ
ルタブロックにおける二つの積分器の間に配置された減
算器の一方の入力として、前段の上記第２の積分器出力
に上記第５の係数器とさらに上記第１０の係数器とが直
列に接続されていることを特徴とするノイズシェーピン
グ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24482999A JP3516887B2 (ja) | 1999-08-31 | 1999-08-31 | ノイズシェーピング方法および回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24482999A JP3516887B2 (ja) | 1999-08-31 | 1999-08-31 | ノイズシェーピング方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001069009A true JP2001069009A (ja) | 2001-03-16 |
| JP3516887B2 JP3516887B2 (ja) | 2004-04-05 |
Family
ID=17124583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24482999A Expired - Lifetime JP3516887B2 (ja) | 1999-08-31 | 1999-08-31 | ノイズシェーピング方法および回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3516887B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004525580A (ja) * | 2001-04-26 | 2004-08-19 | シーラス ロジック，インコーポレイテッド | アナログ−デジタル変調器 |
| JP2013546283A (ja) * | 2010-12-08 | 2013-12-26 | 日本テキサス・インスツルメンツ株式会社 | フォワードパス乗算器を有するシグマ−デルタ二乗差対数ｒｍｓ−ｄｃコンバータ |
| JP2014504087A (ja) * | 2010-12-08 | 2014-02-13 | 日本テキサス・インスツルメンツ株式会社 | フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数ｒｍｓ／ｄｃコンバータ |
-
1999
- 1999-08-31 JP JP24482999A patent/JP3516887B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004525580A (ja) * | 2001-04-26 | 2004-08-19 | シーラス ロジック，インコーポレイテッド | アナログ−デジタル変調器 |
| JP2008092606A (ja) * | 2001-04-26 | 2008-04-17 | Cirrus Logic Inc | アナログ−デジタル変調器 |
| JP2013546283A (ja) * | 2010-12-08 | 2013-12-26 | 日本テキサス・インスツルメンツ株式会社 | フォワードパス乗算器を有するシグマ−デルタ二乗差対数ｒｍｓ−ｄｃコンバータ |
| JP2014504087A (ja) * | 2010-12-08 | 2014-02-13 | 日本テキサス・インスツルメンツ株式会社 | フォワード及びフィードバックパス信号二乗化を備えたシグマ−デルタ二乗差対数ｒｍｓ／ｄｃコンバータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3516887B2 (ja) | 2004-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
| EP0463686B1 (en) | Analog-to-digital signal converter comprising a multiple sigma-delta modulator | |
| US7609188B2 (en) | Multi-standard analog-to-digital data conversion | |
| JP2005505162A5 (ja) | ||
| JP4209035B2 (ja) | Δςモジュレータ、ｄａコンバータ、および、ａｄコンバータ | |
| JP3033162B2 (ja) | ノイズシェーピング回路 | |
| US5420892A (en) | Stabilized noise shaper of a small scale having a suppressed quantization noise in high frequency region without deteriorating S/N ratio | |
| JP2004500745A (ja) | カスケード・シグマデルタ変調器 | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| JPH08330967A (ja) | デルタ・シグマ変調回路 | |
| JP2001069009A (ja) | ノイズシェーピング方法および回路 | |
| US9425817B1 (en) | High order correction for pulse width modulation (PWM) digital/analog converters with reduced computation | |
| JP3131429U (ja) | シグマデルタ回路 | |
| KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| Lokin et al. | Compensating Processing Delay in Excess of One Clock Cycle in Noise Shaping Loops Without Altering the Filter Topology | |
| Morling et al. | The design of a sigma-delta codec for mobile telephone applications | |
| Cornelissens et al. | Design Considerations for Cascade $\Delta\Sigma $ ADC's | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP2004080430A (ja) | Δς変換回路 | |
| JP2003060508A (ja) | デルタシグマ変調器 | |
| JPH10327075A (ja) | １ビット信号処理装置 | |
| Angus | One bit digital filtering | |
| JPH08162961A (ja) | Ａ／ｄ変換器 | |
| JP3158712B2 (ja) | 量子化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040121 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3516887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |