JP3158712B2 - 量子化装置 - Google Patents
量子化装置Info
- Publication number
- JP3158712B2 JP3158712B2 JP24726392A JP24726392A JP3158712B2 JP 3158712 B2 JP3158712 B2 JP 3158712B2 JP 24726392 A JP24726392 A JP 24726392A JP 24726392 A JP24726392 A JP 24726392A JP 3158712 B2 JP3158712 B2 JP 3158712B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- supplied
- dither
- quantizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、特に、ディジタルオ
ーディオ信号をアナログオーディオ信号に変換する際に
使用する１ビットＤＡコンバータのノイズシェーピング
回路に用いて好適な量子化装置に関する。
ーディオ信号をアナログオーディオ信号に変換する際に
使用する１ビットＤＡコンバータのノイズシェーピング
回路に用いて好適な量子化装置に関する。
【０００２】
【従来の技術】従来より１ビットＤＡコンバータにはノ
イズシェーピング回路が設けられ、Ｓ／Ｎ比の改善が図
られている。ノイズシェーピング回路は、基本的には、
量子化回路の前にローブースト回路を設け、量子化器の
後にローカット回路を設けたのと同等である。ローブー
スト回路は積分器であり、ローカット回路は微分器であ
る。
イズシェーピング回路が設けられ、Ｓ／Ｎ比の改善が図
られている。ノイズシェーピング回路は、基本的には、
量子化回路の前にローブースト回路を設け、量子化器の
後にローカット回路を設けたのと同等である。ローブー
スト回路は積分器であり、ローカット回路は微分器であ
る。
【０００３】図４は、１次のノイズシェーピング回路の
一例である。図４において、入力端子５１からの入力信
号が積分器５２に供給される。積分器５２で、低域がブ
ーストされる。
一例である。図４において、入力端子５１からの入力信
号が積分器５２に供給される。積分器５２で、低域がブ
ーストされる。
【０００４】積分器５２の出力が減算器５３に供給され
る。減算器５３には、１サンプル遅延回路５６、積分器
５７を介して、１サンプル前までのデータを平均化した
値が供給される。減算器５３により、今回の入力信号か
ら過去のデータの積分値が減算される。減算器５３の出
力が量子化器５４に供給される。量子化器５４からは１
ビット量子化出力が得られる。この量子化器５４の出力
が積分器５５に供給されるとともに、１サンプル遅延回
路５６を介して積分器５７に供給される。
る。減算器５３には、１サンプル遅延回路５６、積分器
５７を介して、１サンプル前までのデータを平均化した
値が供給される。減算器５３により、今回の入力信号か
ら過去のデータの積分値が減算される。減算器５３の出
力が量子化器５４に供給される。量子化器５４からは１
ビット量子化出力が得られる。この量子化器５４の出力
が積分器５５に供給されるとともに、１サンプル遅延回
路５６を介して積分器５７に供給される。
【０００５】このように、１ビット量子化器５４と帰還
ループとからなる回路では、一種の微分器となる。そこ
で、周波数特性をフラットにするために、積分器５５が
設けられる。
ループとからなる回路では、一種の微分器となる。そこ
で、周波数特性をフラットにするために、積分器５５が
設けられる。
【０００６】積分器５５の出力が微分器５８に供給され
る。微分器５８は、積分器５２で低域をブーストしたの
に対応して、低域をカットするものである。微分器５８
の出力が出力端子５９から出力される。
る。微分器５８は、積分器５２で低域をブーストしたの
に対応して、低域をカットするものである。微分器５８
の出力が出力端子５９から出力される。
【０００７】このように、量子化回路５０の前段にロー
ブースト用の積分器５２を配設し、その後段にローカッ
ト用の微分器５８を配設すると、信号の周波数特性は変
えずに、量子化回路で発生した量子化ノイズの低域成分
をカットすることができる。すなわち、Ｓ／Ｎ比の改善
が図れる。
ブースト用の積分器５２を配設し、その後段にローカッ
ト用の微分器５８を配設すると、信号の周波数特性は変
えずに、量子化回路で発生した量子化ノイズの低域成分
をカットすることができる。すなわち、Ｓ／Ｎ比の改善
が図れる。
【０００８】図４に示す構成において、入力側の積分器
５２と帰還ループの積分器５７とは１つの積分器にまと
めることができる。また、出力側の積分器５５と微分器
５８とを合成した特性は、互いの特性がキャンセルし合
うので、フラットになる。したがって、積分器５５と微
分器５８は省略できる。このことから、このノイズシェ
ーピング回路は、図５に示すように構成できる。図５に
おいて、図４における積分器５２と帰還ループの積分器
５７は、１つの積分器６０にまとめられる。積分器５５
と微分器５８は省略される。このようにすると、回路構
成が非常に簡単になる。
５２と帰還ループの積分器５７とは１つの積分器にまと
めることができる。また、出力側の積分器５５と微分器
５８とを合成した特性は、互いの特性がキャンセルし合
うので、フラットになる。したがって、積分器５５と微
分器５８は省略できる。このことから、このノイズシェ
ーピング回路は、図５に示すように構成できる。図５に
おいて、図４における積分器５２と帰還ループの積分器
５７は、１つの積分器６０にまとめられる。積分器５５
と微分器５８は省略される。このようにすると、回路構
成が非常に簡単になる。
【０００９】ノイズシェーピング回路は、次数が高くな
る程Ｓ／Ｎ比の改善が図れるが、高次のものは安定性が
悪くなる。このため、従来では、安定性を保ち、無信号
時のアイドリングパターンを防ぐために、入力信号に白
色雑音等のディザ信号を加算した後に、ノイズシェーピ
ングを行う必要がある。
る程Ｓ／Ｎ比の改善が図れるが、高次のものは安定性が
悪くなる。このため、従来では、安定性を保ち、無信号
時のアイドリングパターンを防ぐために、入力信号に白
色雑音等のディザ信号を加算した後に、ノイズシェーピ
ングを行う必要がある。
【００１０】図６は、従来の一次のノイズシェーピング
回路にディザを加算するようにしたものの一例である。
図６において、入力端子６１からの入力信号が加算器６
２に供給される。加算器６２には、ディザ信号発生回路
６３からディザ信号が供給される。加算器６２で、入力
信号に白色雑音が加算される。加算器６２の出力が減算
器６４に供給される。減算器６４には、帰還回路６７の
出力が供給される。減算器６４の出力が量子化器６５に
供給される。量子化器６５の出力が出力端子６８から出
力される。量子化器６５の入出力が減算器６６に供給さ
れる。減算器６６からは、量子化誤差が得られる。この
量子化誤差が帰還回路６７（例えば１サンプル遅延回
路）を介して、減算回路６４に供給される。
回路にディザを加算するようにしたものの一例である。
図６において、入力端子６１からの入力信号が加算器６
２に供給される。加算器６２には、ディザ信号発生回路
６３からディザ信号が供給される。加算器６２で、入力
信号に白色雑音が加算される。加算器６２の出力が減算
器６４に供給される。減算器６４には、帰還回路６７の
出力が供給される。減算器６４の出力が量子化器６５に
供給される。量子化器６５の出力が出力端子６８から出
力される。量子化器６５の入出力が減算器６６に供給さ
れる。減算器６６からは、量子化誤差が得られる。この
量子化誤差が帰還回路６７（例えば１サンプル遅延回
路）を介して、減算回路６４に供給される。
【００１１】
【発明が解決しようとする課題】図６に示すように、入
力信号に白色雑音を加算してノイズシェーピングを行っ
た場合、入力をＸ、出力をＹ、量子化誤差をＱN 、ディ
ザ成分をＤ、帰還回路の伝達関数をＦ(Z) とすると、入
出力の関係は、 Ｙ＝Ｘ＋Ｄ＋〔１−Ｆ(Z) 〕・ＱN となる。ここで、〔１−Ｆ(Z) 〕は低域が減衰する特性
に設定される。
力信号に白色雑音を加算してノイズシェーピングを行っ
た場合、入力をＸ、出力をＹ、量子化誤差をＱN 、ディ
ザ成分をＤ、帰還回路の伝達関数をＦ(Z) とすると、入
出力の関係は、 Ｙ＝Ｘ＋Ｄ＋〔１−Ｆ(Z) 〕・ＱN となる。ここで、〔１−Ｆ(Z) 〕は低域が減衰する特性
に設定される。
【００１２】したがって、出力での量子化誤差ＱN の成
分は、〔１−Ｆ(Z) 〕の振幅特性に整形されるが、ディ
ザ成分Ｄはそのまま出力される。図７は、出力特性を示
すもので有る。図７において、ＡX1は信号の出力特性、
ＡD1はディザの出力特性、ＡQ1は量子化誤差の出力特性
である。図７に示すように、入力信号Ｘはそのまま出力
される。ディザ成分Ｄもそのまま出力される。量子化誤
差ＱN は、〔１−Ｆ(Z) 〕の特性を受ける。
分は、〔１−Ｆ(Z) 〕の振幅特性に整形されるが、ディ
ザ成分Ｄはそのまま出力される。図７は、出力特性を示
すもので有る。図７において、ＡX1は信号の出力特性、
ＡD1はディザの出力特性、ＡQ1は量子化誤差の出力特性
である。図７に示すように、入力信号Ｘはそのまま出力
される。ディザ成分Ｄもそのまま出力される。量子化誤
差ＱN は、〔１−Ｆ(Z) 〕の特性を受ける。
【００１３】このように、従来のノイズシェーピング回
路では、量子化誤差ＱN の成分は〔１−Ｆ(Z) 〕の振幅
特性に整形されるが、ディザ成分Ｄはそのまま出力され
てしまう。このため、ディザ成分Ｄに低域成分が含まれ
ていると、Ｓ／Ｎ比が悪化する。したがって、ディザ成
分Ｄに低域成分を含まないようにする必要がある。ディ
ザ成分Ｄに低域成分を含まないようにするためには、デ
ィザに対して高域通過特性又は帯域通過特性のフィルタ
をかけなければならず、回路構成が複雑になるという問
題が生じる。
路では、量子化誤差ＱN の成分は〔１−Ｆ(Z) 〕の振幅
特性に整形されるが、ディザ成分Ｄはそのまま出力され
てしまう。このため、ディザ成分Ｄに低域成分が含まれ
ていると、Ｓ／Ｎ比が悪化する。したがって、ディザ成
分Ｄに低域成分を含まないようにする必要がある。ディ
ザ成分Ｄに低域成分を含まないようにするためには、デ
ィザに対して高域通過特性又は帯域通過特性のフィルタ
をかけなければならず、回路構成が複雑になるという問
題が生じる。
【００１４】したがって、この発明の目的は、白色雑音
のディザ信号を使用してもＳ／Ｎ比が悪化せず、回路規
模が増大しない量子化装置を提供することにある。
のディザ信号を使用してもＳ／Ｎ比が悪化せず、回路規
模が増大しない量子化装置を提供することにある。
【００１５】
【課題を解決するための手段】請求項１に係わる発明
は、直列に接続された複数段の積分手段と、 複数段の積
分手段の最終段に接続された量子化手段と、 量子化手段
の入力部に、少なくとも低域成分を含むディザ信号を加
算する加算手段とを備え、 量子化手段の出力信号を上記
複数段の積分手段に遅延手段を介して帰還することを特
徴とする量子化装置である。
は、直列に接続された複数段の積分手段と、 複数段の積
分手段の最終段に接続された量子化手段と、 量子化手段
の入力部に、少なくとも低域成分を含むディザ信号を加
算する加算手段とを備え、 量子化手段の出力信号を上記
複数段の積分手段に遅延手段を介して帰還することを特
徴とする量子化装置である。
【００１６】
【００１７】
【作用】請求項１に係わる発明によれば、入出力特性がＹ＝Ｘ＋（１−Ｚ -1 ） 2 ・（Ｑ N ＋Ｄ） となる。（１−Ｚ -1 ） 2 は高域通過特性をもつので、出
力においてディザＤは、量子化誤差Ｑ N と同様に、低域
成分が減衰されたものとなる。したがって、 Ｓ／Ｎ比が
悪化しない。
力においてディザＤは、量子化誤差Ｑ N と同様に、低域
成分が減衰されたものとなる。したがって、 Ｓ／Ｎ比が
悪化しない。
【００１８】
【００１９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明の第１の実施例を示
すものである。この第１の実施例は、一次のノイズシェ
ーピング回路にこの発明を適用したものである。
照して説明する。図１は、この発明の第１の実施例を示
すものである。この第１の実施例は、一次のノイズシェ
ーピング回路にこの発明を適用したものである。
【００２０】図１において、入力端子１からの入力信号
が減算器２に供給される。減算器２には、帰還回路９
（簡単には１サンプル遅延回路）の出力が供給される。
減算器２の出力が加算器４に供給されるとともに、減算
器８に供給される。加算器４には、ディザ信号発生回路
５からディザ信号（白色雑音）が供給される。加算器４
の出力が量子化器６に供給される。量子化器６の出力が
出力端子７から出力されるとともに、減算器８に供給さ
れる。減算器８の出力が帰還回路９に供給される。帰還
回路９の出力が減算器２に供給される。
が減算器２に供給される。減算器２には、帰還回路９
（簡単には１サンプル遅延回路）の出力が供給される。
減算器２の出力が加算器４に供給されるとともに、減算
器８に供給される。加算器４には、ディザ信号発生回路
５からディザ信号（白色雑音）が供給される。加算器４
の出力が量子化器６に供給される。量子化器６の出力が
出力端子７から出力されるとともに、減算器８に供給さ
れる。減算器８の出力が帰還回路９に供給される。帰還
回路９の出力が減算器２に供給される。
【００２１】この実施例では、量子化器６の前段に加算
器４を設け、ディザ信号を量子化器６の前段で加算し、
それを量子化器６に供給するようにしている。そして、
量子化器６の出力と、ディザ信号を加算する前の信号と
から量子化誤差を得て、これを入力に帰還するようにし
ている。したがって、この実施例における入出力の関係
は、入力をＸ、出力をＹ、量子化誤差をＱN 、帰還路の
伝達関数をＦ (Z)、ディザ成分をＤとすると、 Ｙ＝Ｘ＋〔１−Ｆ (Z)〕・（ＱN ＋Ｄ） となる。
器４を設け、ディザ信号を量子化器６の前段で加算し、
それを量子化器６に供給するようにしている。そして、
量子化器６の出力と、ディザ信号を加算する前の信号と
から量子化誤差を得て、これを入力に帰還するようにし
ている。したがって、この実施例における入出力の関係
は、入力をＸ、出力をＹ、量子化誤差をＱN 、帰還路の
伝達関数をＦ (Z)、ディザ成分をＤとすると、 Ｙ＝Ｘ＋〔１−Ｆ (Z)〕・（ＱN ＋Ｄ） となる。
【００２２】したがって、出力での量子化誤差ＱN の成
分は、〔１−Ｆ(Z) 〕の振幅特性に整形される。これと
共に、ディザ成分Ｄについても、〔１−Ｆ(Z) 〕の振幅
特性に整形される。図２は、出力特性を示すもので有
る。図２において、ＡX2は信号の出力特性、ＡD2はディ
ザの出力特性、ＡQ2は量子化誤差の出力特性である。図
２に示すように、入力信号Ｘはそのまま出力される。量
子化誤差ＱN 及びディザ成分Ｄは、〔１−Ｆ(Z) 〕の特
性を受ける。
分は、〔１−Ｆ(Z) 〕の振幅特性に整形される。これと
共に、ディザ成分Ｄについても、〔１−Ｆ(Z) 〕の振幅
特性に整形される。図２は、出力特性を示すもので有
る。図２において、ＡX2は信号の出力特性、ＡD2はディ
ザの出力特性、ＡQ2は量子化誤差の出力特性である。図
２に示すように、入力信号Ｘはそのまま出力される。量
子化誤差ＱN 及びディザ成分Ｄは、〔１−Ｆ(Z) 〕の特
性を受ける。
【００２３】このように、この発明の一実施例では、量
子化誤差ＱN と同様に、ディザ成分Ｄが〔１−Ｆ(Z) 〕
の特性により整形されるので、低域のディザ成分Ｄでも
Ｓ／Ｎ比が劣化しない。よって、ディザ信号発生回路５
からのディザ信号を白色雑音とすることができ、ディザ
信号に対して、高域通過特性又は帯域通過特性を与える
必要がない。
子化誤差ＱN と同様に、ディザ成分Ｄが〔１−Ｆ(Z) 〕
の特性により整形されるので、低域のディザ成分Ｄでも
Ｓ／Ｎ比が劣化しない。よって、ディザ信号発生回路５
からのディザ信号を白色雑音とすることができ、ディザ
信号に対して、高域通過特性又は帯域通過特性を与える
必要がない。
【００２４】図３は、この発明の第２の実施例を示すも
のである。前述の第１の実施例は、１次のノイズシェー
ピング回路であるが、この実施例では、２次のノイズシ
ェーピング回路とされている。
のである。前述の第１の実施例は、１次のノイズシェー
ピング回路であるが、この実施例では、２次のノイズシ
ェーピング回路とされている。
【００２５】図３において、入力端子１１からの信号が
減算器１２に供給される。減算器１２には、遅延回路２
２の出力が供給される。減算器１２の出力が加算器１３
に供給される。加算器１３の出力が減算器１５に供給さ
れるとともに、遅延回路１４に供給される。遅延回路１
４の出力が加算器１３に供給される。
減算器１２に供給される。減算器１２には、遅延回路２
２の出力が供給される。減算器１２の出力が加算器１３
に供給される。加算器１３の出力が減算器１５に供給さ
れるとともに、遅延回路１４に供給される。遅延回路１
４の出力が加算器１３に供給される。
【００２６】減算器１５には、遅延回路２２の出力が供
給される。減算器１６の出力が加算器１６に供給され
る。加算器１６の出力が減算器１８に供給されるととも
に、遅延回路１７に供給される。遅延回路１７の出力が
加算器１６に供給される。
給される。減算器１６の出力が加算器１６に供給され
る。加算器１６の出力が減算器１８に供給されるととも
に、遅延回路１７に供給される。遅延回路１７の出力が
加算器１６に供給される。
【００２７】加算器１８には、ディザ信号発生回路１９
からディザ信号が供給される。加算器１８で、加算器１
６の出力にディザ信号が加算される。加算器１８の出力
が量子化器２０に供給される。量子化器２０の出力が出
力端子２１から出力されるとともに、遅延回路２２に供
給される。遅延回路２２の出力が減算器１２及び１５に
供給される。
からディザ信号が供給される。加算器１８で、加算器１
６の出力にディザ信号が加算される。加算器１８の出力
が量子化器２０に供給される。量子化器２０の出力が出
力端子２１から出力されるとともに、遅延回路２２に供
給される。遅延回路２２の出力が減算器１２及び１５に
供給される。
【００２８】この実施例では、量子化器２０の前段に加
算器１８が配設される。そして、２段の積分回路（加算
器１３及び遅延回路１４、並びに加算器６及び遅延回路
１７）を介された信号は、加算器１８に供給される、加
算器１８でディザ信号が加算され、これが量子化器２０
の入力信号となる。量子化器２０で、この信号が量子化
される。量子器２０の出力が出力端子２０から出力され
るとともに、遅延回路２２を介されてフィードバックさ
れ、入力信号と加算される。
算器１８が配設される。そして、２段の積分回路（加算
器１３及び遅延回路１４、並びに加算器６及び遅延回路
１７）を介された信号は、加算器１８に供給される、加
算器１８でディザ信号が加算され、これが量子化器２０
の入力信号となる。量子化器２０で、この信号が量子化
される。量子器２０の出力が出力端子２０から出力され
るとともに、遅延回路２２を介されてフィードバックさ
れ、入力信号と加算される。
【００２９】この実施例における入出力の関係は、入力
をＸ、出力をＹ、量子化誤差をＱN、ディザ成分をＤと
すると、 Ｙ＝Ｘ＋（１−Ｚ-1）2 ・（ＱN ＋Ｄ） となる。（１−Ｚ-1）2 は高域通過特性をもつので、出
力らにおいてディザＤは、量子化誤差ＱN と同様に、低
域成分が減衰されたものとなる。したがって、前述の第
１の実施例と同様に、Ｓ／Ｎ比が悪化せず、ディザ信号
として白色雑音を使うことができる。そして、ディザ信
号に対して、高域通過特性又は帯域通過特性を与える必
要がない。
をＸ、出力をＹ、量子化誤差をＱN、ディザ成分をＤと
すると、 Ｙ＝Ｘ＋（１−Ｚ-1）2 ・（ＱN ＋Ｄ） となる。（１−Ｚ-1）2 は高域通過特性をもつので、出
力らにおいてディザＤは、量子化誤差ＱN と同様に、低
域成分が減衰されたものとなる。したがって、前述の第
１の実施例と同様に、Ｓ／Ｎ比が悪化せず、ディザ信号
として白色雑音を使うことができる。そして、ディザ信
号に対して、高域通過特性又は帯域通過特性を与える必
要がない。
【００３０】
【発明の効果】請求項１に係わる発明によれば、入出力
特性がＹ＝Ｘ＋（１−Ｚ -1 ） 2 ・（Ｑ N ＋Ｄ） となる。（１−Ｚ -1 ） 2 は高域通過特性をもつので、出
力においてディザＤは、量子化誤差Ｑ N と同様に、低域
成分が減衰されたものとなる。したがって、Ｓ／Ｎ比が
劣化せず、ディザ信号として白色雑音を使うことがで
き、ディザ信号に対して、高域通過特性又は帯域通過特
性を与える必要がない。 したがって、回路規模が増大し
ない。
特性がＹ＝Ｘ＋（１−Ｚ -1 ） 2 ・（Ｑ N ＋Ｄ） となる。（１−Ｚ -1 ） 2 は高域通過特性をもつので、出
力においてディザＤは、量子化誤差Ｑ N と同様に、低域
成分が減衰されたものとなる。したがって、Ｓ／Ｎ比が
劣化せず、ディザ信号として白色雑音を使うことがで
き、ディザ信号に対して、高域通過特性又は帯域通過特
性を与える必要がない。 したがって、回路規模が増大し
ない。
【００３１】
【図１】この発明の第１の実施例を示すブロック図であ
る。
る。
【図２】この発明の第１の実施例の説明に用いるグラフ
である。
である。
【図３】この発明の第２の実施例を示すブロック図であ
る。
る。
【図４】従来のノイズシェーピング回路の一例のブロッ
ク図である。
ク図である。
【図５】従来のノイズシェーピング回路の他の例のブロ
ック図である。
ック図である。
【図６】従来のノイズシェーピング回路の更に他の例の
ブロック図である。
ブロック図である。
【図７】従来のノイズシェーピング回路の更に他の例の
説明に用いるグラフである。
説明に用いるグラフである。
１，１１ 入力端子 ５，１９ ディザ信号発生回路 ６，２０ 量子化器 ７，２１ 出力端子
Claims (1)
- 【請求項１】 直列に接続された複数段の積分手段と、 上記複数段の積分手段の最終段に接続された量子化手段
と、 上記量子化手段の入力部に、少なくとも低域成分を含む
ディザ信号を加算する加算手段とを備え、 上記量子化手段の出力信号を上記複数段の積分手段に遅
延手段を介して帰還する ことを特徴とする量子化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24726392A JP3158712B2 (ja) | 1992-08-24 | 1992-08-24 | 量子化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24726392A JP3158712B2 (ja) | 1992-08-24 | 1992-08-24 | 量子化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677824A JPH0677824A (ja) | 1994-03-18 |
| JP3158712B2 true JP3158712B2 (ja) | 2001-04-23 |
Family
ID=17160878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24726392A Expired - Fee Related JP3158712B2 (ja) | 1992-08-24 | 1992-08-24 | 量子化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3158712B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7868798B2 (en) * | 2009-03-31 | 2011-01-11 | Lsi Corporation | Methods and apparatus for whitening quantization noise in a delta-sigma modulator using dither signal |
-
1992
- 1992-08-24 JP JP24726392A patent/JP3158712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677824A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0185999B1 (ko) | 다수의 시그마-델타 변조기로 구성된 a/d 신호 변환기 | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5414424A (en) | Fourth-order cascaded sigma-delta modulator | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| JP2005027170A (ja) | 縦続型デルタシグマ変調器 | |
| US5144306A (en) | Noise shaping circuit | |
| KR100497702B1 (ko) | 디지털데이터변환장치 | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| JP3247859B2 (ja) | オーディオ用デルタシグマ変調器 | |
| JP3113277B2 (ja) | シグマ−デルタ変調器をカスケード結合するための方法，及びシグマ−デルタ変調システム | |
| US4859883A (en) | Digital circuit arrangement for quantization-noise reduction | |
| US6300890B1 (en) | Delta-sigma modulator and AD converter | |
| US5416483A (en) | Method and circuit for noise shaping | |
| JPH05304475A (ja) | ノイズシェイパ | |
| JPH07202707A (ja) | ２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| JPH07162312A (ja) | ノイズシェイパ | |
| JP3158712B2 (ja) | 量子化装置 | |
| US5990818A (en) | Method and apparatus for processing sigma-delta modulated signals | |
| JP2822734B2 (ja) | ノイズシェイパ | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| JPH0653836A (ja) | アナログデイジタル変換回路 | |
| JP2004080430A (ja) | Δς変換回路 | |
| KR0182034B1 (ko) | 시그마-델타 변조를 이용한 고차 잡음 정형 변조기 | |
| JP2621721B2 (ja) | ノイズシェーピング方法及び回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080216 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090216 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |