JPH07202707A - ２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム - Google Patents
２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システムInfo
- Publication number
- JPH07202707A JPH07202707A JP6316351A JP31635194A JPH07202707A JP H07202707 A JPH07202707 A JP H07202707A JP 6316351 A JP6316351 A JP 6316351A JP 31635194 A JP31635194 A JP 31635194A JP H07202707 A JPH07202707 A JP H07202707A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- sigma
- input
- output
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
Abstract
(57)【要約】
【目的】 ２つの二次シグマ−デルタ変調器をカスケー
ド接続する方法を提供する。 【構成】 方法は、第１段の量子化器への入力を第２段
に送るステップを含む。実際は、この入力は、第１の二
次ループの出力と第１の変調器の量子化ノイズとの差で
ある。またこの方法は、第１のループからの量子化のノ
イズおよび第１のループからの出力を最終出力ｙout か
ら取除くステップを含む。
ド接続する方法を提供する。 【構成】 方法は、第１段の量子化器への入力を第２段
に送るステップを含む。実際は、この入力は、第１の二
次ループの出力と第１の変調器の量子化ノイズとの差で
ある。またこの方法は、第１のループからの量子化のノ
イズおよび第１のループからの出力を最終出力ｙout か
ら取除くステップを含む。
Description
【０００１】
【関連出願の相互参照】この出願は、平成６年８月２５
日に出願された特願平６−２００７２７、および平成６
年１１月２日に出願された特願平６−２６９６７１に関
連する。関連出願の両方はこの発明の譲受人に譲渡され
ており、ここに全文を引用により援用する。
日に出願された特願平６−２００７２７、および平成６
年１１月２日に出願された特願平６−２６９６７１に関
連する。関連出願の両方はこの発明の譲受人に譲渡され
ており、ここに全文を引用により援用する。
【０００２】
【発明の分野】この発明は、一般的にシグマ−デルタ変
調器に関する。さらに特定的に、この発明は、シグマ−
デルタ変調器をカスケード接続する方法に関する。
調器に関する。さらに特定的に、この発明は、シグマ−
デルタ変調器をカスケード接続する方法に関する。
【０００３】
【関連技術の説明】関連出願で詳細に議論されたよう
に、最近オーディオおよびＩＳＤＮアプリケーションに
おいて、高次のシグマ−デルタ変調器が益々興味あるも
のになってきた。１つの理由は、オーディオおよびＩＳ
ＤＮ設備に高次の変調器を導入することで、行なわれる
べき積分の数が増大しその結果、通過帯域のノイズレベ
ルが低くなり、量子化ノイズが周波数のより高いレベル
にシフトされることである。ということである。しばし
ば「積分による量子化ノイズ整形」と称されるこの技術
は、改良された信号対ノイズ比および改良された精度を
提供する。
に、最近オーディオおよびＩＳＤＮアプリケーションに
おいて、高次のシグマ−デルタ変調器が益々興味あるも
のになってきた。１つの理由は、オーディオおよびＩＳ
ＤＮ設備に高次の変調器を導入することで、行なわれる
べき積分の数が増大しその結果、通過帯域のノイズレベ
ルが低くなり、量子化ノイズが周波数のより高いレベル
にシフトされることである。ということである。しばし
ば「積分による量子化ノイズ整形」と称されるこの技術
は、改良された信号対ノイズ比および改良された精度を
提供する。
【０００４】カレマ（Karema）らによる米国特許第５，
０６１，９２４号において、２つの二次変調器のカスケ
ードを含む四次トポロジィが既に紹介されている。これ
は図１に示されており、この図では２つの二次変調器各
々は包括的に参照番号１０で示されている。ここに示さ
れているように、二次変調器のオーバフローを阻止する
ために、２つの変調器の間に１／Ｃの利得が（利得要素
１２の形で）加えられている。関連出願で詳細に議論さ
れたある他の先行技術の変調器と同様に、カレマらのカ
スケードにデジタル回路が加えられる。包括的に参照番
号１４で示されるこの回路は、図１の下部に示される。
この回路は、第２の変調器の量子化誤差が四次整形を受
取るような態様で、２つの二次セクションの量子化され
た出力ｙ 1 、ｙ2 を結合する。コンバータへの入力がｘ
として与えられ、第２の変調器の量子化誤差がＥ2 とし
て与えられると、代数的には出力ｙは次式のように表わ
される得る。
０６１，９２４号において、２つの二次変調器のカスケ
ードを含む四次トポロジィが既に紹介されている。これ
は図１に示されており、この図では２つの二次変調器各
々は包括的に参照番号１０で示されている。ここに示さ
れているように、二次変調器のオーバフローを阻止する
ために、２つの変調器の間に１／Ｃの利得が（利得要素
１２の形で）加えられている。関連出願で詳細に議論さ
れたある他の先行技術の変調器と同様に、カレマらのカ
スケードにデジタル回路が加えられる。包括的に参照番
号１４で示されるこの回路は、図１の下部に示される。
この回路は、第２の変調器の量子化誤差が四次整形を受
取るような態様で、２つの二次セクションの量子化され
た出力ｙ 1 、ｙ2 を結合する。コンバータへの入力がｘ
として与えられ、第２の変調器の量子化誤差がＥ2 とし
て与えられると、代数的には出力ｙは次式のように表わ
される得る。
【０００５】ｙ＝ｚ-4ｘ＋Ｃ（１−ｚ-1）4 Ｅ2 同時係属中の特願平６−２００７２７では、この発明の
発明者によって、３つのシグマ−デルタ変調器をカスケ
ード接続するためのシステムおよび方法が教示される。
このシステムおよび方法は、先行する変調器の量子化誤
差を表わす誤差信号を後続の変調器に与えることを含
む。誤差信号は、後続の変調器に与えられる前にファク
タによってスケーリングされる。後続の変調器の量子化
された誤差信号はその後、先行する変調器の量子化され
た出力と結合される前に、もとのスケールファクタの逆
数によってスケーリングされる。３つの変調器の量子化
された出力の結合は、前の段の量子化誤差を相殺する一
方で最終段のノイズを整形し、それによりノイズのほと
んどが高い周波数におかれるというやり方で行なわれ
る。
発明者によって、３つのシグマ−デルタ変調器をカスケ
ード接続するためのシステムおよび方法が教示される。
このシステムおよび方法は、先行する変調器の量子化誤
差を表わす誤差信号を後続の変調器に与えることを含
む。誤差信号は、後続の変調器に与えられる前にファク
タによってスケーリングされる。後続の変調器の量子化
された誤差信号はその後、先行する変調器の量子化され
た出力と結合される前に、もとのスケールファクタの逆
数によってスケーリングされる。３つの変調器の量子化
された出力の結合は、前の段の量子化誤差を相殺する一
方で最終段のノイズを整形し、それによりノイズのほと
んどが高い周波数におかれるというやり方で行なわれ
る。
【０００６】特願平６−２６９６７１では、この発明の
発明者によって、すぐ上の段落で議論されたシステムお
よび方法が改良された。この改良されたシステムおよび
方法は、各段の量子化器の入力を後続の段に送ることを
含む。各量子化器の出力と各量子化器の入力との間の差
を得る必要性はない。後続の段の各々に送られる信号が
前の段の出力と前の段の量子化ノイズとの差である。第
１の２段の量子化ノイズおよび第１の２段の出力の両方
を取除く補正ネットワークが含まれる。このようにカス
ケード接続された変調器の最終出力は、それへの入力の
遅延されたバージョンに四次ハイパス機能で整形された
最終段のスケーリングされたバージョンを加えたもので
ある。
発明者によって、すぐ上の段落で議論されたシステムお
よび方法が改良された。この改良されたシステムおよび
方法は、各段の量子化器の入力を後続の段に送ることを
含む。各量子化器の出力と各量子化器の入力との間の差
を得る必要性はない。後続の段の各々に送られる信号が
前の段の出力と前の段の量子化ノイズとの差である。第
１の２段の量子化ノイズおよび第１の２段の出力の両方
を取除く補正ネットワークが含まれる。このようにカス
ケード接続された変調器の最終出力は、それへの入力の
遅延されたバージョンに四次ハイパス機能で整形された
最終段のスケーリングされたバージョンを加えたもので
ある。
【０００７】前述のことを基本にして、四次シグマ−デ
ルタ変調器はあるアプリケーションにおいて次数の低い
変調器に対して重要な利点を有することを理解され認め
られたい。さらにこの点に関して、理想的なシグマ−デ
ルタ変調器の信号−ノイズ比（ＳＮＲ）は次式によって
求められる。
ルタ変調器はあるアプリケーションにおいて次数の低い
変調器に対して重要な利点を有することを理解され認め
られたい。さらにこの点に関して、理想的なシグマ−デ
ルタ変調器の信号−ノイズ比（ＳＮＲ）は次式によって
求められる。
【０００８】 ＳＮＲ＝（２Ｌ＋１）１０ｌｏｇ（ＯＳＲ）ｌｏｇ（π
2L／２Ｌ＋１） ここで、ＯＳＲはオーバサンプリング比であり、Ｌは変
調器の次数である。たとえば、Ｌ＝３でありＯＳＲ＝６
４であれば、ＳＮＲは１０５ｄＢに等しい。Ｌ＝４であ
り、ＯＳＲ＝６４であれば、ＳＮＲは１３２．３ｄＢに
等しい。したがって、四次ループは、同じオーバサンプ
リング比の三次ループよりも、１６ビットの性能に関す
る固有のマージンを多く有する。
2L／２Ｌ＋１） ここで、ＯＳＲはオーバサンプリング比であり、Ｌは変
調器の次数である。たとえば、Ｌ＝３でありＯＳＲ＝６
４であれば、ＳＮＲは１０５ｄＢに等しい。Ｌ＝４であ
り、ＯＳＲ＝６４であれば、ＳＮＲは１３２．３ｄＢに
等しい。したがって、四次ループは、同じオーバサンプ
リング比の三次ループよりも、１６ビットの性能に関す
る固有のマージンを多く有する。
【０００９】上で議論されたような四次シグマ−デルタ
変調器はこれまでにも提案されてきたが、先行技術の短
所および欠点は、使用すべき付加的なタイプのそのよう
な変調器がないということである。
変調器はこれまでにも提案されてきたが、先行技術の短
所および欠点は、使用すべき付加的なタイプのそのよう
な変調器がないということである。
【００１０】
【発明の概要】この発明は、新しい高次のシグマ−デル
タ変調器システムを提供することによって、上述の短所
および欠点を克服する。この発明の教示に従えば、２つ
の二次変調器からなる四次シグマ−デルタ変調器システ
ムでは、第１の二次ループの第１の量子化器への入力だ
けが、第２の二次ループの入力に送られる。さらにこの
発明の教示に従えば、第１のループからの量子化ノイズ
および第１のループからの出力の両方を取除くように補
正論理が含まれる。
タ変調器システムを提供することによって、上述の短所
および欠点を克服する。この発明の教示に従えば、２つ
の二次変調器からなる四次シグマ−デルタ変調器システ
ムでは、第１の二次ループの第１の量子化器への入力だ
けが、第２の二次ループの入力に送られる。さらにこの
発明の教示に従えば、第１のループからの量子化ノイズ
および第１のループからの出力の両方を取除くように補
正論理が含まれる。
【００１１】さらに特定的に、この発明は２つの二次シ
グマ−デルタ変調器をカスケード接続する方法を提供
し、その各々は段を構成しかつ量子化器を有し、この方
法では、第１段の量子化器への入力を得るステップと、
第２段にその入力を送るステップと、少なくとも部分的
に第１段からの量子化ノイズおよび出力を取除くように
動作する補正ネットワークに第１および第２段両方の出
力を送るステップとが含まれる。
グマ−デルタ変調器をカスケード接続する方法を提供
し、その各々は段を構成しかつ量子化器を有し、この方
法では、第１段の量子化器への入力を得るステップと、
第２段にその入力を送るステップと、少なくとも部分的
に第１段からの量子化ノイズおよび出力を取除くように
動作する補正ネットワークに第１および第２段両方の出
力を送るステップとが含まれる。
【００１２】またこの発明は、２つの二次シグマ−デル
タ変調器を含むシグマ−デルタ変調器システムを提供
し、その各々は段を構成しかつ量子化器を有し、このシ
ステムでは、第１段の量子化器への入力を得る手段と、
第２段にその入力を送る手段と、少なくとも部分的に第
１段からの量子化ノイズおよび出力を取除くように動作
する補正ネットワークに第１および第２段両方の出力を
送る手段とが含まれる。
タ変調器を含むシグマ−デルタ変調器システムを提供
し、その各々は段を構成しかつ量子化器を有し、このシ
ステムでは、第１段の量子化器への入力を得る手段と、
第２段にその入力を送る手段と、少なくとも部分的に第
１段からの量子化ノイズおよび出力を取除くように動作
する補正ネットワークに第１および第２段両方の出力を
送る手段とが含まれる。
【００１３】この発明の実施例は先行技術のシステムに
対して多くの利点を提供する。先行技術のシステムでは
なくこの発明の実施例がアナログ−デジタル（Ａ／Ｄ）
システムに使用されれば、要求されるキャパシタは少な
くなる。この結果、コストが低くなり、製造が簡単にな
り、簡易化された構成が得られる。
対して多くの利点を提供する。先行技術のシステムでは
なくこの発明の実施例がアナログ−デジタル（Ａ／Ｄ）
システムに使用されれば、要求されるキャパシタは少な
くなる。この結果、コストが低くなり、製造が簡単にな
り、簡易化された構成が得られる。
【００１４】したがって、この発明の目的は、新しいタ
イプの四次シグマ−デルタ変調器を提供することであ
る。
イプの四次シグマ−デルタ変調器を提供することであ
る。
【００１５】この発明の他の目的は、先行技術のＤ／Ａ
コンバータに比べて段間で行なわれなければならない減
算の数が少ないＤ／Ａコンバータを提供することであ
る。
コンバータに比べて段間で行なわれなければならない減
算の数が少ないＤ／Ａコンバータを提供することであ
る。
【００１６】この発明のさらに他の目的は、先行技術の
Ａ／Ｄコンバータに比べて使用されなければならないキ
ャパシタの数がより少ないＡ／Ｄコンバータを提供する
ことである。
Ａ／Ｄコンバータに比べて使用されなければならないキ
ャパシタの数がより少ないＡ／Ｄコンバータを提供する
ことである。
【００１７】この発明の他の目的、利点および新規な特
徴は、添付図面と関連させて次の詳しい説明を参照する
ことで最も理解され得る。
徴は、添付図面と関連させて次の詳しい説明を参照する
ことで最も理解され得る。
【００１８】
【発明の詳しい説明】同じまたは同様の要素が図中で同
一の参照番号を用いて示されている図を参照して、さら
に特定的に図２を参照して、包括的に参照番号１６で示
されるこの発明の実施例の略図が示されている。
一の参照番号を用いて示されている図を参照して、さら
に特定的に図２を参照して、包括的に参照番号１６で示
されるこの発明の実施例の略図が示されている。
【００１９】実施例１６は、第１の従来の二次シグマ−
デルタ変調器（包括的に参照番号１８で示される）、お
よび第２の従来の二次シグマ−デルタ変調器（包括的に
参照番号２０で示される）を含む。
デルタ変調器（包括的に参照番号１８で示される）、お
よび第２の従来の二次シグマ−デルタ変調器（包括的に
参照番号２０で示される）を含む。
【００２０】図２で示されたこの発明の実施例と図１に
示されたカレマらのシステムとの間には、２つの基本的
な違いがある。第１に、カレマらのシステムでは、第１
の変調器の量子化器の入力と第１の変調器の出力との間
の差をとることによって誤差信号が生じる。その後、こ
の誤差信号は第２の二次変調器の入力に送られる。一方
でこの発明の教示に従えば、（図２のライン２２上の）
第１の量子化器への入力のみが第２の二次ループの入力
に送られる。これによっていくつかの利点が提供され
る。Ａ／Ｄコンバータとしての使用に関して、そのよう
な利点の１つとして、要求されるキャパシタの数はより
少ないということがある。これによって製造および構成
が簡略化されコストが低くなる。第１のループの量子化
器（すなわち図１の要素２４）への入力はｙ1 −Ｅ1 と
して表わされる得る。すなわち、これは、第１の二次ル
ープの出力と量子化器２４の量子化ノイズＥ1 との間の
差である。
示されたカレマらのシステムとの間には、２つの基本的
な違いがある。第１に、カレマらのシステムでは、第１
の変調器の量子化器の入力と第１の変調器の出力との間
の差をとることによって誤差信号が生じる。その後、こ
の誤差信号は第２の二次変調器の入力に送られる。一方
でこの発明の教示に従えば、（図２のライン２２上の）
第１の量子化器への入力のみが第２の二次ループの入力
に送られる。これによっていくつかの利点が提供され
る。Ａ／Ｄコンバータとしての使用に関して、そのよう
な利点の１つとして、要求されるキャパシタの数はより
少ないということがある。これによって製造および構成
が簡略化されコストが低くなる。第１のループの量子化
器（すなわち図１の要素２４）への入力はｙ1 −Ｅ1 と
して表わされる得る。すなわち、これは、第１の二次ル
ープの出力と量子化器２４の量子化ノイズＥ1 との間の
差である。
【００２１】図２で示されたこの発明の実施例と図１に
示されたカレマらのシステムとの間の第２の大きな違い
は、補正論理に在る。第２の二次ループ２０の出力は、
そこに第１の二次ループの出力を有する項を含むので、
第１のループからの量子化ノイズおよび第１のループか
らの出力の両方を補正論理は取除かなければならない。
より具体的に、当業者には周知であるように、二次シグ
マ−デルタ変調器の標準式は次のようである。
示されたカレマらのシステムとの間の第２の大きな違い
は、補正論理に在る。第２の二次ループ２０の出力は、
そこに第１の二次ループの出力を有する項を含むので、
第１のループからの量子化ノイズおよび第１のループか
らの出力の両方を補正論理は取除かなければならない。
より具体的に、当業者には周知であるように、二次シグ
マ−デルタ変調器の標準式は次のようである。
【００２２】ｙ＝ｚ-2ｘ＋（１−ｚ-1）2 Ｅ ここで、Ｅは量子化誤差である。その事実に基づいて、
図１を参照して、 ｙ1 ＝ｚ-2ｘ＋（１−ｚ-1）2 Ｅ1 であり、 ｙ2 ＝１／Ｃｚ-2ｙ1 −１／Ｃｚ-2Ｅ1 ＋（１−ｚ-1）
2 Ｅ2 である。
図１を参照して、 ｙ1 ＝ｚ-2ｘ＋（１−ｚ-1）2 Ｅ1 であり、 ｙ2 ＝１／Ｃｚ-2ｙ1 −１／Ｃｚ-2Ｅ1 ＋（１−ｚ-1）
2 Ｅ2 である。
【００２３】ｙ2 にＣを乗じｙ3 を展開すると次式のよ
うになる。 ｙ3 ＝ｚ-2ｙ1 −ｚ-2Ｅ1 ＋Ｃ（１−ｚ-1）2 Ｅ2 ｚ-2ｙ1 をｙ3 から減じてｙ4 を展開すると次式のよう
になる。
うになる。 ｙ3 ＝ｚ-2ｙ1 −ｚ-2Ｅ1 ＋Ｃ（１−ｚ-1）2 Ｅ2 ｚ-2ｙ1 をｙ3 から減じてｙ4 を展開すると次式のよう
になる。
【００２４】 ｙ4 ＝−ｚ-2Ｅ1 ＋Ｃ（１−ｚ-1）2 Ｅ2 次にｙ4 に（（１−ｚ-1）2 を乗じｙ5 を展開すると次
式のようになる。
式のようになる。
【００２５】ｙ5 ＝−ｚ-2（１−ｚ-1）2 Ｅ1 ＋Ｃ（１
−ｚ-1）4 Ｅ2 その後ｙ1 にｚ-2を乗じｙ6 を展開すると次式のように
なる。
−ｚ-1）4 Ｅ2 その後ｙ1 にｚ-2を乗じｙ6 を展開すると次式のように
なる。
【００２６】ｙ6 ＝ｚ-4ｘ＋ｚ-2（１−ｚ-1）2 Ｅ1 最後に、ｙ5 にｙ6 を加えてｙout を展開すると次式の
ようになる。
ようになる。
【００２７】ｙout ＝ｚ-4ｘ＋Ｃ（１−ｚ-1）4 Ｅ2 前述のことは図３に示されたブロック図に変換される。
このように、図２でそれぞれ参照番号２６および２８を
付して示され、図２の回路において入力ｘ（参照番号３
０を付す）がそれに与えられると発生する、ｙ1 および
ｙ2 出力は、図３の回路では、入力ｘ３０および（四次
整形される）Ｅ2 だけの関数である最終出力ｙout ３２
を発生するように修正され得る。
このように、図２でそれぞれ参照番号２６および２８を
付して示され、図２の回路において入力ｘ（参照番号３
０を付す）がそれに与えられると発生する、ｙ1 および
ｙ2 出力は、図３の回路では、入力ｘ３０および（四次
整形される）Ｅ2 だけの関数である最終出力ｙout ３２
を発生するように修正され得る。
【００２８】図４を参照して、この発明の教示に従った
「修正された２−２」変調器のシミュレートされたＳＮ
Ｒ性能のプロットが示されている。このプロットはこの
発明の実施例による極めて良好な性能を示す。
「修正された２−２」変調器のシミュレートされたＳＮ
Ｒ性能のプロットが示されている。このプロットはこの
発明の実施例による極めて良好な性能を示す。
【００２９】前述のことに基づいて、この発明は２つの
二次変調器を含む四次シグマ−デルタ変調器を提供する
ことを当業者は理解され認められたい。提供された変調
器は先行技術とはいくつかの点において異なっており、
一般的に部品の数およびコストを低減し構成および製造
を簡略化する。より特定的に、この発明の実施例では、
第１の量子化器への入力だけが第２の二次ループの入力
に送られる。この点が、第１の量子化器の入力と第１の
量子化器の出力との間の差をとることによって誤差信号
がまず発生し、その後誤差信号が第２の二次ループの入
力に送られる、先行技術システムとは異なる。また、こ
の発明の実施例は、第１のループからの量子化ノイズを
および第１のループからの出力を取除く補正論理を含
む。
二次変調器を含む四次シグマ−デルタ変調器を提供する
ことを当業者は理解され認められたい。提供された変調
器は先行技術とはいくつかの点において異なっており、
一般的に部品の数およびコストを低減し構成および製造
を簡略化する。より特定的に、この発明の実施例では、
第１の量子化器への入力だけが第２の二次ループの入力
に送られる。この点が、第１の量子化器の入力と第１の
量子化器の出力との間の差をとることによって誤差信号
がまず発生し、その後誤差信号が第２の二次ループの入
力に送られる、先行技術システムとは異なる。また、こ
の発明の実施例は、第１のループからの量子化ノイズを
および第１のループからの出力を取除く補正論理を含
む。
【００３０】明らかに、上述の教示に鑑みて、多くの修
正および変形が可能である。これらは、これらに限定さ
れるわけではないがクリッピングを防ぐための積分の各
段の前および後のスケーリングおよび／または多レベル
量子化器の使用を含む。したがって、前掲の特許請求の
範囲内で、この発明は特に上で説明された以外でも実施
され得る。
正および変形が可能である。これらは、これらに限定さ
れるわけではないがクリッピングを防ぐための積分の各
段の前および後のスケーリングおよび／または多レベル
量子化器の使用を含む。したがって、前掲の特許請求の
範囲内で、この発明は特に上で説明された以外でも実施
され得る。
【図１】２つの二次変調器のカスケードを含む先行技術
の四次シグマ−デルタ変調器の略図である。
の四次シグマ−デルタ変調器の略図である。
【図２】この発明の実施例の略図である。
【図３】この発明の教示に従った補正ネットワークの略
図である。
図である。
【図４】この発明の実施例のためのシミュレートされた
ＳＮＲの性能のプロットである。
ＳＮＲの性能のプロットである。
１８ 二次シグマ−デルタ変調器 ２０ 二次シグマ−デルタ変調器 ２４ 量子化器 ３２ 最終出力
Claims (8)
- 【請求項１】 ２つのシグマ−デルタ変調器をカスケー
ド接続する方法であって、前記２つのシグマ−デルタ変
調器の各々は段を構成し、２つの前記段は第１および第
２段として相互関係にあり、前記段の各々は量子化器を
有し、前記方法は、 前記第１段の前記量子化器への入力を得るステップと、 前記第１段の前記量子化器への入力を前記第２段に与え
るステップと、 前記第１段の出力および前記第２段の前記出力を補正ネ
ットワークに送って最終出力ｙout を発生するステップ
とを含み、前記補正ネットワークは少なくとも部分的に
第１段からの量子化ノイズおよび第１段からの出力を取
除くように動作する、２つのシグマ−デルタ変調器をカ
スケード接続する方法。 - 【請求項２】 前記第１段は二次シグマ−デルタ変調器
を含む、請求項１に記載の方法。 - 【請求項３】 前記第２段は二次シグマ−デルタ変調器
を含む、請求項２に記載の方法。 - 【請求項４】 前記取除くステップは、次式、 ｙout ＝ｚ-4ｘ＋Ｃ（１−ｚ-1）4 Ｅ2 を適用することによって達成され、上の式においてｘは
入力であり、ｚは積分演算からもたらされる値であり、
Ｅ2 は第２段の量子化ノイズであり、Ｃは定数である、
請求項１に記載の方法。 - 【請求項５】 シグマ−デルタ変調器システムであっ
て、前記システムは２つのシグマ−デルタ変調器を含
み、前記２つのシグマ−デルタ変調器の各々は段を構成
し、前記２つの段は第１および第２段として相互関係に
あり、前記段の各々は量子化器を有し、前記システム
は、 前記第１段の前記量子化器への入力を得るための手段
と、 前記第１段の前記量子化器への入力を前記第２段に送る
ための手段と、 第１段の出力および第２段の出力を入力として受取りか
つそこから最終出力ｙ out を発生する、補正ネットワー
クとを含み、前記補正ネットワークは少なくとも部分的
に第１段からの量子化ノイズおよび第１段からの出力を
取除くように動作する、シグマ−デルタ変調器システ
ム。 - 【請求項６】 前記第１段は二次シグマ−デルタ変調器
を含む、請求項５に記載のシステム。 - 【請求項７】 前記第２段は二次シグマ−デルタ変調器
を含む、請求項６に記載のシステム。 - 【請求項８】 前記取除くための手段は次式、 ｙout ＝ｚ-4ｘ＋Ｃ（１−ｚ-1）4 Ｅ2 を適用するための手段を含み、上の式でｘは入力であ
り、ｚは積分演算からもたらされる値であり、Ｅ2 は第
２段の量子化ノイズであり、Ｃは定数である、請求項５
に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/171,091 US5442354A (en) | 1993-08-26 | 1993-12-21 | Fourth-order cascaded sigma-delta modulator |
| US171091 | 1993-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07202707A true JPH07202707A (ja) | 1995-08-04 |
| JP3290320B2 JP3290320B2 (ja) | 2002-06-10 |
Family
ID=22622487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31635194A Expired - Lifetime JP3290320B2 (ja) | 1993-12-21 | 1994-12-20 | ２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5442354A (ja) |
| EP (1) | EP0660530A1 (ja) |
| JP (1) | JP3290320B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
| US7084797B2 (en) | 2003-10-28 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Delta sigma modulating apparatus |
| JP2014112775A (ja) * | 2012-12-05 | 2014-06-19 | Asahi Kasei Electronics Co Ltd | カスケードδς変調器及びそのデジタル−アナログ変換器 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI90296C (fi) * | 1992-01-28 | 1994-01-10 | Tapani Ritoniemi | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
| US5648779A (en) * | 1994-12-09 | 1997-07-15 | Advanced Micro Devices, Inc. | Sigma-delta modulator having reduced delay from input to output |
| US5592165A (en) * | 1995-08-15 | 1997-01-07 | Sigmatel, Inc. | Method and apparatus for an oversampled digital to analog convertor |
| US5949361A (en) * | 1997-05-12 | 1999-09-07 | The United States Of America Represented By The Secretary Of The Navy | Multi-stage delta sigma modulator with one or more high order sections |
| US6570512B1 (en) * | 1998-11-20 | 2003-05-27 | Infineon Technologies Ag | Circuit configuration for quantization of digital signals and for filtering quantization noise |
| US7450047B1 (en) * | 2007-09-06 | 2008-11-11 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution and increased dynamic range |
| US7522079B1 (en) * | 2007-09-06 | 2009-04-21 | National Semiconductor Corporation | Sigma-delta modulator with DAC resolution less than ADC resolution and increased tolerance of non-ideal integrators |
| WO2010046853A2 (en) * | 2008-10-23 | 2010-04-29 | Nxp B.V. | Sigma-delta modulator |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
| US4876542A (en) * | 1988-01-25 | 1989-10-24 | Motorola, Inc. | Multiple output oversampling A/D converter with each output containing data and noise |
| JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | Ａ／ｄ変換器 |
| FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
| US5065157A (en) * | 1990-04-06 | 1991-11-12 | General Electric Company | High order sigma delta oversampled analog-to-digital converter integrated circuit network with minimal power dissipation and chip area requirements |
| US5148166A (en) * | 1990-04-06 | 1992-09-15 | General Electric Company | Third order sigma delta oversampled analog-to-digital converter network with low component sensitivity |
| US5148167A (en) * | 1990-04-06 | 1992-09-15 | General Electric Company | Sigma-delta oversampled analog-to-digital converter network with chopper stabilization |
| US5103229A (en) * | 1990-04-23 | 1992-04-07 | General Electric Company | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantization |
| FR2660926B1 (fr) * | 1990-04-11 | 1992-07-31 | Bp Chemicals Snc | Prepolymere d'alpha-olefine contenant un metal de transition et procede de polymerisation d'alpha-olefine en phase gazeuse mettant en óoeuvre le prepolymere. |
| US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
| US5084702A (en) * | 1990-11-01 | 1992-01-28 | General Electric Company | Plural-order sigma-delta analog-to-digital converter using both single-bit and multiple-bit quantizers |
| US5061924B1 (en) * | 1991-01-25 | 1996-04-30 | American Telephone & Telegraph | Efficient vector codebook |
| US5181032A (en) * | 1991-09-09 | 1993-01-19 | General Electric Company | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback |
| FI90296C (fi) * | 1992-01-28 | 1994-01-10 | Tapani Ritoniemi | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
| DE59205500D1 (de) * | 1992-03-12 | 1996-04-04 | Siemens Ag | Sigma-Delta-Modulator |
| US5283578A (en) * | 1992-11-16 | 1994-02-01 | General Electric Company | Multistage bandpass Δ Σ modulators and analog-to-digital converters |
-
1993
- 1993-12-21 US US08/171,091 patent/US5442354A/en not_active Expired - Lifetime
-
1994
- 1994-12-12 EP EP94309247A patent/EP0660530A1/en not_active Withdrawn
- 1994-12-20 JP JP31635194A patent/JP3290320B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11308110A (ja) * | 1998-04-20 | 1999-11-05 | Asahi Kasei Micro Syst Co Ltd | デルタシグマ型アナログデジタル変換器 |
| US7084797B2 (en) | 2003-10-28 | 2006-08-01 | Matsushita Electric Industrial Co., Ltd. | Delta sigma modulating apparatus |
| JP2014112775A (ja) * | 2012-12-05 | 2014-06-19 | Asahi Kasei Electronics Co Ltd | カスケードδς変調器及びそのデジタル−アナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0660530A1 (en) | 1995-06-28 |
| JP3290320B2 (ja) | 2002-06-10 |
| US5442354A (en) | 1995-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414424A (en) | Fourth-order cascaded sigma-delta modulator | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| JPH07202707A (ja) | ２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| US5629701A (en) | Cascaded Nth order (N>2) feedforward sigma-delta modulators | |
| JP3033162B2 (ja) | ノイズシェーピング回路 | |
| US6300890B1 (en) | Delta-sigma modulator and AD converter | |
| JP2004500745A (ja) | カスケード・シグマデルタ変調器 | |
| JPH08330967A (ja) | デルタ・シグマ変調回路 | |
| JP4530119B2 (ja) | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ | |
| US6600789B1 (en) | Signal processing method and device | |
| EP0314182A2 (en) | Digital code converter formed of a decreased number of circuit elements | |
| KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
| JP2002530989A (ja) | シグマ−デルタｄ／ａコンバータ | |
| JP2624290B2 (ja) | オーバーサンプリング型ビット圧縮装置 | |
| JP3158712B2 (ja) | 量子化装置 | |
| JPH11308110A (ja) | デルタシグマ型アナログデジタル変換器 | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| KR0182034B1 (ko) | 시그마-델타 변조를 이용한 고차 잡음 정형 변조기 | |
| Angus | Direct DSP on sigma-delta encoded audio signals | |
| JP2689858B2 (ja) | ノイズシェイパ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080322 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090322 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100322 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110322 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120322 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130322 Year of fee payment: 11 |