JP2624290B2 - オーバーサンプリング型ビット圧縮装置 - Google Patents
オーバーサンプリング型ビット圧縮装置Info
- Publication number
- JP2624290B2 JP2624290B2 JP8160188A JP8160188A JP2624290B2 JP 2624290 B2 JP2624290 B2 JP 2624290B2 JP 8160188 A JP8160188 A JP 8160188A JP 8160188 A JP8160188 A JP 8160188A JP 2624290 B2 JP2624290 B2 JP 2624290B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- noise shaping
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は語長の長いディジタル信号を高速サンブリン
グされた語長の短いディジタル信号に変換するオーバー
サンプリング型ビット圧縮装置に関し、特に多段ノイズ
シェーピング型ビット圧縮装置に関するものである。
グされた語長の短いディジタル信号に変換するオーバー
サンプリング型ビット圧縮装置に関し、特に多段ノイズ
シェーピング型ビット圧縮装置に関するものである。
従来の技術 オーバーサンプリング型ビット圧縮装置には様々な方
式が存在し、例えばデルタ変調方式、デルターシグマ
（Δ−Σ）変調方式、二重積分形デルターシグマ（Δ−
Σ）変調方式などが知られている。これらの方式の発展
した形態として多段ノイズシェーピング型ビット圧縮装
置が報告されている。この方式について従来用いられて
きた回路構成を第５図に示し、その説明を行なう。な
お、この多段ノイズシェーピング型ビット圧縮装置の文
献としては、例えば「アイシーエーエスエスピー86」
（ICASSP86 PP.1545〜1548）にその記載がある。
式が存在し、例えばデルタ変調方式、デルターシグマ
（Δ−Σ）変調方式、二重積分形デルターシグマ（Δ−
Σ）変調方式などが知られている。これらの方式の発展
した形態として多段ノイズシェーピング型ビット圧縮装
置が報告されている。この方式について従来用いられて
きた回路構成を第５図に示し、その説明を行なう。な
お、この多段ノイズシェーピング型ビット圧縮装置の文
献としては、例えば「アイシーエーエスエスピー86」
（ICASSP86 PP.1545〜1548）にその記載がある。
第５図において、51,52,53,54は加算器、55,56,57は
遅延回路、58,59は積分回路、510,511は量子化器、512
は微分回路である。このうち、加算器51,52、遅延回路5
5,56、積分回路58、および量子化器510によって構成さ
れる部分が第一のノイズシェーピング量子化ループであ
り、加算器53、遅延回路57、積分回路59、量子化器51
1、および微分回路512によって構成される部分が第二の
ノイズシェーピング量子化ループである。
遅延回路、58,59は積分回路、510,511は量子化器、512
は微分回路である。このうち、加算器51,52、遅延回路5
5,56、積分回路58、および量子化器510によって構成さ
れる部分が第一のノイズシェーピング量子化ループであ
り、加算器53、遅延回路57、積分回路59、量子化器51
1、および微分回路512によって構成される部分が第二の
ノイズシェーピング量子化ループである。
入力ディジタル信号は加算器51を介して積分回路58に
入力され、累積加算されて出力される。このディジタル
出力は量子化器510で量子化（分解能を低減）されて出
力され、遅延回路55を介して加算器51への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
入力され、累積加算されて出力される。このディジタル
出力は量子化器510で量子化（分解能を低減）されて出
力され、遅延回路55を介して加算器51への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
次に、量子化器510の入力信号と出力信号を遅延回路5
5,56を介して加算器52へ入力し、加算器52の出力（量子
化器510の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器53へ入力されて
いる。加算器53の出力信号は、第一のノイズシェーピン
グ量子化ループと同様に積分回路59、量子化器511、遅
延回路57を介して加算器53へ帰還される。ここで、量子
化器511の出力信号は微分回路512で微分され、微分回路
512の出力は第二のノイズシェーピング量子化ループの
出力となる。第一、第二のノイズシェーピング量子化ル
ープの出力を加算器54で加算したものが、この回路の出
力である。
5,56を介して加算器52へ入力し、加算器52の出力（量子
化器510の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器53へ入力されて
いる。加算器53の出力信号は、第一のノイズシェーピン
グ量子化ループと同様に積分回路59、量子化器511、遅
延回路57を介して加算器53へ帰還される。ここで、量子
化器511の出力信号は微分回路512で微分され、微分回路
512の出力は第二のノイズシェーピング量子化ループの
出力となる。第一、第二のノイズシェーピング量子化ル
ープの出力を加算器54で加算したものが、この回路の出
力である。
いま、積分回路58,59の伝達特性Hiを 微分回路512の伝達特性Hdを Hd＝１−z-1 ………（２） とするとき、回路構成は第６図及び第７図で表される。
第６図は積分回路の構成を表し、61は入力信号と帰還
信号とを加算する加算器、62は加算器61の出力信号を遅
延して加算器61の入力へ帰還する遅延回路である。
信号とを加算する加算器、62は加算器61の出力信号を遅
延して加算器61の入力へ帰還する遅延回路である。
第７図は微分回路の構成を表し、71は入力信号と遅延
信号とを加算する加算器、72は入力信号を遅延して加算
器71の入力へ出力する遅延回路である。
信号とを加算する加算器、72は入力信号を遅延して加算
器71の入力へ出力する遅延回路である。
積分回路58,59と微分回路512が上記のように構成され
るとき、第一、第二のノイズシェーピング量子化ループ
の出力は以下のように表される。
るとき、第一、第二のノイズシェーピング量子化ループ
の出力は以下のように表される。
第一ループ出力DOUT1: DOUT1＝DIN・z-1＋Vqn1（１−z-1）・z-1 ………（３） 第二ループ出力DOUT2: DOUT2＝−Vqn1（１−z-1）・z-1＋Vqn2（１−z-1）２ ………（４） 但し DIN:第一ループ入力 Vqn1:量子化器510の量子化誤差 Vqn2:量子化器511の量子化誤差 従って、第一、第二のノイズシェーピング量子化ルー
プの出力を加算器54で加算すると、以下の出力を得る。
プの出力を加算器54で加算すると、以下の出力を得る。
全体出力DOUT: DOUT＝DIN・z-1＋Vqn2（１−z-1）２ ………（５） ここで、（１−z-1）の振幅特性は次式で求められ
る。
る。
|1−z-1|＝|1−e-iwt| ＝２・|SIN（θ/2）｜ ………（６） 但し θ：正規化周波数（サンプリング周波数＝２π） 量子化誤差Vqn2のパワーは［０〜π］の帯域内に一様
のレベルで分布するから、（６）式の振幅特性から明ら
かなように低い周波数ほど量子化雑音のレベルが低いこ
とがわかる。
のレベルで分布するから、（６）式の振幅特性から明ら
かなように低い周波数ほど量子化雑音のレベルが低いこ
とがわかる。
第８図は、第５図に示す回路において入力信号を振幅
±10000の正弦波（整数値）、量子化器510,511の出力を
0,±10000の三値（誤差が±5000以内）に設定し、入力
信号周波数をサンプリング周波数のおよそ64分の１とし
た場合の出力からスペクトル分布を求めたものである。
この場合のS/N比（信号周波数のパワーと帯域内の雑音
パワーとの比）は、帯域周波数をサンプリング周波数の
64分の１以下とした場合で、およそ78〜79dBである。
±10000の正弦波（整数値）、量子化器510,511の出力を
0,±10000の三値（誤差が±5000以内）に設定し、入力
信号周波数をサンプリング周波数のおよそ64分の１とし
た場合の出力からスペクトル分布を求めたものである。
この場合のS/N比（信号周波数のパワーと帯域内の雑音
パワーとの比）は、帯域周波数をサンプリング周波数の
64分の１以下とした場合で、およそ78〜79dBである。
多段ノイズシェーピング型ビット圧縮装置は、第５図
に示す回路のように第一、第二のノイズシェーピング量
子化ループに各１個の積分回路を含むものに限らない。
第二のノイズシェーピング量子化ループに２個の積分回
路を含むものの一例を第９図に示し、その説明をおこな
う。なお、２個の積分回路を含むノイズシェーピング量
子化ループは二重積分形デルターシグマ変調方式として
知られる方式（「アイイーイーイー トランザクション
ズ オン コミュニケーション」（IEEE TRANSACTIONS
ON COMMUNICATIONS,VOL COM−33,No.3,MARCH 1985 PP.2
49−258））である。
に示す回路のように第一、第二のノイズシェーピング量
子化ループに各１個の積分回路を含むものに限らない。
第二のノイズシェーピング量子化ループに２個の積分回
路を含むものの一例を第９図に示し、その説明をおこな
う。なお、２個の積分回路を含むノイズシェーピング量
子化ループは二重積分形デルターシグマ変調方式として
知られる方式（「アイイーイーイー トランザクション
ズ オン コミュニケーション」（IEEE TRANSACTIONS
ON COMMUNICATIONS,VOL COM−33,No.3,MARCH 1985 PP.2
49−258））である。
第９図において、91,92,93,94,95は加算器、96,97,98
は遅延回路、99,910,911は積分回路、912,913は量子化
器、914は微分回路である。このうち、加算器91,92、遅
延回路96,97、積分回路99、および量子化器912によって
構成される部分が第一のノイズシェーピング量子化ルー
プであり、加算器93,94、遅延回路98、積分回路910,91
1、量子化器913、および微分回路914によって構成され
る部分が第二のノイズシェーピング量子化ループであ
る。
は遅延回路、99,910,911は積分回路、912,913は量子化
器、914は微分回路である。このうち、加算器91,92、遅
延回路96,97、積分回路99、および量子化器912によって
構成される部分が第一のノイズシェーピング量子化ルー
プであり、加算器93,94、遅延回路98、積分回路910,91
1、量子化器913、および微分回路914によって構成され
る部分が第二のノイズシェーピング量子化ループであ
る。
入力ディジタル信号は加算器91を介して積分回路99に
入力され、累積加算されて出力される。このディジタル
出力は量子化器912で量子化（分解能を低減）されて出
力され、遅延回路96を介して加算器91への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
入力され、累積加算されて出力される。このディジタル
出力は量子化器912で量子化（分解能を低減）されて出
力され、遅延回路96を介して加算器91への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
次に、量子化器912の入力信号と出力信号を遅延回路9
6,97を介して加算器92へ入力し、加算器92の出力（量子
化器912の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器93へ入力されて
いる。加算器93の出力信号は、積分回路910、加算器9
4、積分回路911、量子化器913、遅延回路98を介して加
算器93,94へ帰還される。ここで量子化器913の出力信号
は微分回路914で微分され、微分回路914の出力は第二の
ノイズシェーピング量子化ループの出力となる。第一、
第二のノイズシェーピング量子化ループの出力を加算器
95で加算したものが、この回路の出力である。
6,97を介して加算器92へ入力し、加算器92の出力（量子
化器912の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器93へ入力されて
いる。加算器93の出力信号は、積分回路910、加算器9
4、積分回路911、量子化器913、遅延回路98を介して加
算器93,94へ帰還される。ここで量子化器913の出力信号
は微分回路914で微分され、微分回路914の出力は第二の
ノイズシェーピング量子化ループの出力となる。第一、
第二のノイズシェーピング量子化ループの出力を加算器
95で加算したものが、この回路の出力である。
いま、積分回路99,910,911の伝達特性Hi、および微分
回路914の伝達特性Hdを第５図の場合と同様とすると
き、第一、第二のノイズシェーピング量子化ループの出
力は以下のように表される。
回路914の伝達特性Hdを第５図の場合と同様とすると
き、第一、第二のノイズシェーピング量子化ループの出
力は以下のように表される。
第一ループ出力DOUT1: DOUT1＝DIN・z-1＋Vqn1（１−z-1）・z-1 ………（７） 第二ループ出力DOUT2: DOUT2＝−Vqn1（１−z-1）・z-1＋Vqn2（１−z-1）３ ………（８） 但し DIN:第一ループ入力 Vqn1:量子化器912の量子化誤差 Vqn2:量子化器913の量子化誤差 従って、第一、第二のノイズシェーピング量子化ルー
プの出力を加算器95で加算すると、以下の出力を得る。
プの出力を加算器95で加算すると、以下の出力を得る。
全体出力DOUT: DOUT＝DIN・z-1＋Vqn2（１−z-1）３ ………（９） この（９）式を（５）式と比べると、Vqn2にかかって
いる微分特性（１−z-1）が（５）式では２乗なのに対
して（９）式では３乗になっている。（１−z-1）の振
幅特性は（６）式で表されるから、低周波数帯における
量子化雑音のレベルは（９）式の方が低くなる。
いる微分特性（１−z-1）が（５）式では２乗なのに対
して（９）式では３乗になっている。（１−z-1）の振
幅特性は（６）式で表されるから、低周波数帯における
量子化雑音のレベルは（９）式の方が低くなる。
第10図は、第９図に示す回路において入力信号を振幅
±10000の正弦波（整数値）、量子化器912,913の出力を
0,±10000の三値（誤差が±5000以内）に設定し、入力
信号周波数をサンプリング周波数のおよそ64分の１とし
た場合の出力からスペクトル分布を求めたものである。
この場合のS/N比は、帯域周波数をサンプリング周波数
の64分の１以下とした場合で、およそ88〜89dBである。
±10000の正弦波（整数値）、量子化器912,913の出力を
0,±10000の三値（誤差が±5000以内）に設定し、入力
信号周波数をサンプリング周波数のおよそ64分の１とし
た場合の出力からスペクトル分布を求めたものである。
この場合のS/N比は、帯域周波数をサンプリング周波数
の64分の１以下とした場合で、およそ88〜89dBである。
発明が解決しようとする課題 しかしながら第５図や第９図に示す構成では、一度信
号が入力されると積分回路に累積された信号は入力信号
が再び零になっても零には戻らない。従って入力信号が
零に固定されていても常に出力が変動し、これによって
発生する雑音が問題となっていた。
号が入力されると積分回路に累積された信号は入力信号
が再び零になっても零には戻らない。従って入力信号が
零に固定されていても常に出力が変動し、これによって
発生する雑音が問題となっていた。
この雑音を除去するためには、積分回路の遅延回路に
蓄えられた値を強制的に零にする（リセットする）など
して出力を停止する方法が考えられる。ところがこの方
法を用いると、出力が停止した瞬間パルス状の出力が現
れてしまうために、現実には使用することが出来ない。
この様子を第11図及び第12図に示す。
蓄えられた値を強制的に零にする（リセットする）など
して出力を停止する方法が考えられる。ところがこの方
法を用いると、出力が停止した瞬間パルス状の出力が現
れてしまうために、現実には使用することが出来ない。
この様子を第11図及び第12図に示す。
第11図は、第５図に示す回路において入力信号を振動
±200の正弦波（整数値）、量子化器510,511の出力を0,
±10000の三値（誤差が±5000以内）に設定し、入力信
号周波数をサンプリング周波数の64分の１とした場合の
ものであって、入力信号を停止してから100クロック後
に積分回路の遅延回路を強制的に零にしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）の伝達特
性HLPFは、 HLPF＝（１−z-16）3/（１−z-1）３ ………（10） で表される。
±200の正弦波（整数値）、量子化器510,511の出力を0,
±10000の三値（誤差が±5000以内）に設定し、入力信
号周波数をサンプリング周波数の64分の１とした場合の
ものであって、入力信号を停止してから100クロック後
に積分回路の遅延回路を強制的に零にしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）の伝達特
性HLPFは、 HLPF＝（１−z-16）3/（１−z-1）３ ………（10） で表される。
第12図は、第９図に示す回路において入力信号を振幅
±200の正弦波（整数値）、量子化器912,913の出力を0,
±10000の三値（誤差が±5000以内）に設定し、入力信
号周波数をサンプリング周波数の64分の１とした場合の
ものであって、入力信号を停止してから100クロック後
に積分回路の遅延回路を強制的に零にしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）は、（1
0）式に示すものである。
±200の正弦波（整数値）、量子化器912,913の出力を0,
±10000の三値（誤差が±5000以内）に設定し、入力信
号周波数をサンプリング周波数の64分の１とした場合の
ものであって、入力信号を停止してから100クロック後
に積分回路の遅延回路を強制的に零にしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）は、（1
0）式に示すものである。
第11図、第12図に現れているように、積分回路の遅延
回路を強制的に零にするとパルス状の出力が現れてしま
う、という問題点があった。
回路を強制的に零にするとパルス状の出力が現れてしま
う、という問題点があった。
この積分回路の遅延回路を強制的に零にするとパルス
状の出力が現れてしまう、という現象が発生する原因
は、第１のノイズシェーピング量子化ループの積分回路
に積分値が残留していることにある。これを第５図の回
路を例に説明する。
状の出力が現れてしまう、という現象が発生する原因
は、第１のノイズシェーピング量子化ループの積分回路
に積分値が残留していることにある。これを第５図の回
路を例に説明する。
入力信号が零になると、積分回路58に蓄えられた値は
量子化器510の出力判定レベル以下の値になると、その
ままの値を保持することになる。このとき量子化器510
の出力は零のままであるから、積分回路58に残留した値
は遅延回路56、加算器52を介して第２のノイズシェーピ
ング量子化ループに入力することになる。即ち、入力信
号が零になっても第２のノイズシェーピング量子化ルー
プには直流成分が入力されている。従って量子化器511
の出力には直流成分が含まれているのである。ただし、
直流成分は微分回路512によって除去されているので出
力には現れない。
量子化器510の出力判定レベル以下の値になると、その
ままの値を保持することになる。このとき量子化器510
の出力は零のままであるから、積分回路58に残留した値
は遅延回路56、加算器52を介して第２のノイズシェーピ
ング量子化ループに入力することになる。即ち、入力信
号が零になっても第２のノイズシェーピング量子化ルー
プには直流成分が入力されている。従って量子化器511
の出力には直流成分が含まれているのである。ただし、
直流成分は微分回路512によって除去されているので出
力には現れない。
さて、ここで積分回路59を停止して量子化器511の出
力を強制的に零にすると、直流成分も同時に零になって
しまうから、いわゆるステップ応答が量子化器511から
出力されることになる。この出力は微分回路512によっ
てパルス状の出力となって現れてしまう。
力を強制的に零にすると、直流成分も同時に零になって
しまうから、いわゆるステップ応答が量子化器511から
出力されることになる。この出力は微分回路512によっ
てパルス状の出力となって現れてしまう。
これを防ぐには、第１のノイズシェーピング量子化ル
ープの積分回路に残留している積分値を除去すればよい
が、リセットによって瞬時に零にするとステップ入力を
加えたことになって前記したような現象が発生する。
ープの積分回路に残留している積分値を除去すればよい
が、リセットによって瞬時に零にするとステップ入力を
加えたことになって前記したような現象が発生する。
本発明は前記従来の問題点を解決するもので、パルス
状の出力を出すことなく出力を停止できるオーバーサン
プリング型ビット圧縮装置を提供することを目的とす
る。
状の出力を出すことなく出力を停止できるオーバーサン
プリング型ビット圧縮装置を提供することを目的とす
る。
課題を解決するための手段 この目的を達成するために本発明は、ディジタル信号
を入力とする第１〜第Ｎの単積分型または二重積分型の
デルタ−シグマ変調型ノイズシェーピング量子化ループ
を有し、第１のノイズシェーピング量子化ループの入力
端子にディジタル信号を入力し、第（ｎ−１）のノイズ
シェーピング量子化ループの量子化誤差出力を第ｎのノ
イズシェーピング量子化ループに入力し、第１から第
（ｎ−１）までのそれぞれのノイズシェーピング量子化
ループに含まれる積分回路の伝達特性の積と逆数の関係
にある伝達特性を持つ微分回路を第ｎのノイズシェーピ
ング量子化ループの量子化器出力からループ出力信号を
得る経路に挿入し、第１から第Ｎのループ出力信号を全
て加算して得られる信号を出力とするオーバーサンプリ
ング型ビット圧縮装置であって、第１から第ｍまでのノ
イズシェーピング量子化ループの量子化誤差出力を減衰
させる手段と、第（ｍ＋１）から第Ｎのノイズシェーピ
ング量子化ループのループ出力信号を零とする手段とを
具備した構成となっている。
を入力とする第１〜第Ｎの単積分型または二重積分型の
デルタ−シグマ変調型ノイズシェーピング量子化ループ
を有し、第１のノイズシェーピング量子化ループの入力
端子にディジタル信号を入力し、第（ｎ−１）のノイズ
シェーピング量子化ループの量子化誤差出力を第ｎのノ
イズシェーピング量子化ループに入力し、第１から第
（ｎ−１）までのそれぞれのノイズシェーピング量子化
ループに含まれる積分回路の伝達特性の積と逆数の関係
にある伝達特性を持つ微分回路を第ｎのノイズシェーピ
ング量子化ループの量子化器出力からループ出力信号を
得る経路に挿入し、第１から第Ｎのループ出力信号を全
て加算して得られる信号を出力とするオーバーサンプリ
ング型ビット圧縮装置であって、第１から第ｍまでのノ
イズシェーピング量子化ループの量子化誤差出力を減衰
させる手段と、第（ｍ＋１）から第Ｎのノイズシェーピ
ング量子化ループのループ出力信号を零とする手段とを
具備した構成となっている。
作用 本発明は上記した構成により、量子化誤差出力を徐々
に減衰することによって、パルス出力なしに出力を停止
できるものである。
に減衰することによって、パルス出力なしに出力を停止
できるものである。
実 施 例 以下本発明の実施例について図面を参照しながら説明
する。
する。
第１図Ａは本発明によるオーバーサンプリング型ビッ
ト圧縮装置の一実施例である。第１図Ａにおいて、11,1
2,13,14は加算器、15,16,17は遅延回路、18,19は積分回
路、110,111は量子化器、112は微分回路、a,bは制御信
号である。このうち、加算器11,12、遅延回路15,16、積
分回路18、および量子化器110によって構成される部分
が第一のノイズシェーピング量子化ループであり、加算
器13、遅延回路17、積分回路19、量子化器111、および
微分回路112によって構成される部分が第二のノイズシ
ェーピング量子化ループである。
ト圧縮装置の一実施例である。第１図Ａにおいて、11,1
2,13,14は加算器、15,16,17は遅延回路、18,19は積分回
路、110,111は量子化器、112は微分回路、a,bは制御信
号である。このうち、加算器11,12、遅延回路15,16、積
分回路18、および量子化器110によって構成される部分
が第一のノイズシェーピング量子化ループであり、加算
器13、遅延回路17、積分回路19、量子化器111、および
微分回路112によって構成される部分が第二のノイズシ
ェーピング量子化ループである。
入力ディジタル信号は加算器11を介して積分回路18に
入力され、累積加算されて出力される。このディジタル
出力は量子化器110で量子化（分解能を低減）されて出
力され、遅延回路15を介して加算器11への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
入力され、累積加算されて出力される。このディジタル
出力は量子化器110で量子化（分解能を低減）されて出
力され、遅延回路15を介して加算器11への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
次に、量子化器110の入力信号と出力信号を遅延回路1
5,16を介して加算器12へ入力し、加算器12の出力（量子
化器110の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器13へ入力されて
いる。加算器13の出力信号は、第一のノイズシェーピン
グ量子化ループと同様に積分回路19、量子化器111、遅
延回路17を介して加算器13へ帰還される。ここで、量子
化器111の出力信号は微分回路112で微分され、微分回路
112の出力は第二のノイズシェーピング量子化ループの
出力となる。第一、第二のノイズシェーピング量子化ル
ープの出力を加算器14で加算したものが、この回路の出
力である。
5,16を介して加算器12へ入力し、加算器12の出力（量子
化器110の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器13へ入力されて
いる。加算器13の出力信号は、第一のノイズシェーピン
グ量子化ループと同様に積分回路19、量子化器111、遅
延回路17を介して加算器13へ帰還される。ここで、量子
化器111の出力信号は微分回路112で微分され、微分回路
112の出力は第二のノイズシェーピング量子化ループの
出力となる。第一、第二のノイズシェーピング量子化ル
ープの出力を加算器14で加算したものが、この回路の出
力である。
第１図Ｂは、第１図Ａにおける積分回路18の一実施例
を表すブロック図で、21,22は加算器、23は遅延回路、2
4は制御回路、ａは制御信号である。
を表すブロック図で、21,22は加算器、23は遅延回路、2
4は制御回路、ａは制御信号である。
通常の動作時においては制御回路24から加算器22へは
零が出力されており、従ってこの回路の動作は第６図に
示す積分回路と等価である。制御信号ａが制御回路24へ
入力されると、加算器21の出力信号に対して反対の符号
を持つ絶対値１の信号が（加算器21の出力信号が零の場
合は零が）制御回路24から出力されて、加算器22で加算
器21の出力信号と加算されて出力される。従って入力信
号が零で、積分回路が零でない数値を保持している場合
には、制御信号ａの入力によって徐々に保持している数
値の絶対値が減少してついには零になるようにしたもの
である。
零が出力されており、従ってこの回路の動作は第６図に
示す積分回路と等価である。制御信号ａが制御回路24へ
入力されると、加算器21の出力信号に対して反対の符号
を持つ絶対値１の信号が（加算器21の出力信号が零の場
合は零が）制御回路24から出力されて、加算器22で加算
器21の出力信号と加算されて出力される。従って入力信
号が零で、積分回路が零でない数値を保持している場合
には、制御信号ａの入力によって徐々に保持している数
値の絶対値が減少してついには零になるようにしたもの
である。
第１図Ｃは第１図Ａにおける積分回路19の一実施例を
表すブロック図である。31は加算器、32は遅延回路、33
はリセット端子、ｂは制御信号である。
表すブロック図である。31は加算器、32は遅延回路、33
はリセット端子、ｂは制御信号である。
通常の動作時においては、この回路の動作は第６図に
示す積分回路と等価である。制御信号ｂがリセット端子
33へ入力されると、遅延回路32はリセットされて零を出
力するようになり、積分動作を停止するものである。
示す積分回路と等価である。制御信号ｂがリセット端子
33へ入力されると、遅延回路32はリセットされて零を出
力するようになり、積分動作を停止するものである。
第２図A,B,Cは、第１図Ａに示す回路において入力信
号を振幅±200の正弦波（整数値）、量子化器110,111の
出力を0,±10000の三値（誤差が±5000以内）に設定
し、入力信号周波数をサンプリング周波数の64分の１と
した場合のものであって、時刻Taにて入力信号を停止
（第２図Ａの縦の破線の時点）してから100クロック後
に制御信号ａによって、積分回路18の積分値を１ずつ減
じていって、零になったとき（第２図Ｃの縦の破線の時
点Tc）に制御信号ｂによって積分回路19のリセットした
ときの出力応答を、コンピュータでシミュレーションし
たものである。ここで用いたローパス・フィルタ（LP
F）は（10）式に示すものである。
号を振幅±200の正弦波（整数値）、量子化器110,111の
出力を0,±10000の三値（誤差が±5000以内）に設定
し、入力信号周波数をサンプリング周波数の64分の１と
した場合のものであって、時刻Taにて入力信号を停止
（第２図Ａの縦の破線の時点）してから100クロック後
に制御信号ａによって、積分回路18の積分値を１ずつ減
じていって、零になったとき（第２図Ｃの縦の破線の時
点Tc）に制御信号ｂによって積分回路19のリセットした
ときの出力応答を、コンピュータでシミュレーションし
たものである。ここで用いたローパス・フィルタ（LP
F）は（10）式に示すものである。
前記したように、積分回路18の積分値が零になってい
るため第２のノイズシェーピング量子化ループには零が
入力されており、従って量子化器111の出力には直流成
分が含まれず、第２図に表れているように、パルス状の
出力を出すことなく出力を停止できることがわかる。
るため第２のノイズシェーピング量子化ループには零が
入力されており、従って量子化器111の出力には直流成
分が含まれず、第２図に表れているように、パルス状の
出力を出すことなく出力を停止できることがわかる。
第３図は本発明によるオーバーサンプリング型ビット
圧縮装置の他の実施例である。第３図において、31,32,
33,34,35は加算器、36,37,38は遅延回路、39,310,311は
積分回路、312,313は量子化器、314は微分回路、a,bは
制御信号である。このうち、加算器31,32、遅延回路36,
37、積分回路39、および量子化器312によって構成され
る部分が第一のノイズシェーピング量子化ループであ
り、加算器33,34、遅延回路38、積分回路310,311、量子
化器313、および微分回路314によって構成される部分が
第二のノイズシェーピング量子化ループである。
圧縮装置の他の実施例である。第３図において、31,32,
33,34,35は加算器、36,37,38は遅延回路、39,310,311は
積分回路、312,313は量子化器、314は微分回路、a,bは
制御信号である。このうち、加算器31,32、遅延回路36,
37、積分回路39、および量子化器312によって構成され
る部分が第一のノイズシェーピング量子化ループであ
り、加算器33,34、遅延回路38、積分回路310,311、量子
化器313、および微分回路314によって構成される部分が
第二のノイズシェーピング量子化ループである。
入力ディジタル信号は加算器31を介して積分回路39に
入力され、累積加算されて出力される。このディジタル
出力は量子化器312で量子化（分解能を低減）されて出
力され、遅延回路36を介して加算器31への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
入力され、累積加算されて出力される。このディジタル
出力は量子化器312で量子化（分解能を低減）されて出
力され、遅延回路36を介して加算器31への帰還信号とな
るとともに第一のノイズシェーピング量子化ループの出
力となっている。
次に、量子化器312の入力信号と出力信号を遅延回路3
6,37を介して加算器32へ入力し、加算器32の出力（量子
化器312の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器33へ入力されて
いる。加算器33の出力信号は、積分回路310、加算器3
4、積分回路311、量子化器313、遅延回路38を介して加
算器33,34へ帰還される。ここで、量子化器313の出力信
号は微分回路314で微分され、微分回路314の出力は第二
のノイズシェーピング量子化ループの出力となる。第
一、第二のノイズシェーピング量子化ループの出力を加
算器35で加算したものが、この回路の出力である。
6,37を介して加算器32へ入力し、加算器32の出力（量子
化器312の量子化誤差出力）は第二のノイズシェーピン
グ量子化ループの入力信号として加算器33へ入力されて
いる。加算器33の出力信号は、積分回路310、加算器3
4、積分回路311、量子化器313、遅延回路38を介して加
算器33,34へ帰還される。ここで、量子化器313の出力信
号は微分回路314で微分され、微分回路314の出力は第二
のノイズシェーピング量子化ループの出力となる。第
一、第二のノイズシェーピング量子化ループの出力を加
算器35で加算したものが、この回路の出力である。
第４図A,B,Cは、第３図に示す回路において入力信号
を振幅±200の正弦波（整数値）、量子化器312,313の出
力を0,±10000の三値（誤差が±5000以内）に設定し、
入力信号周波数をサンプリング周波数の64分の１とした
場合のものであって、入力信号を停止（第４図Ａの縦の
破線の時点）してから100クロック後に制御信号ａによ
って、積分回路39の積分値を１ずつ減じていって、零に
なったとき（第４図Ｃの縦の破線の時点）に制御信号ｂ
によって積分回路310,311をリセットしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）は（10）
式に示すものである。
を振幅±200の正弦波（整数値）、量子化器312,313の出
力を0,±10000の三値（誤差が±5000以内）に設定し、
入力信号周波数をサンプリング周波数の64分の１とした
場合のものであって、入力信号を停止（第４図Ａの縦の
破線の時点）してから100クロック後に制御信号ａによ
って、積分回路39の積分値を１ずつ減じていって、零に
なったとき（第４図Ｃの縦の破線の時点）に制御信号ｂ
によって積分回路310,311をリセットしたときの出力応
答を、コンピュータでシミュレーションしたものであ
る。ここで用いたローパス・フィルタ（LPF）は（10）
式に示すものである。
第４図に表れているように、パルス状の出力を出すこ
となく、出力を停止できることがわかる。
となく、出力を停止できることがわかる。
また、ここでは積分回路の積分値を１ずつ減じる方法
を示したが、積分回路の伝達特性Hiを に変えることによって、積分回路の出力は入力信号が零
になると次第に減少して一定時間後に積分値が零にな
り、パルスもなく出力を停止できる。
を示したが、積分回路の伝達特性Hiを に変えることによって、積分回路の出力は入力信号が零
になると次第に減少して一定時間後に積分値が零にな
り、パルスもなく出力を停止できる。
なお、本実施例では積分回路の積分値を減衰する方法
を示したが、本発明の要点は、次段のノイズシェーピン
グ量子化ループへの入力を徐々に減衰することにあるか
ら、例えば第１図Ａに示す回路で加算器13の入力を減少
させる手段を用いても同様の効果があることは言うまで
もない。
を示したが、本発明の要点は、次段のノイズシェーピン
グ量子化ループへの入力を徐々に減衰することにあるか
ら、例えば第１図Ａに示す回路で加算器13の入力を減少
させる手段を用いても同様の効果があることは言うまで
もない。
また、本実施例では第二のノイズシェーピング量子化
ループの積分回路をリセットしているが、最終段のノイ
ズシェーピング量子化ループの積分回路も徐々に減衰し
たほうが、リセットするよりも滑らかな出力の停止がで
きる。
ループの積分回路をリセットしているが、最終段のノイ
ズシェーピング量子化ループの積分回路も徐々に減衰し
たほうが、リセットするよりも滑らかな出力の停止がで
きる。
発明の効果 以上述べたように本発明は、第１から第ｍまでのノイ
ズシェーピング量子化ループ（m:1≦ｍ≦Ｎを満たす、
ある整数）の量子化誤差出力を減衰させる手段と、前記
第（ｍ＋１）から第Ｎのノイズシェーピング量子化ルー
プのループ出力信号を零とする手段（ただし、ｍ≠Ｎの
場合に限る）とを具備することにより、パルス状の出力
を出すことなく出力を停止できるものであり、これによ
って無信号入力時のノイズを除去できるという優れた効
果を発揮し得るものである。
ズシェーピング量子化ループ（m:1≦ｍ≦Ｎを満たす、
ある整数）の量子化誤差出力を減衰させる手段と、前記
第（ｍ＋１）から第Ｎのノイズシェーピング量子化ルー
プのループ出力信号を零とする手段（ただし、ｍ≠Ｎの
場合に限る）とを具備することにより、パルス状の出力
を出すことなく出力を停止できるものであり、これによ
って無信号入力時のノイズを除去できるという優れた効
果を発揮し得るものである。
第１図Ａは本発明によるオーバーサンプリング型ビット
圧縮装置の一実施例を示すブロック図、第１図B,Cは第
１図Ａに示す積分回路の一実施例を表すブロック図、第
２図Ａ〜Ｃは第１図Ａの回路を用いて無信号入力時に出
力を停止させたときの出力波形図、第３図は本発明の他
の実施例を示すブロック図、第４図Ａ〜Ｃは第３図の回
路を用いて無信号入力時に圧力を停止させたときの出力
波形図、第５図は従来のオーバーサンプリング型ビット
圧縮装置の一例を示すブロック図、第６図は同積分回路
を示すブロック図、第７図は同微分回路を示すブロック
図、第８図は第５図の回路の出力信号のスペクトル分布
図、第９図は従来のオーバーサンプリング型ビット圧縮
装置の他の例を示すブロック図、第10図は第９図の回路
の出力信号のスペクトル分布図、第11図は第５図の回路
を用いて無信号入力時に出力を停止させたときの出力波
形図、第12図は第９図の回路を用いて無信号入力時に出
力を停止させたときの出力波形図である。 11,12,13,14,21,22,31,32,33,34,35……加算器、15,16,
17,23,36,37,38……遅延回路、24……制御回路、33……
リセット端子、18,19,39,310,311……積分回路、110,11
1,312,313……量子化器、112,314……微分回路、a,b…
…制御信号。
圧縮装置の一実施例を示すブロック図、第１図B,Cは第
１図Ａに示す積分回路の一実施例を表すブロック図、第
２図Ａ〜Ｃは第１図Ａの回路を用いて無信号入力時に出
力を停止させたときの出力波形図、第３図は本発明の他
の実施例を示すブロック図、第４図Ａ〜Ｃは第３図の回
路を用いて無信号入力時に圧力を停止させたときの出力
波形図、第５図は従来のオーバーサンプリング型ビット
圧縮装置の一例を示すブロック図、第６図は同積分回路
を示すブロック図、第７図は同微分回路を示すブロック
図、第８図は第５図の回路の出力信号のスペクトル分布
図、第９図は従来のオーバーサンプリング型ビット圧縮
装置の他の例を示すブロック図、第10図は第９図の回路
の出力信号のスペクトル分布図、第11図は第５図の回路
を用いて無信号入力時に出力を停止させたときの出力波
形図、第12図は第９図の回路を用いて無信号入力時に出
力を停止させたときの出力波形図である。 11,12,13,14,21,22,31,32,33,34,35……加算器、15,16,
17,23,36,37,38……遅延回路、24……制御回路、33……
リセット端子、18,19,39,310,311……積分回路、110,11
1,312,313……量子化器、112,314……微分回路、a,b…
…制御信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 金秋 哲彦 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 松谷 康之 神奈川県厚木市森の里若宮３番１号 日 本電信電話株式会社厚木電気通信研究所 内 (56)参考文献 特公 平３−927（ＪＰ，Ｂ２) 特公 平３−928（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】ディジタル信号を入力とする、第１〜第Ｎ
（N:2以上の整数）の単積分型または二重積分型のデル
タ−シグマ変調型ノイズシェーピング量子化ループを有
し、前記第１のノイズシェーピング量子化ループの入力
端子にディジタル信号を入力し、第（ｎ−１）の（n:2
からＮまでの整数）ノイズシェーピング量子化ループの
量子化誤差出力を第ｎのノイズシェーピング量子化ルー
プに入力し、前記第１から第（ｎ−１）までのそれぞれ
のノイズシェーピング量子化ループに含まれる積分回路
の伝達特性の積と逆数の関係にある伝達特性を持つ微分
回路を前記第ｎのノイズシェーピング量子化ループの量
子化器出力からループ出力信号を得る経路に挿入し、前
記第１から第Ｎのループ出力信号を全て加算して得られ
る信号を出力とするオーバーサンプリング型ビット圧縮
装置であって、前記第１から第ｍまでのノイズシェーピ
ング量子化ループ（m:1≦ｍ≦Ｎを満たす、ある整数）
の量子化誤差出力を減衰させる手段と、前記第（ｍ＋
１）から第Ｎのノイズシェーピング量子化ループのルー
プ出力信号を零とする手段（ただし、ｍ≠Ｎの場合に限
る）とを具備したことを特長とするオーバーサンプリン
グ型ビット圧縮装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160188A JP2624290B2 (ja) | 1988-04-01 | 1988-04-01 | オーバーサンプリング型ビット圧縮装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160188A JP2624290B2 (ja) | 1988-04-01 | 1988-04-01 | オーバーサンプリング型ビット圧縮装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01254023A JPH01254023A (ja) | 1989-10-11 |
| JP2624290B2 true JP2624290B2 (ja) | 1997-06-25 |
Family
ID=13750838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160188A Expired - Lifetime JP2624290B2 (ja) | 1988-04-01 | 1988-04-01 | オーバーサンプリング型ビット圧縮装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624290B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2822734B2 (ja) * | 1991-11-29 | 1998-11-11 | 日本電気株式会社 | ノイズシェイパ |
| JP2822776B2 (ja) * | 1992-06-01 | 1998-11-11 | 松下電器産業株式会社 | Ｄ／ａ変換装置 |
| JP5540953B2 (ja) * | 2010-07-12 | 2014-07-02 | パナソニック株式会社 | クロック再生成回路およびこれを用いたデジタルオーディオ再生装置 |
| JP2014014045A (ja) * | 2012-07-05 | 2014-01-23 | Sumitomo Electric Ind Ltd | 信号変換装置、及びこれを用いた送信機 |
-
1988
- 1988-04-01 JP JP8160188A patent/JP2624290B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01254023A (ja) | 1989-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358881B2 (en) | Quantizer overload prevention for feed-back type delta-sigma modulators | |
| CA1112366A (en) | Apparatus for analog to digital conversion | |
| US5030952A (en) | Sigma-delta type analog to digital converter with trimmed output and feedback | |
| JP3033162B2 (ja) | ノイズシェーピング回路 | |
| EP0651518B1 (en) | Cascaded sigma-delta modulators | |
| JP3113277B2 (ja) | シグマ−デルタ変調器をカスケード結合するための方法，及びシグマ−デルタ変調システム | |
| Chang et al. | An error cancellation digital-filter structure and its distributed-arithmetic implementation | |
| JP2624290B2 (ja) | オーバーサンプリング型ビット圧縮装置 | |
| JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
| JP2002314425A (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
| JPH07202707A (ja) | ２つのシグマ−デルタ変調器をカスケード接続する方法およびシグマ−デルタ変調器システム | |
| US10659074B2 (en) | Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator | |
| GB2349756A (en) | Signal processors | |
| EP0476615B1 (en) | Digital sigma-delta modulator having a limiter circuit | |
| EP0866554A2 (en) | Signal processors | |
| EP0314182A2 (en) | Digital code converter formed of a decreased number of circuit elements | |
| KR102037610B1 (ko) | Sar 양자화기를 사용하는 델타 시그마 adc | |
| US5396248A (en) | Noise shaping circuit | |
| JP3040546B2 (ja) | ノイズシェーピングａ−ｄ変換器 | |
| JP2822734B2 (ja) | ノイズシェイパ | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| EP0310274B1 (en) | Digital signal processing apparatus | |
| JP3127477B2 (ja) | ノイズシェーピング回路 | |
| JPH0793585B2 (ja) | 量子化器 | |
| JP3158712B2 (ja) | 量子化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |