FI90296C - Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä - Google Patents
Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä Download PDFInfo
- Publication number
- FI90296C FI90296C FI920378A FI920378A FI90296C FI 90296 C FI90296 C FI 90296C FI 920378 A FI920378 A FI 920378A FI 920378 A FI920378 A FI 920378A FI 90296 C FI90296 C FI 90296C
- Authority
- FI
- Finland
- Prior art keywords
- modulator
- signal
- output
- error
- quantized
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000010354 integration Effects 0.000 claims description 30
- 238000013139 quantization Methods 0.000 claims description 23
- 230000003111 delayed effect Effects 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 2
- 238000009795 derivation Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 7
- 239000003638 chemical reducing agent Substances 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1 90296
Menetelmå sigma-delta-modulaattorien kytkemiseksi kaska-diin ja sigma-delta-modulaattorijårjestelmå
Keksinnon kohteena on menetelmå kahden tai useamman 5 feedforward-tyyppisen sigma-delta-modulaattorin kytkemi seksi kaskadiin siten, ettå kaskadissa kulloinkin seuraa-vana oleva modulaattori kvantisoi edellisen modulaattorin virheen, kvantisoitu virhe derivoidaan ja våhennetåån edellisen modulaattorin kvantisoidusta ulostulosignaalis-10 ta.
Sigma-delta-modulaattoreissa (tunnettu myos delta-sigma-modulaattoreina) signaali kvantisoidaan kåyttåen vain pientå kvantisointitasojen lukumååråå (2-256, joka vastaa 1-8 bitin A/D-muunninta) suurella nopeudella, joka 15 on yleenså 32-512 kertainen verrattuna signaalin taajuu-teen. Signaalikaistan Nyquist-taajuisen nåytteenoton (2 kertaa hyotysignaalikaista) ja kåytetyn korkean nåytteen-ottotaajuuden suhdetta kutsutaan myos ylinåytteenottosuh-teeksi (M). Kvantisoijalla tarkoitetaan A/D- ja D/A-muun-20 timen yhdistelmåå, jossa analoginen signaali muutetaan A/D-muuntimella diskreettiarvoiseksi digitaaliluvuksi ja muunnetaan heti tåmån jålkeen takaisin analogiseksi jån-nitteeksi (arvoksi) D/A-muuntimella. Kvantisointivirheellå '· (ek) tarkoitetaan analogisen sisåånmenojånnitteen ja analo- 25 gisen ulostulojånnitteen erotusjånnitettå (arvoa), kvanti- tointikohinalla tarkoitetaan kvantisointivirheen spektriå i”. (Qe), jota sigma-delta-modulaattorin tapauksessa voidaan pitåå valkoisena kohinana, jonka tehollisarvo (E) 1-bitti-sellå on (q/2)2, misså q on kvantisointitasojen våli. Sig-30 ma-delta-modulaattorin rakenne pyritåån tekemåån sellai-seksi, ettå kvantisoijassa syntyneelle virheelle saadaan erilainen siirtofunktio (NTF) modulaattorin ulostuloon kuin signaalille sisåånmenosta ulostuloon (STF). Tarkoi-tuksena on saada aikaan kvantisointivirheelle sellainen 35 siirtofunktio NTF, jolla on mahdollisimman suuri vaimennus 2 90296 halutulla pååstokaistalla, ja samanaikaisesti signaalin siirtofunktio STF on mahdollisinunan tasainen pååstokais-talta. STF ja NTF riippuvat toisistaan kåytetyn rakenteen mukaan. Modulaattorin asteluvulla tarkoitetaan NTF funkti-5 on astelukua, tai integraattorien lukumåaråa modulaatto-rissa. Modulaattoriin astelukua nostamalla kvantisointiko-hinan mååråå voidaan pienentåå paastokaistalta. Toinen tapa våhentåå kvantisointikohinaa paastokaistalta on kasvat-taa ylinåytteenottosuhdetta, kuitenkin ylinåytteenottosuh-10 teen kasvattaminen nostaa nåytteenottotaajuutta, jota to-teutuksessa kaytettåvat komponentit rajoittavat. Tåmån vuoksi ainoaksi tavaksi parantaa signaalin (S) ja paasto-kaistalla olevan kvantisointikohinan (Nq) suhdetta (S/N^) on nostaa modulaattorin astelukua tai yrittaå parantaa 15 NTF-funktiota siten, etta saavutetaan entista suurempi vaimennus pååstokaistalla samalla asteluvulla ja ylinåyt-teenottosuhteella.
Tavanomaisella tavalla suoraan sarjaankytkettyjen integraattorien muodostama sigma-delta-modulaattori on 20 kuitenkin kaytannossa vaikea toteuttaa takaisinkytkentå-silmukan aiheuttaman våråhtelyn vuoksi. Tåman vuoksi kor-keamman asteen sigma-delta-modulaattoreita on muodostettu kytkemallå kaskadiin kaksi tai useampia stabiileja alemman asteen sigma-delta-modulaattoreita. Kaskadikytkennåsså en-- 25 simmåisena olevan modulaattorin kvantisointivirhe (kvanti-soijan sisåån- ja ulostulosignaalien erotus) johdetaan toisena olevalle modulaattorille ja yhdiståmållå sopivasti lohkojen ulostulot saadaan signaalikaistalla olevan kvantisointikohinan mååråå pienennettyå. Artikkelissa "A 16-30 bit Oversampling A-to-D Conversion using Triple-Integration Noise Shaping", IEEE Journal of Solid State Circuits, Vol. SC-22, No. 6, joulukuu 1987, s. 921-929, on kuvattu ensimmåisen asteen sigma-delta-modulaattoreiden kaskadiin kytkemistå noin sanotulla MASH-tekniikalla. FI-patentissa 35 80548 on kuvattu 2. asteen multiple-feedback modulaatto- 3 90296 reiden kaskadikytkentojå.
Esillå olevan keksinnon pååmåårånå on kahden sigma-delta-modulaattorilohkon kytkemiseksi kaskadiin siten, et-ta saavutetaan parempi SNRQ kuin saman asteisella modu-5 laattorijårjestelmållå samoilla ylinaytteenottosuhteilla oli aiemmin mahdollista.
Tåma saavutetaan aloituskappaleessa esitetyn tyyp-pisellå menetelmållå, jolle on keksinnon mukaisesti tun-nusomaista, etta virhe on edellisen modulaattorin integ-10 roidun signaaliestimaatin virhe.
Keksinnon mukaan vahintaån kaksi n-asteista 1-bit-tisellå kvantisoijalla toteutettua sigma-delta-modulaat-torilohkoa kytketaan kaskadiin siten, etta jålkimmåinen modulaattorilohko kvantisoi edellisessa modulaattoriloh-15 kossa syntyneen signaaliestimaatin virheen jånnitteen (ar von) skaalattuna skaalaimella 1/C jålkimmåisen modulaattorin toiminta-alueelle. Jalkimmaisen lohkon 1-bittinen data suodatetaan digitaalisella suodattimella, joka on kåån-teisfunktio ensimmaisen lohkon integraattoreille ja ker-20 rotaan skaalaimella C, ja vahennetaan ensimmaisen lohkon 1-bittisestå datasta, joka on viivåstetty jålkimmaisen modulaattorilohkon aiheuttaman viiveen verran. Nåin saa-daan ensimmaisen lohkon ulostulosta våhennettyå jålkimmåi-sellå modulaattorilohkolla kvantisoitu ensimmaisen lohkon 25 signaaliestimaatin virhe ja saadaan parannettua signaali estimaatin tarkkuutta ja våhennettyå kvantisointikohinaa signaalikaistalla. Nåin saatu digitaalinen ulostulo on 2*n -asteinen sigma-delta-modulaattorin ulostulo. Erona tun-nettuun kvantisointivirheen uudelleenkvantisointiin perus-30 tuvaan kaskadointiin on siinå, ettå kåyttåmållå keksinnon mukaisella signaaliestimaatin virheeseen perustuvalla kas-kadoinnilla saadaan koko modulaattorijårjestelmån signaa-linsiirtofunktioksi aina 1 riippumatta kåytetyn modulaattorilohkon kertoimista (STF:stå). Tunnettu kvantisointi-35 virheen uudelleenkvantisointi ja virheen våhentåminen en- 4 90296 simmåisen lohkon ulostulosta linearisoi kvantisoijan yli olevan vahvistuksen vakioksi (1), jolloin signaalin siir-tofunktion mååraå ensimmåisen modulaattorilohkon STF.
Keksinnossa kåytettåvåt modulaattorilohkot ovat FF-5 tyyppisia. Keksinnon mukaan lohkojen asteluku on vahintaan toista astetta. Molempien lohkojen STF on oltava samanlai-nen. Koska ensimmåisesså feedforward-tyyppisesså modu-laattorissa on vain yksi kvantisoidun arvon takaisinkyt-kenta (ulostulosta sisååntuloon), signaaliestimaatin vir-10 heella tarkoitetaan takaisinkytketyn kvantisoidun signaalin (jånnitteen) ja analogisen sisåantulojånnitteen vålis-ta janniteerotusta. Kuitenkin jålkimmåiselle (seuraavalle) modulaattorille johdetaan n kertaa integroitu signaaliestimaatin virhe (n on integrointiasteiden lukumåarå), josta 15 voidaan viela våhentaa sopivasti painotettuna signaalies-timaatti (1-bittinen kvantisoitu jannite) . Kaskadikytken-nan mahdollistaman korkeamman asteen modulaattorijårjes-telman ja sita kautta pienemmån kvantisointikohinan måarån lisaksi kytkennalla on kåytannossa mahdollista saavuttaa 20 parempi signaalikohinasuhde (S/(N+Nq)), koska tarvittava janniteskaalaus ensimmåisen modulaattorilohkon sisåanme-nossa on pienempi kuin aikaisemmin esitetyisså kaskadira-kenteissa. Modulaattorin suurin herkkyys piirielementtien kohinalle (N) on sisaanmenoasteessa ja siten låhes kaikki-25 en modulaattoreiden (yli 16 bitin tarkkuuden) suoritusky-kyå rajoittaa ensimmåisen integraattorin piirielementtien kohina. Pienemmalla janniteskaalauksella piirielementtien fyysinen kohina (N) jaå suhteellisesti pienemmaksi.
Keksinnon kohteena on myos Sigma-delta-modulaatto-30 rijarjestelma, jossa on ensimmainen sigma-delta-modulaat- tori, joka kasittaå vahintaan kaksi integrointiastetta ja kvantisointivålineen, paasignaalin kvantisoimiseksi; valine ensimmåisen modulaattorin kvantisointikohinaa edustavan virhesignaalin muodostamiseksi; toinen sigma-delta-modu-35 laattori, joka kasittaa vahintaan kaksi integrointiastetta 5 90296 ja kvantisointivålineen, mainitun virhesignaalin kvanti-soimiseksi; derivointivåline, jonka siirtofunktio on oleellisesti sama kuin ensimmåisen modulaattorin integ-rointiasteiden yhteisen siirtofunktion kåånteisfunktio, 5 toisen modulaattorin ulostulosignaalin derivoimiseksi; våline kvantisoidun pååsignaalin viivåståmiseksi toisen modulaattorin viiveen verran; ja våline derivoidun virhesignaalin våhentåmiseksi viivåstetystå kvantisoidusta påå-signaalista. Jårjestelmålle on keksinnon mukaisesti tun-10 nusomaista, ettå mainittu virhesignaali on ensimmåisen modulaattorin signaaliestimaatin integroitu virhe.
Keksintoå selitetåån seuraavassa yksityiskohtaisem-min suoritusesimerkkien avulla viitaten oheiseen piirrok-seen, jossa 15 kuvio 1 esittåa keksinnon mukaisen n-asteen sigma del ta-modu laat tori jår jestelmån lohkokaavion, kuvio 2 esittåå integroidun signaalestimaatin vir-heen kytkemiseen perustuvan n-asteen feedforward-modulaat-torin, joka soveltuu kåytettåvåksi kuvion 1 modulaattori-20 lohkona SD1, lohkokaavion, ja kuvio 3 esittåå n-asteen feedforward-modulaattorin, joka soveltuu kåytettåvåksi kuvion 1 modulaattorilohkona SD2, lohkokaavion.
Esillå olevalla keksinnollå on erityinen sovellu-25 tusalue ylinåytteistetyisså A/D-muuntimissa. Ylinåytteis- tyksellå tarkoitetaan yleisesti sitå, ettå nåytteenotto-taajuus Fs on oleellisesti suurempi kuin Nyquist-kriteerin måårååmå pienin nåytteenottotaajuus, joka on kaksi kertaa signaalin suurin taajuus. Yleenså ylinåytteityksesså kåy-30 tettåvå nåytteenottotaajuus on Nyquist-taajuuden kokonais-lukumonikerta, esim. 32 tai 64 (ylinåytteenottosuhde).
Keksintoå voidaan kuitenkin kåyttåå misså tahansa korkeamman asteen sigma-delta-modulaattoria hyodyntåvisså sovellutuksissa.
35 Kuviossa 1 on esitetty yleisellå tasolla kahden n- 6 90296 asteen modulaattorin SD1 ja SD2 kytkeminen keksinnon mu-kaisella tavalla kaskadiin, mutta keksinnosså voidaan vas-taavalla tavalla kytkeå kaskadiin useampiakin modulaatto-reita. Kvantisoitava sisååntulosignaali Din syotetåan en-5 simmåiselle modulaattorilohkolle SDl, joka muodostaa kvan-tisoidun 1-bittisen ulostulosignaalin D', jota viivåste-taan viivelohkossa 5 viiveen z_lc verran, ja viivåstetty kvantisoitu signaali D" syotetåan vahentåjåelimen 6 yhteen sisååntuloon. Modulaattorilohkon SDl integroidun signaali-10 estimaatin virhe e, joka on skaalattu kertoimella 1/C, sydtetåån toiselle modulaattorilohkolle SD2, joka muodostaa kvantisoidun virhesignaalin e'. Signaalia e' derivoi-daan derivaattorin muodostavalla digitaalisella suodatin-lohkolla 3, jonka siirtofunktio (1-z )n on oleellisesti 15 sama kuin modulaattorilohkona SDl integrointiasteiden yh-teisen siirtofunktion kåånteisfunktio. Derivoitu ja kvantisoitu virhesignaali e" skaalataan kertoimella C (1/C:n kåånteisarvo) ja skaalattu virhesignaali e^ syotetåan vå-hentåjån 6 toiseen sisååntuloon, jolloin kvantisoitu vir-20 hesignaali våhennetåån viivåstetystå kvantisoidusta pååsignaalista D", jolloin jårjestelmån ulostulosignaaliin D' jåå vain modulaattorilohkon SD2 n-kertaa derivoitu kvantisointikohina, joka on 2*n-astetta.
Kåytånnosså on edullista, ettå modulaattorilohkojen 25 SDl ja SD2 asteluvut ovat samat ja toteutettu samoilla kerroinarvoilla. Jos modulaattorilohkojen SDl ja SD2 asteluvut ovat erilaiset tai viiveiden lukumåårå on toisis-taan poikkeava, digitaalinen suodatinlohko 3 tulee vai-keaksi kåytånnosså toteuttaa, koska siinå tåytyy FIR-deri-30 vaattorin lisåksi realisoida IIR-osa. Tåmån vuoksi aste-luvultaan erilaisten modulaattorilohkojen SDl ja SD2 kas-kadiinkytkentå on kåytånndn toteutuksen kannalta våhemmån kiinnostava. Siten keksinnon edullisissa suoritusmuodoissa myos lohkon 3 toteuttaman derivaattorin asteluku n on sama 35 kuin modulaattorilohkojen SDl ja SD2 asteluku ja se pois- li 7 9 Π 2 9 6 taa modulaattorilohkon SDl integrointien yhteisen siirto-funktion vaikutuksen kvantisoidussa virhesignaalissa e'. Viivelohkon 5 viiveen k on oltava sama kuin modulaattorilohkon SD2 viive, ts. sen integraattoreiden yhteenlaskettu 5 viive. Kaytannollisesså ratkaisussa viive k on modulaattorilohkon SDl asteluvun n verran kellojaksoja, ts. n=k. Virhesignaali skaalataan kertoimella 1/C, jolloin virhe-signaalin jannite saadaan lohkon SD2 lineaariselle toimin-ta-alueelle. Taman jalkeen lohkon SD2 digitaalinen ulos-10 tulo skaalataan kertoimella C, jolloin signaalin taso saadaan takaisin alkuperåiseksi. Kertoimen C minimiarvo on modulaattorin kertoimien suhde bn/b^. Kuitenkin jårjestel-ma toimii tatå suuremmillakin skaalauskertoimilla C, joskin SNRQ heikkenee verrannollisesti kertoimen kasvattami-15 seen.
Seuraavassa esitetaån suoritusesimerkkeina n-asteen feedforward-modulaattorirakenteita, joita voidaan kayttaa keksinnon mukaisessa modulaattorijarjestelmassa lohkoina SDl ja SD2.
20 Kuviossa 2 on esitetty eras SDl kåytettåvåksi so- veltuva Feedforward-modulaattorirakenne, joka kasittaå seuraavassa jarjestyksessa sarjaankytkettyna vahentajån 26 ja n-kappaletta integrointiasteita 21-1 ... 21-n. Jokaisen integrointiasteen 21-1 ... 21-n ulostulojannite Dj-D^ kyt-25 ketaan vastaavan skaalainvålineen 24-1...24-n kautta (ku- kin vastaavalla kytkentakertoimella bl-bn skaalattuna) summaimelle 25, joka summaa skaalatut jannitteet D1-Dn ja sydttaa summajannitteen Ds kvantisoijalle 23. Kvantisoi-jalla 23 tarkoitetaan A/D- ja D/A-muuntimen yhdistelmaa, 30 jossa analoginen jannite Ds muutetaan A/D-muuntimella 23A diskreettiarvoiseksi digitaaliluvuksi D', joka muodostaa modulaattorin SDl ulostulon ja joka muunnetaan heti tamån jalkeen takaisin analogiseksi jannitteeksi Df (arvoksi) D/A-muuntimella 23B negatiivisen takaisinkytkennan muodos-35 tamiseksi kvantisoijan 23 ulostulosta modulaattorin SDl 8 90296 sisååntuloon. Tåtå vårten kvantisoitu ulostulosignaali D' eli signaaliestimaatti syotetåån D/A-muuntimella 23B ana-logiseksi jånnitteeksi Df muunnettuna våhentåjån 26 toi-seen sisååntuloon våhennettåvåksi integrointiasteelle 21-1 5 syotettavåstå sisååntulojånnitteestå Din. Jånnitteiden Din ja Df erojannite DO on signaalin estimaatin virhe.
Viimeisen integrointiasteen 21-n ulostulojannite eli integroitu signaaliestimaatin virhe Dn voi muodostaa seuraavalle modulaattoriasteelle SD2 syotettavan virhejån-10 nitteen e skaalattuna 1/C vålineellå 28. Tålloin modulaat-torissa ei ole våhentajaå 27 eika skaalauselintå 29.
Vaihtoehtoisesti voidaan kayttåa våhentajaa 27, jonka toiseen sisååntuloon integrointiasteen 21-n ulostulojannite johdetaan. Kvantisoijan 23 ulostulosignaali D' 15 syotetåån (A/D-muuntimella 23B analogiseksi jånnitteeksi Df muunnettuna) skaalausvålineen 29 kautta skaalauskertoi-mella x painotettuna (misså 0<x<4 bl/b2) våhentåjån 27 toiseen sisååntuloon (kuten katkoviivalla on havainnollistet-tu) vahennettavåksi jannitteestå Dn eli integroidusta sig-20 naaliestimaatin virheestå siten, ettå muodostetaan niiden vålinen erojånnite e, joka edullisesti skaalataan skaa-lausvålineesså 78 ykkostå pienemmållå skaalauskertoimella 1/C (våhintåån bn/b1) sen tason alentamiseksi seuraavalle modulaattorilohkolle SD2 sopivaksi.
25 Kuviossa 3 on esitetty erås Feed-forward -tyyppinen sigma-delta-modulaattorirakenne, joka soveltuu kåytettå-våksi modulaattorilohkona SD2. Kuviossa 3 modulaattori seuraavassa jårjestyksesså sarjaankytkettynå våhentåjån 36 ja n-kappaletta integrointiasteita 31-1 ... 31-n. Jokaisen 30 integrointiasteen 31-1 ... 31-n ulostulojannite e1-en kyt-ketåån vastaavan skaalainvålineen 34-1 ... 34-n kautta (kukin vastaavalla kytkentåkertoimella bl-bn skaalattuna) summaimelle 35. Viimeisen integrointiasteen 31-n ulostulo-jånnite kytketåån summaimelle 35 skaalausvålineen 34-n 35 kanssa sarjaankytketyn viivelohkon 37 kautta, jonka viive li 9 90296 z'(1"d2) on noiia, kun integrointiasteen 31-n viive d2 = l, ja z'1, kun integrointiaste 331-n on viiveellinen (d2=0). Sum-main 35 summaa skaalatut jånnitteet e^ejj ja syottåå summa-jånnitteen es kvantisoijaile 33. Kvantisoijalla 33 tarkoi-5 tetaan A/D- ja D/A-muuntimen yhdistelmåå, jossa analoginen jannite es muutetaan A/D-muuntimella 33A diskreettiarvoi-seksi digitaaliluvuksi e', joka muodostaa modulaattorin SD2 ulostulon ja joka muunnetaan heti tåmån jålkeen takai-sin analogiseksi jånnitteeksi ef (arvoksi) D/A-muuntimella 10 33B negatiivisen takaisinkytkennan muodostamiseksi kvanti- soijan 33 ulostulosta modulaattorin SD2 sisaantuloon. Tåta vårten kvantisoitu ulostulosignaali e' eli signaaliesti-maatti syotetåån D/A-muuntimella 33B analogiseksi jannit-teeksi ef muunnettuna vahentajan 36 toiseen sisaantuloon 15 vahennettavåksi integrointiasteelle 31-1 syotettåvåstå si-saåntulojannitteestå e. Kvantisoijan 33 ulostulo muodostaa kvantisoidun virhesignaalin e', joka syotetåan kuvion 1 derivaattorilohkolle 3.
Mikali modulaattorin kohinafunktion siirtonollia 20 halutaan siirtaa 0-taajuudelta, integrointiasteen 31-n ulostulojannite en on skaalausvålineen 39 kautta, jolla on takaisinkytkentakerroin a, takaisinkytketty edellisen integrointiasteen 31—(η—1) sisåantulossa olevalle vahenta-jålle 38 vahennettavåksi integrointiasteen sisååntulojån-25 nitteestå. Våhentåjå 38 jåå luonnollisesti pois, jos ta-kaisinkytkentåå ei tehdå. Siirtonollien siirtåminen 0-taa-juudelta asettaa muutamia lisåvaatimuksia lohkoille SDl ja SD2. Modulaattorilohkojen SDl ja SD2 integraattorien on oltava viiveellisiå (yleisesså tapauksessa våhintåån kah-30 den kellojakson viive modulaattorin uloimmassa kvantisoidun arvon takaisinkytkentåsilmukassa sisaltåen integraattorien viiveet, ja yhden tai kahden kellojakson viive ta-kaisinkytkennålle a sisaltåen integraattorien viiveet), jotta lohkolla SD2 olisi mahdollista aikaansaada siirto-35 nolla kohinafunktioon. Jos takaisinkytkentåsilmukassa a on 10 90296 yksi viive, siirtonolla asettuu tarkasti z-tason yksikko-ympyrålle ja saadaan åareton vaimennus ko. pisteesså. Jos sita vastoin takaisinkytkentåsilmukassa a on kaksi viivet-ta, siirtonolla asettuu suoralle, joka on yksikkoympyran 5 tangentti pisteesså (1,0), jolloin aivan tarkka siirtonolla saadaan vain ko. pisteesså, kuitenkin nollat sijaitse-vat niin låhellå yksikkoympyran kehåå suuremmilla ylinåyt-teenottosuhteilla kuin 64, ettei ole merkittåvåå eroa sig-naalikaistalla olevan kvantisointikohinan mååråsså tark-10 kaan nollaan verrattuna. Jos modulaattorilohkojen SD1 ja SD2 asteluku n ;> 3 , modulaattorilohkon SD2 tåytyy kåsittåå våhintåan kaksi viiveellistå integrointiastetta siirtonol-lan aikaansaamiseksi.
Kuviot ja niihin liittyvå selitys on tarkoitettu 15 vain havainnollistamaan esillå olevaa keksintoå. Yksityis-kohdiltaan keksinnon mukainen modulaattorijårjestelmå voi vaihdella oheisten patenttivaatimusten mukaan.
ti
Claims (9)
1. Menetelmå kahden tai useamman feedforward-tyyp-pisen sigma-delta-modulaattorin kytkemiseksi kaskadiin, 5 siten, etta kaskadissa kulloinkin seuraavana oleva modu- laattori kvantisoi edellisen modulaattorin virheen, kvan- tisoitu virhe derivoidaan ja vahennetaan edellisen modu-laattorin kvantisoidusta ulostulosignaalista, t u n -n e t t u siita, etta virhe on edellisen modulaattorin 10 integroidun signaaliestimaatin virhe.
2. Patenttivaatimuksen 1 mukainen menetelma, tunnettu siita, etta mainittu virhesignaali on ensimmaisen modulaattorin viimeisen integrointiasteen ulostulojannite.
3. Patenttivaatimuksen 1 mukainen menetelma, tunnettu siita, etta mainittu virhesignaali on ensimmaisen modulaattorin viimeisen integrointiasteen ulostulojannite våhennettyna ennalta mååråtyllå skaa-lauskertoimella skaalatulla ensimmaisen modulaattorin 20 kvantisoidulla ulostulosignaalilla.
4. Sigma-delta-modulaattorijarjestelma, jossa on ensimmainen sigma-delta-modulaattori (SD1), joka kåsittaå vahintaån kaksi integrointiastetta (21) ja kvan-tisointivalineen (23), paasignaalin (Din) kvantisoimisek-25 si, valine ensimmaisen modulaattorin (SD1) kvantisoin-tikohinaa edustavan virhesignaalin (e) muodostamiseksi, toinen sigma-delta-modulaattori (SD2), joka kåsit-taa vahintaan kaksi integrointiastetta (31) ja kvanti-30 sointivålineen (33), mainitun virhesignaalin (e) kvanti- soimiseksi, derivointivaline (3), jonka siirtofunktio on oleel-lisesti sama kuin ensimmaisen modulaattorin integrointias-teiden yhteisen siirtofunktion kaånteisfunktio, toisen mo- 35 dulaattorin ulostulosignaalin (e') derivoimiseksi, 12 90296 valine (5) kvantisoidun pååsignaalin (D') viivåstå-miseksi toisen modulaattorin (SD2) viiveen verran, ja valine (6) derivoidun virhesignaalin (e",eq) vahen-tamiseksi viivåstetystå kvantisoidusta paasignaalista 5 (D"), tunnettu siitå, ettå mainittu virhesignaali (e) on ensinvmaisen modulaattorin (SD1) signaaliestimaatin integroitu virhe.
5. Patenttivaatimuksen 4 mukainen jarjestelmå, tunnettu siita, ettå ensimmåinen modulaattori 10 (SDl) kåsittaå summainvalineen (25) integrointiasteiden (21) skaalattujen ulostulojånnitteiden (Dl-Dn) summaami-seksi ja summajånnitteen (D) syottamiseksi kvantisointiva-lineelle (23), seka takaisinkytkentåvalineen (26) negatii-visen takaisinkytkennan suorittamiseksi kvantisoijan (23) 15 ulostulosta ensimmaisen integrointiasteen (21-1) sisaantu-loon.
6. Patenttivaatimuksen 4 tai 5 mukainen jarjestelmå, tunnettu siitå, ettå mainittu virhesignaali (e) on ensimmaisen modulaattorin (SDl) viimeisen integ- 20 rointiasteen (21-n) ulostulojånnite (Dn).
7. Patenttivaatimuksen 4, 5 tai 6 mukainen jårjes-telmå, tunnettu siitå, ettå ensimmåinen modulaattori (SDl) kåsittåå toisen skaalausvålineen (29) kvantisoijan (23) ulostulosignaalin (D') skaalaamiseksi sekå vå- 25 hentåjåvålineen (27) mainitun toisen skaalausvålineen (23) ulostulosignaalin våhentåmiseksi ensimmåisen modulaattorin viimeisen integrointiasteen (21-n) ulostulojånnitteestå (Dn) mainitun virhesignaalin (e) tuottamiseksi.
8. Jonkin patenttivaatimuksista 4-7 mukainen jår- 30 jestelmå, tunnettu siitå, ettå toisessa modulaat- torissa (SD2) on ainakin yhden integrointiasteen (31-n) ulostulosta negatiivinen takaisinkytkentå edeltåvån integrointiasteen sisååntuloon, ja ettå ainakin takaisin-kytketty tai sitå edeltåvå integrointiaste on viiveelli-35 nen. li 13 90296
9. Jonkin patenttivaatimuksista 4-8 mukainen jar-jestelmå, tunnettu siita, etta se kåsittåå kol-mannen skaalainvalineen (28, 38) virhesignaalin (e) skaa-laamiseksi ensimmåisellå ykkosta pienemmallå skaalausker-5 toimella ennen toista modulaattoria (SD2) ja neljånnen skaalainvalineen (4) kvantisoidun virhesignaalin (e',e") skaalaamiseksi toisella skaalauskertoimella, joka on oleellisesti yhta suuri kuin ensimmaisen kertoimen kåån-teisluku, ennen kvantisoidusta paasignaalista (D") vahen-10 tamistå. 14 90296
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
JP05512955A JP3113277B2 (ja) | 1992-01-28 | 1993-01-28 | シグマ−デルタ変調器をカスケード結合するための方法,及びシグマ−デルタ変調システム |
PCT/FI1993/000027 WO1993015557A1 (en) | 1992-01-28 | 1993-01-28 | Method for cascading sigma-delta modulators and a sigma-delta modulator system |
EP93914539A EP0624290B1 (en) | 1992-01-28 | 1993-01-28 | Method for cascading sigma-delta modulators and a sigma-delta modulator system |
AT93914539T ATE159840T1 (de) | 1992-01-28 | 1993-01-28 | Verfahren zur kaskadierung von sigma-delta modulatoren und ein sigma-delta modulatorsystem |
US08/256,567 US5629701A (en) | 1992-01-28 | 1993-01-28 | Cascaded Nth order (N>2) feedforward sigma-delta modulators |
DE69314939T DE69314939T2 (de) | 1992-01-28 | 1993-01-28 | Verfahren zur kaskadierung von sigma-delta modulatoren und ein sigma-delta modulatorsystem |
KR1019940702607A KR100343757B1 (ko) | 1992-01-28 | 1994-07-28 | 시그마-델타모듈레이터및시그마-델타모듈레이터시스템의캐스케이딩방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI920378 | 1992-01-28 | ||
FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
Publications (4)
Publication Number | Publication Date |
---|---|
FI920378A0 FI920378A0 (fi) | 1992-01-28 |
FI920378A FI920378A (fi) | 1993-07-29 |
FI90296B FI90296B (fi) | 1993-09-30 |
FI90296C true FI90296C (fi) | 1994-01-10 |
Family
ID=8534274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
Country Status (8)
Country | Link |
---|---|
US (1) | US5629701A (fi) |
EP (1) | EP0624290B1 (fi) |
JP (1) | JP3113277B2 (fi) |
KR (1) | KR100343757B1 (fi) |
AT (1) | ATE159840T1 (fi) |
DE (1) | DE69314939T2 (fi) |
FI (1) | FI90296C (fi) |
WO (1) | WO1993015557A1 (fi) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5442354A (en) * | 1993-08-26 | 1995-08-15 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
US6348888B1 (en) * | 1999-03-22 | 2002-02-19 | Texas Instruments Incorporated | Pipelined ADC with noise-shaped interstage gain error |
WO2000069078A1 (de) | 1999-05-05 | 2000-11-16 | Infineon Technologies Ag | Sigma-delta-analog/digital-wandleranordnung |
US6408031B1 (en) * | 1999-10-27 | 2002-06-18 | Agere Systems Guardian Corp. | Single bit Sigma Delta filter with input gain |
DE60124451T2 (de) * | 2000-05-30 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd., Kadoma | Quadraturmodulator |
JP3795338B2 (ja) * | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
JP2002353815A (ja) * | 2001-05-23 | 2002-12-06 | Pioneer Electronic Corp | デルタシグマ型ad変換器 |
DE10205680B4 (de) * | 2002-02-12 | 2010-06-02 | Infineon Technologies Ag | Ein-Punkt-Modulator mit PLL-Schaltung |
US6788232B1 (en) * | 2003-01-14 | 2004-09-07 | Berkana Wireless, Inc. | Sigma delta modulator |
JP4141865B2 (ja) * | 2003-03-11 | 2008-08-27 | 株式会社ルネサステクノロジ | モジュレータ |
JP3830924B2 (ja) * | 2003-07-04 | 2006-10-11 | 松下電器産業株式会社 | 縦続型デルタシグマ変調器 |
US7034728B2 (en) * | 2004-08-11 | 2006-04-25 | Raytheon Company | Bandpass delta-sigma modulator with distributed feedforward paths |
TWI517596B (zh) * | 2013-07-18 | 2016-01-11 | 瑞昱半導體股份有限公司 | 前饋式三角積分調變器 |
US10128875B1 (en) | 2018-03-30 | 2018-11-13 | Mitsubishi Electric Research Laboratories, Inc. | Methods and system of a digital transmitter with reduced quantization noise |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | A/d変換器 |
US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
US5055846A (en) * | 1988-10-13 | 1991-10-08 | Crystal Semiconductor Corporation | Method for tone avoidance in delta-sigma converters |
FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
US5442354A (en) * | 1993-08-26 | 1995-08-15 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
-
1992
- 1992-01-28 FI FI920378A patent/FI90296C/fi active
-
1993
- 1993-01-28 AT AT93914539T patent/ATE159840T1/de not_active IP Right Cessation
- 1993-01-28 EP EP93914539A patent/EP0624290B1/en not_active Expired - Lifetime
- 1993-01-28 WO PCT/FI1993/000027 patent/WO1993015557A1/en active IP Right Grant
- 1993-01-28 US US08/256,567 patent/US5629701A/en not_active Expired - Lifetime
- 1993-01-28 JP JP05512955A patent/JP3113277B2/ja not_active Expired - Fee Related
- 1993-01-28 DE DE69314939T patent/DE69314939T2/de not_active Expired - Fee Related
-
1994
- 1994-07-28 KR KR1019940702607A patent/KR100343757B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5629701A (en) | 1997-05-13 |
DE69314939T2 (de) | 1998-03-05 |
ATE159840T1 (de) | 1997-11-15 |
JP3113277B2 (ja) | 2000-11-27 |
FI920378A (fi) | 1993-07-29 |
KR950700640A (ko) | 1995-01-16 |
EP0624290B1 (en) | 1997-10-29 |
WO1993015557A1 (en) | 1993-08-05 |
EP0624290A1 (en) | 1994-11-17 |
KR100343757B1 (ko) | 2002-11-23 |
FI920378A0 (fi) | 1992-01-28 |
FI90296B (fi) | 1993-09-30 |
DE69314939D1 (de) | 1997-12-04 |
JPH07503346A (ja) | 1995-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI80548B (fi) | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. | |
US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
US7183957B1 (en) | Signal processing system with analog-to-digital converter using delta-sigma modulation having an internal stabilizer loop | |
US5745061A (en) | Method of improving the stability of a sigma-delta modulator employing dither | |
US6744392B2 (en) | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same | |
US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
US5682161A (en) | High-order delta sigma modulator | |
US5124703A (en) | Digital signal requantizing circuit using multistage noise shaping | |
FI90296C (fi) | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä | |
US5838272A (en) | Error correcting sigma-delta modulation decoding | |
JPH05110442A (ja) | 高次シグマ−デルタ変調器の安定化方法および構成 | |
WO1997048185A1 (en) | Delta-sigma pwm dac for reduced switching | |
JP3830924B2 (ja) | 縦続型デルタシグマ変調器 | |
JPH0786951A (ja) | 3つのシグマ−デルタ変調器をカスケード接続するための方法およびシグマ−デルタ変調器システム | |
JP3290314B2 (ja) | 3つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
JP3785361B2 (ja) | Δςモジュレータ、a/dコンバータおよびd/aコンバータ | |
JP4649777B2 (ja) | デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法 | |
JP3362718B2 (ja) | マルチビット−デルタシグマad変換器 | |
US10951229B1 (en) | Digital filter | |
Birru | Optimized reduced sample rate sigma-delta modulation | |
JP3226660B2 (ja) | ディジタルδς変調器 | |
FI92533C (fi) | Sigma-delta-modulaattorijärjestelmä | |
JP3010940B2 (ja) | デルタシグマ変調器 | |
JP3232865B2 (ja) | デジタル/アナログ信号変換装置 | |
Birru | Reduced‐sample‐rate sigma–delta modulation using recursive deconvolution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BB | Publication of examined application |