FI90296B - Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä - Google Patents
Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä Download PDFInfo
- Publication number
- FI90296B FI90296B FI920378A FI920378A FI90296B FI 90296 B FI90296 B FI 90296B FI 920378 A FI920378 A FI 920378A FI 920378 A FI920378 A FI 920378A FI 90296 B FI90296 B FI 90296B
- Authority
- FI
- Finland
- Prior art keywords
- modulator
- signal
- error
- integration
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 9
- 230000010354 integration Effects 0.000 claims description 29
- 238000013139 quantization Methods 0.000 claims description 26
- 230000003111 delayed effect Effects 0.000 claims description 10
- 238000009795 derivation Methods 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 210000000689 upper leg Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/414—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type
- H03M3/418—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having multiple quantisers arranged in cascaded loops, each of the second and further loops processing the quantisation error of the loop preceding it, i.e. multiple stage noise shaping [MASH] type all these quantisers being single bit quantisers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
1 90296
Menetelmä sigma-delta-modulaattorien kytkemiseksi kaska-diin ja sigma-delta-modulaattorijärjestelmä
Keksinnön kohteena on menetelmä kahden tai useamman 5 feedforward-tyyppisen sigma-delta-modulaattorin kytkemi seksi kaskadiin siten, että kaskadissa kulloinkin seuraa-vana oleva modulaattori kvantisoi edellisen modulaattorin virheen, kvantisoitu virhe derivoidaan ja vähennetään edellisen modulaattorin kvantisoidusta ulostulosignaalis-10 ta.
Sigma-delta-modulaattoreissa (tunnettu myös delta-sigma-modulaattoreina) signaali kvantisoidaan käyttäen vain pientä kvantisointitasojen lukumäärää (2-256, joka vastaa 1-8 bitin A/D-muunninta) suurella nopeudella, joka 15 on yleensä 32-512 kertainen verrattuna signaalin taajuuteen. Signaalikaistan Nyquist-taajuisen näytteenoton (2 kertaa hyötysignaalikaista) ja käytetyn korkean näytteenottotaajuuden suhdetta kutsutaan myös ylinäytteenottosuh-teeksi (M). Kvantisoijalla tarkoitetaan A/D- ja D/A-muun-20 timen yhdistelmää, jossa analoginen signaali muutetaan A/D-muuntimella diskreettiarvoiseksi digitaaliluvuksi ja muunnetaan heti tämän jälkeen takaisin analogiseksi jännitteeksi (arvoksi) D/A-muuntimella. Kvantisointivirheellä '· (ek) tarkoitetaan analogisen sisäänmenojännitteen ja analo- 25 gisen ulostulojännitteen erotusjännitettä (arvoa), kvanti-tointikohinalla tarkoitetaan kvantisointivirheen spektriä i”. (Qe), jota sigma-delta-modulaattorin tapauksessa voidaan pitää valkoisena kohinana, jonka tehollisarvo (E) 1-bitti-sellä on (q/2)2, missä q on kvantisointitasojen väli. Sig-30 ma-delta-modulaattorin rakenne pyritään tekemään sellaiseksi, että kvantisoijassa syntyneelle virheelle saadaan erilainen siirtofunktio (NTF) modulaattorin ulostuloon kuin signaalille sisäänmenosta ulostuloon (STF). Tarkoituksena on saada aikaan kvantisointivirheelle sellainen 35 siirtofunktio NTF, jolla on mahdollisimman suuri vaimennus 2 90296 halutulla päästökaistalla, ja samanaikaisesti signaalin siirtofunktio STF on mahdollisimman tasainen päästökais-talta. STF ja NTF riippuvat toisistaan käytetyn rakenteen mukaan. Modulaattorin asteluvulla tarkoitetaan NTF funkti-5 on astelukua, tai integraattorien lukumäärää modulaattorissa. Modulaattoriin astelukua nostamalla kvantisointiko-hinan määrää voidaan pienentää päästökaistalta. Toinen tapa vähentää kvantisointikohinaa päästökaistalta on kasvattaa ylinäytteenottosuhdetta, kuitenkin ylinäytteenottosuh-10 teen kasvattaminen nostaa näytteenottotaajuutta, jota toteutuksessa käytettävät komponentit rajoittavat. Tämän vuoksi ainoaksi tavaksi parantaa signaalin (S) ja päästö-kaistalla olevan kvantisointikohinan (Nq) suhdetta (S/N^) on nostaa modulaattorin astelukua tai yrittää parantaa 15 NTF-funktiota siten, että saavutetaan entistä suurempi vaimennus päästökaistalla samalla asteluvulla ja ylinäyt-teenottosuhteella.
Tavanomaisella tavalla suoraan sarjaankytkettyjen integraattorien muodostama sigma-delta-modulaattori on 20 kuitenkin käytännössä vaikea toteuttaa takaisinkytkentä-silmukan aiheuttaman värähtelyn vuoksi. Tämän vuoksi korkeamman asteen sigma-delta-modulaattoreita on muodostettu kytkemällä kaskadiin kaksi tai useampia stabiileja alemman asteen sigma-delta-modulaattoreita. Kaskadikytkennässä en-- 25 simmäisenä olevan modulaattorin kvantisointivirhe (kvanti-soijan sisään- ja ulostulosignaalien erotus) johdetaan toisena olevalle modulaattorille ja yhdistämällä sopivasti lohkojen ulostulot saadaan signaalikaistalla olevan kvantisointikohinan määrää pienennettyä. Artikkelissa "A 16-30 bit Oversampling A-to-D Conversion using Triple-Integration Noise Shaping", IEEE Journal of Solid State Circuits, Vol. SC-22, No. 6, joulukuu 1987, s. 921-929, on kuvattu ensimmäisen asteen sigma-delta-modulaattoreiden kaskadiin kytkemistä noin sanotulla MASH-tekniikalla. FI-patentissa 35 80548 on kuvattu 2. asteen multiple-feedback modulaatio- 3 90296 reiden kaskadikytkentöjä.
Esillä olevan keksinnön päämääränä on kahden sigma-delta-modulaattorilohkon kytkemiseksi kaskadiin siten, että saavutetaan parempi SNRQ kuin saman asteisella modu-5 laattorijärjestelmällä samoilla ylinäytteenottosuhteilla oli aiemmin mahdollista.
Tämä saavutetaan aloituskappaleessa esitetyn tyyppisellä menetelmällä, jolle on keksinnön mukaisesti tunnusomaista, että virhe on edellisen modulaattorin integ-10 roidun signaaliestimaatin virhe.
Keksinnön mukaan vähintään kaksi n-asteista 1-bit-tisellä kvantisoijalla toteutettua sigma-delta-modulaat-torilohkoa kytketään kaskadiin siten, että jälkimmäinen modulaattorilohko kvantisoi edellisessä modulaattoriloh-15 kossa syntyneen signaaliestimaatin virheen jännitteen (ar von) skaalattuna skaalaimella 1/C jälkimmäisen modulaattorin toiminta-alueelle. Jälkimmäisen lohkon 1-bittinen data suodatetaan digitaalisella suodattimena, joka on käänteisfunktio ensimmäisen lohkon integraattoreille ja ker-20 rotaan skaalaimella C, ja vähennetään ensimmäisen lohkon 1-bittisestä datasta, joka on viivästetty jälkimmäisen modulaattorilohkon aiheuttaman viiveen verran. Näin saadaan ensimmäisen lohkon ulostulosta vähennettyä jälkimmäisellä modulaattorilohkolla kvantisoitu ensimmäisen lohkon 25 signaaliestimaatin virhe ja saadaan parannettua signaali- estimaatin tarkkuutta ja vähennettyä kvantisointikohinaa signaalikaistalla. Näin saatu digitaalinen ulostulo on 2*n -asteinen sigma-delta-modulaattorin ulostulo. Erona tunnettuun kvantisointivirheen uudelleenkvantisointiin perus-30 tuvaan kaskadointiin on siinä, että käyttämällä keksinnön mukaisella signaaliestimaatin virheeseen perustuvalla kas-kadoinnilla saadaan koko modulaattorijärjestelmän signaa-linsiirtofunktioksi aina 1 riippumatta käytetyn modulaattorilohkon kertoimista (STF:stä). Tunnettu kvantisointi-35 virheen uudelleenkvantisointi ja virheen vähentäminen en- 4 90296 simmäisen lohkon ulostulosta linearisoi kvantisoijan yli olevan vahvistuksen vakioksi (1), jolloin signaalin siirtofunktion määrää ensimmäisen modulaattorilohkon STF.
Keksinnössä käytettävät modulaattorilohkot ovat FF-5 tyyppisiä. Keksinnön mukaan lohkojen asteluku on vähintään toista astetta. Molempien lohkojen STF on oltava samanlainen. Koska ensimmäisessä feedforward-tyyppisessä modulaattorissa on vain yksi kvantisoidun arvon takaisinkytkentä (ulostulosta sisääntuloon), signaaliestimaatin vir-10 heellä tarkoitetaan takaisinkytketyn kvantisoidun signaalin (jännitteen) ja analogisen sisääntulojännitteen välistä jänniteerotusta. Kuitenkin jälkimmäiselle (seuraavalle) modulaattorille johdetaan n kertaa integroitu signaaliestimaatin virhe (n on integrointiasteiden lukumäärä), josta 15 voidaan vielä vähentää sopivasti painotettuna signaalies-timaatti (1-bittinen kvantisoitu jännite). Kaskadikytken-nän mahdollistaman korkeamman asteen modulaattorijärjestelmän ja sitä kautta pienemmän kvantisointikohinan määrän lisäksi kytkennällä on käytännössä mahdollista saavuttaa 20 parempi signaalikohinasuhde (S/(N+Nq)), koska tarvittava jänniteskaalaus ensimmäisen modulaattorilohkon sisäänme-nossa on pienempi kuin aikaisemmin esitetyissä kaskadirakenteissa. Modulaattorin suurin herkkyys piirielementtien kohinalle (N) on sisäänmenoasteessa ja siten lähes kaikki-25 en modulaattoreiden (yli 16 bitin tarkkuuden) suorituskykyä rajoittaa ensimmäisen integraattorin piirielementtien kohina. Pienemmällä jänniteskaalauksella piirielementtien fyysinen kohina (N) jää suhteellisesti pienemmäksi.
Keksinnön kohteena on myös Sigma-delta-modulaatto-30 rijärjestelmä, jossa on ensimmäinen sigma-delta-modulaat- tori, joka käsittää vähintään kaksi integrointiastetta ja kvantisointivälineen, pääsignaalin kvantisoimiseksi; väline ensimmäisen modulaattorin kvantisointikohinaa edustavan virhesignaalin muodostamiseksi; toinen sigma-delta-modu-35 laattori, joka käsittää vähintään kaksi integrointiastetta 5 90296 ja kvantisointivälineen, mainitun virhesignaalin kvanti-soimiseksi; derivointiväline, jonka siirtofunktio on oleellisesti sama kuin ensimmäisen modulaattorin integ-rointiasteiden yhteisen siirtofunktion käänteisfunktio, 5 toisen modulaattorin ulostulosignaalin derivoimiseksi; väline kvantisoidun pääsignaalin viivästämiseksi toisen modulaattorin viiveen verran; ja väline derivoidun virhe-signaalin vähentämiseksi viivästetystä kvantisoidusta pää-signaalista. Järjestelmälle on keksinnön mukaisesti tun-10 nusomaista, että mainittu virhesignaali on ensimmäisen modulaattorin signaaliestimaatin integroitu virhe.
Keksintöä selitetään seuraavassa yksityiskohtaisemmin suoritusesimerkkien avulla viitaten oheiseen piirrokseen, jossa 15 kuvio 1 esittää keksinnön mukaisen n-asteen sigma- delta-modulaattorijärjestelmän lohkokaavion, kuvio 2 esittää integroidun signaalestimaatin virheen kytkemiseen perustuvan n-asteen feedforward-modulaat-torin, joka soveltuu käytettäväksi kuvion 1 modulaattori-20 lohkona SD1, lohkokaavion, ja kuvio 3 esittää n-asteen feedforward-modulaattorin, joka soveltuu käytettäväksi kuvion 1 modulaattorilohkona SD2, lohkokaavion.
Esillä olevalla keksinnöllä on erityinen sovellu-25 tusalue ylinäytteistetyissä A/D-muuntimissa. Ylinäytteis- tyksellä tarkoitetaan yleisesti sitä, että näytteenottotaajuus Fs on oleellisesti suurempi kuin Nyquist-kriteerin määräämä pienin näytteenottotaajuus, joka on kaksi kertaa signaalin suurin taajuus. Yleensä ylinäytteityksessä käy-30 tettävä näytteenottotaajuus on Nyquist-taajuuden kokonais-lukumonikerta, esim. 32 tai 64 (ylinäytteenottosuhde).
Keksintöä voidaan kuitenkin käyttää missä tahansa korkeamman asteen sigma-delta-modulaattoria hyödyntävissä sovellutuksissa.
35 Kuviossa 1 on esitetty yleisellä tasolla kahden n- 6 90296 asteen modulaattorin SD1 ja SD2 kytkeminen keksinnön mukaisella tavalla kaskadiin, mutta keksinnössä voidaan vastaavalla tavalla kytkeä kaskadiin useampiakin modulaatto-reita. Kvantisoitava sisääntulosignaali Din syötetään en-5 simmäiselle modulaattorilohkolle SDl, joka muodostaa kvan-tisoidun 1-bittisen ulostulosignaalin D', jota viivästetään viivelohkossa 5 viiveen z_lc verran, ja viivästetty kvantisoitu signaali D" syötetään vähentäjäelimen 6 yhteen sisääntuloon. Modulaattorilohkon SDl integroidun signaali-10 estimaatin virhe e, joka on skaalattu kertoimella 1/C, syötetään toiselle modulaattorilohkolle SD2, joka muodostaa kvantisoidun virhesignaalin e'. Signaalia e' derivoidaan derivaattorin muodostavalla digitaalisella suodatin-lohkolla 3, jonka siirtofunktio (1-z )n on oleellisesti 15 sama kuin modulaattorilohkona SDl integrointiasteiden yhteisen siirtofunktion käänteisfunktio. Derivoitu ja kvantisoitu virhesignaali e" skaalataan kertoimella C (1/C:n käänteisarvo) ja skaalattu virhesignaali e^ syötetään vähentäjän 6 toiseen sisääntuloon, jolloin kvantisoitu vir-20 hesignaali e^ vähennetään viivästetystä kvantisoidusta pääsignaalista D", jolloin järjestelmän ulostulosignaaliin D' jää vain modulaattorilohkon SD2 n-kertaa derivoitu kvantisointikohina, joka on 2*n-astetta.
Käytännössä on edullista, että modulaattorilohkojen 25 SDl ja SD2 asteluvut ovat samat ja toteutettu samoilla kerroinarvoilla. Jos modulaattorilohkojen SDl ja SD2 asteluvut ovat erilaiset tai viiveiden lukumäärä on toisistaan poikkeava, digitaalinen suodatinlohko 3 tulee vaikeaksi käytännössä toteuttaa, koska siinä täytyy FIR-deri-30 vaattorin lisäksi realisoida IIR-osa. Tämän vuoksi aste-luvultaan erilaisten modulaattorilohkojen SDl ja SD2 kas-kadiinkytkentä on käytännön toteutuksen kannalta vähemmän kiinnostava. Siten keksinnön edullisissa suoritusmuodoissa myös lohkon 3 toteuttaman derivaattorin asteluku n on sama 35 kuin modulaattorilohkojen SDl ja SD2 asteluku ja se pois- li 7 9 Π 2 9 6 taa modulaattorilohkon SDl integrointien yhteisen siirto-funktion vaikutuksen kvantisoidussa virhesignaalissa e'. Viivelohkon 5 viiveen k on oltava sama kuin modulaattorilohkon SD2 viive, ts. sen integraattoreiden yhteenlaskettu 5 viive. Käytännöllisessä ratkaisussa viive k on modulaattorilohkon SDl asteluvun n verran kellojaksoja, ts. n=k. Virhesignaali skaalataan kertoimella 1/C, jolloin virhe-signaalin jännite saadaan lohkon SD2 lineaariselle toiminta-alueelle. Tämän jälkeen lohkon SD2 digitaalinen ulos-10 tulo skaalataan kertoimella C, jolloin signaalin taso saadaan takaisin alkuperäiseksi. Kertoimen C minimiarvo on modulaattorin kertoimien suhde bn/b^. Kuitenkin järjestelmä toimii tätä suuremmillakin skaalauskertoimilla C, joskin SNRQ heikkenee verrannollisesti kertoimen kasvattami-15 seen.
Seuraavassa esitetään suoritusesimerkkeinä n-asteen feedforward-modulaattorirakenteita, joita voidaan käyttää keksinnön mukaisessa modulaattorijärjestelmässä lohkoina SDl ja SD2.
20 Kuviossa 2 on esitetty eräs SDl käytettäväksi so veltuva Feedforward-modulaattorirakenne, joka käsittää seuraavassa järjestyksessä sarjaankytkettynä vähentäjän 26 ja n-kappaletta integrointiasteita 21-1 ... 21-n. Jokaisen integrointiasteen 21-1 ... 21-n ulostulojännite Dj-D^ kyt-25 ketään vastaavan skaalainvälineen 24-1...24-n kautta (ku kin vastaavalla kytkentäkertoimella bl-bn skaalattuna) summaimelle 25, joka summaa skaalatut jännitteet D1-Dn ja syöttää summajännitteen Ds kvantisoijalle 23. Kvantisoi-jalla 23 tarkoitetaan A/D- ja D/A-muuntimen yhdistelmää, 30 jossa analoginen jännite Ds muutetaan A/D-muuntimella 23A diskreettiarvoiseksi digitaaliluvuksi D', joka muodostaa modulaattorin SDl ulostulon ja joka muunnetaan heti tämän jälkeen takaisin analogiseksi jännitteeksi Df (arvoksi) D/A-muuntimella 23B negatiivisen takaisinkytkennän muodos-35 tamiseksi kvantisoijan 23 ulostulosta modulaattorin SDl 8 90296 sisääntuloon. Tätä varten kvantisoitu ulostulosignaali D' eli signaaliestimaatti syötetään D/A-muuntimella 23B analogiseksi jännitteeksi Df muunnettuna vähentäjän 26 toiseen sisääntuloon vähennettäväksi integrointiasteelle 21-1 5 syötettävästä sisääntulojännitteestä Din. Jännitteiden Din ja Df erojännite DO on signaalin estimaatin virhe.
Viimeisen integrointiasteen 21-n ulostulojännite eli integroitu signaaliestimaatin virhe Dn voi muodostaa seuraavalle modulaattoriasteelle SD2 syötettävän virhejän-10 nitteen e skaalattuna 1/C välineellä 28. Tällöin modulaattorissa ei ole vähentäjää 27 eikä skaalauselintä 29.
Vaihtoehtoisesti voidaan käyttää vähentäjää 27, jonka toiseen sisääntuloon integrointiasteen 21-n ulostulo jännite johdetaan. Kvantisoijan 23 ulostulosignaali D' 15 syötetään (A/D-muuntimella 23B analogiseksi jännitteeksi Df muunnettuna) skaalausvälineen 29 kautta skaalauskertoi-mella x painotettuna (missä 0<x<4 bl/b2) vähentäjän 27 toiseen sisääntuloon (kuten katkoviivalla on havainnollistettu) vähennettäväksi jännitteestä Dn eli integroidusta sig-20 naaliestimaatin virheestä siten, että muodostetaan niiden välinen erojännite e, joka edullisesti skaalataan skaa-lausvälineessä 78 ykköstä pienemmällä skaalauskertoimella 1/C (vähintään bn/b1) sen tason alentamiseksi seuraavalle modulaattorilohkolle SD2 sopivaksi.
25 Kuviossa 3 on esitetty eräs Feed-forward -tyyppinen sigma-delta-modulaattorirakenne, joka soveltuu käytettäväksi modulaattorilohkona SD2. Kuviossa 3 modulaattori seuraavassa järjestyksessä sarjaankytkettynä vähentäjän 36 ja n-kappaletta integrointiasteita 31-1 ... 31-n. Jokaisen 30 integrointiasteen 31-1 ... 31-n ulostulojännite e1-en kytketään vastaavan skaalainvälineen 34-1 ... 34-n kautta (kukin vastaavalla kytkentäkertoimella bl-bn skaalattuna) summaimelle 35. Viimeisen integrointiasteen 31-n ulostulojännite kytketään summaimelle 35 skaalausvälineen 34-n 35 kanssa sarjaankytketyn viivelohkon 37 kautta, jonka viive li 9 90296 z'(1"d2) on noiia, kun integrointiasteen 31-n viive d2 = l, ja z'1, kun integrointiaste 331-n on viiveellinen (d2=0). Sum-main 35 summaa skaalatut jännitteet e^ejj ja syöttää summa-jännitteen es kvantisoijalle 33. Kvantisoijalla 33 tarkoi-5 tetaan A/D- ja D/A-muuntimen yhdistelmää, jossa analoginen jännite es muutetaan A/D-muuntimella 33A diskreettiarvoi-seksi digitaaliluvuksi e', joka muodostaa modulaattorin SD2 ulostulon ja joka muunnetaan heti tämän jälkeen takaisin analogiseksi jännitteeksi ef (arvoksi) D/A-muuntimella 10 33B negatiivisen takaisinkytkennän muodostamiseksi kvanti- soijan 33 ulostulosta modulaattorin SD2 sisääntuloon. Tätä varten kvantisoitu ulostulosignaali e' eli signaaliesti-maatti syötetään D/A-muuntimella 33B analogiseksi jännitteeksi ef muunnettuna vähentäjän 36 toiseen sisääntuloon 15 vähennettäväksi integrointiasteelle 31-1 syötettävästä sisääntulo jännitteestä e. Kvantisoijän 33 ulostulo muodostaa kvantisoidun virhesignaalin e', joka syötetään kuvion 1 derivaattorilohkolle 3.
Mikäli modulaattorin kohinafunktion siirtonollia 20 halutaan siirtää 0-taajuudelta, integrointiasteen 31-n ulostulojännite en on skaalausvälineen 39 kautta, jolla on takaisinkytkentäkerroin a, takaisinkytketty edellisen integrointiasteen 31—(n—1) sisääntulossa olevalle vähentäjälle 38 vähennettäväksi integrointiasteen sisääntulojän-25 nitteestä. Vähentäjä 38 jää luonnollisesti pois, jos ta-kaisinkytkentää ei tehdä. Siirtonollien siirtäminen 0-taa-juudelta asettaa muutamia lisävaatimuksia lohkoille SDl ja SD2. Modulaattorilohkojen SDl ja SD2 integraattorien on oltava viiveellisiä (yleisessä tapauksessa vähintään kah-30 den kellojakson viive modulaattorin uloimmassa kvantisoidun arvon takaisinkytkentäsilmukassa sisältäen integraattorien viiveet, ja yhden tai kahden kellojakson viive ta-kaisinkytkennälle a sisältäen integraattorien viiveet), jotta lohkolla SD2 olisi mahdollista aikaansaada siirto-35 nolla kohinafunktioon. Jos takaisinkytkentäsilmukassa a on 10 90296 yksi viive, siirtonolla asettuu tarkasti z-tason yksikkö-ympyrälle ja saadaan ääretön vaimennus ko. pisteessä. Jos sitä vastoin takaisinkytkentäsilmukassa a on kaksi viivettä, siirtonolla asettuu suoralle, joka on yksikköympyrän 5 tangentti pisteessä (1,0), jolloin aivan tarkka siirtonolla saadaan vain ko. pisteessä, kuitenkin nollat sijaitsevat niin lähellä yksikköympyrän kehää suuremmilla ylinäyt-teenottosuhteilla kuin 64, ettei ole merkittävää eroa sig-naalikaistalla olevan kvantisointikohinan määrässä tark-10 kaan nollaan verrattuna. Jos modulaattorilohkojen SD1 ja SD2 asteluku n ;> 3, modulaattorilohkon SD2 täytyy käsittää vähintään kaksi viiveellistä integrointiastetta siirtonol-lan aikaansaamiseksi.
Kuviot ja niihin liittyvä selitys on tarkoitettu 15 vain havainnollistamaan esillä olevaa keksintöä. Yksityiskohdiltaan keksinnön mukainen modulaattorijärjestelmä voi vaihdella oheisten patenttivaatimusten mukaan.
ti
Claims (9)
1. Menetelmä kahden tai useamman feedforward-tyyp-pisen sigma-delta-modulaattorin kytkemiseksi kaskadiin, 5 siten, että kaskadissa kulloinkin seuraavana oleva modulaattori kvantisoi edellisen modulaattorin virheen, kvan- tisoitu virhe derivoidaan ja vähennetään edellisen modulaattorin kvantisoidusta ulostulosignaalista, tunnettu siitä, että virhe on edellisen modulaattorin 10 integroidun signaaliestimaatin virhe.
2. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittu virhesignaali on ensimmäisen modulaattorin viimeisen integrointiasteen ulostulojännite.
3. Patenttivaatimuksen 1 mukainen menetelmä, tunnettu siitä, että mainittu virhesignaali on ensimmäisen modulaattorin viimeisen integrointiasteen ulostulojännite vähennettynä ennalta määrätyllä skaa-lauskertoimella skaalatulla ensimmäisen modulaattorin 20 kvantisoidulla ulostulosignaalilla.
4. Sigma-delta-modulaattorijärjestelmä, jossa on ensimmäinen sigma-delta-modulaattori (SD1), joka käsittää vähintään kaksi integrointiastetta (21) ja kvan-tisointivälineen (23), pääsignaalin (Din) kvantisoimisek-25 si, väline ensimmäisen modulaattorin (SD1) kvantisoin-tikohinaa edustavan virhesignaalin (e) muodostamiseksi, toinen sigma-delta-modulaattori (SD2), joka käsittää vähintään kaksi integrointiastetta (31) ja kvanti-30 sointivälineen (33), mainitun virhesignaalin (e) kvanti- soimiseksi, derivointiväline (3), jonka siirtofunktio on oleellisesti sama kuin ensimmäisen modulaattorin integrointias-teiden yhteisen siirtofunktion käänteisfunktio, toisen mo- 35 dulaattorin ulostulosignaalin (e') derivoimiseksi, 12 90296 väline (5) kvantisoidun pääsignaalin (D') viivästämiseksi toisen modulaattorin (SD2) viiveen verran, ja väline (6) derivoidun virhesignaalin (e",eq) vähentämiseksi viivästetystä kvantisoidusta pääsignaalista 5 (D"), tunnettu siitä, että mainittu virhesignaali (e) on ensimmäisen modulaattorin (SD1) signaaliestimaatin integroitu virhe.
5. Patenttivaatimuksen 4 mukainen järjestelmä, tunnettu siitä, että ensimmäinen modulaattori 10 (SDl) käsittää summainvälineen (25) integrointiasteiden (21) skaalattujen ulostulojännitteiden (Dl-Dn) summaamiseksi ja summajännitteen (D) syöttämiseksi kvantisointivä-lineelle (23), sekä takaisinkytkentävälineen (26) negatiivisen takaisinkytkennän suorittamiseksi kvantisoijan (23) 15 ulostulosta ensimmäisen integrointiasteen (21-1) sisääntuloon .
6. Patenttivaatimuksen 4 tai 5 mukainen järjestelmä, tunnettu siitä, että mainittu virhesignaali (e) on ensimmäisen modulaattorin (SDl) viimeisen integ- 20 rointiasteen (21-n) ulostulojännite (Dn).
7. Patenttivaatimuksen 4, 5 tai 6 mukainen järjestelmä, tunnettu siitä, että ensimmäinen modulaattori (SDl) käsittää toisen skaalausvälineen (29) kvantisoijan (23) ulostulosignaalin (D') skaalaamiseksi sekä vä- 25 hentäjävälineen (27) mainitun toisen skaalausvälineen (23) ulostulosignaalin vähentämiseksi ensimmäisen modulaattorin viimeisen integrointiasteen (21-n) ulostulojännitteestä (Dn) mainitun virhesignaalin (e) tuottamiseksi.
8. Jonkin patenttivaatimuksista 4-7 mukainen jär- 30 jestelmä, tunnettu siitä, että toisessa modulaat torissa (SD2) on ainakin yhden integrointiasteen (31-n) ulostulosta negatiivinen takaisinkytkentä edeltävän integrointiasteen sisääntuloon, ja että ainakin takaisinkytketty tai sitä edeltävä integrointiaste on viiveelli- 35 nen. li 13 90296
9. Jonkin patenttivaatimuksista 4-8 mukainen järjestelmä, tunnettu siitä, että se käsittää kolmannen skaalainvälineen (28, 38) virhesignaalin (e) skaa-laamiseksi ensimmäisellä ykköstä pienemmällä skaalausker-5 toimella ennen toista modulaattoria (SD2) ja neljännen skaalainvälineen (4) kvantisoidun virhesignaalin (e',e") skaalaamiseksi toisella skaalauskertoimella, joka on oleellisesti yhtä suuri kuin ensimmäisen kertoimen kään-teisluku, ennen kvantisoidusta pääsignaalista (D") vähen-10 tämistä. 14 90296
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
| JP05512955A JP3113277B2 (ja) | 1992-01-28 | 1993-01-28 | シグマ−デルタ変調器をカスケード結合するための方法，及びシグマ−デルタ変調システム |
| DE69314939T DE69314939T2 (de) | 1992-01-28 | 1993-01-28 | Verfahren zur kaskadierung von sigma-delta modulatoren und ein sigma-delta modulatorsystem |
| AT93914539T ATE159840T1 (de) | 1992-01-28 | 1993-01-28 | Verfahren zur kaskadierung von sigma-delta modulatoren und ein sigma-delta modulatorsystem |
| EP93914539A EP0624290B1 (en) | 1992-01-28 | 1993-01-28 | Method for cascading sigma-delta modulators and a sigma-delta modulator system |
| PCT/FI1993/000027 WO1993015557A1 (en) | 1992-01-28 | 1993-01-28 | Method for cascading sigma-delta modulators and a sigma-delta modulator system |
| US08/256,567 US5629701A (en) | 1992-01-28 | 1993-01-28 | Cascaded Nth order (N>2) feedforward sigma-delta modulators |
| KR1019940702607A KR100343757B1 (ko) | 1992-01-28 | 1994-07-28 | 시그마-델타모듈레이터및시그마-델타모듈레이터시스템의캐스케이딩방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI920378 | 1992-01-28 | ||
| FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| FI920378A0 FI920378A0 (fi) | 1992-01-28 |
| FI920378A FI920378A (fi) | 1993-07-29 |
| FI90296B true FI90296B (fi) | 1993-09-30 |
| FI90296C FI90296C (fi) | 1994-01-10 |
Family
ID=8534274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FI920378A FI90296C (fi) | 1992-01-28 | 1992-01-28 | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5629701A (fi) |
| EP (1) | EP0624290B1 (fi) |
| JP (1) | JP3113277B2 (fi) |
| KR (1) | KR100343757B1 (fi) |
| AT (1) | ATE159840T1 (fi) |
| DE (1) | DE69314939T2 (fi) |
| FI (1) | FI90296C (fi) |
| WO (1) | WO1993015557A1 (fi) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5442354A (en) * | 1993-08-26 | 1995-08-15 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
| US6348888B1 (en) * | 1999-03-22 | 2002-02-19 | Texas Instruments Incorporated | Pipelined ADC with noise-shaped interstage gain error |
| DE50008004D1 (de) | 1999-05-05 | 2004-11-04 | Infineon Technologies Ag | Sigma-delta-analog/digital-wandleranordnung |
| US6408031B1 (en) * | 1999-10-27 | 2002-06-18 | Agere Systems Guardian Corp. | Single bit Sigma Delta filter with input gain |
| DE60124451T2 (de) * | 2000-05-30 | 2007-03-15 | Matsushita Electric Industrial Co., Ltd., Kadoma | Quadraturmodulator |
| JP3795338B2 (ja) * | 2001-02-27 | 2006-07-12 | 旭化成マイクロシステム株式会社 | 全差動型サンプリング回路及びデルタシグマ型変調器 |
| JP2002353815A (ja) | 2001-05-23 | 2002-12-06 | Pioneer Electronic Corp | デルタシグマ型ａｄ変換器 |
| DE10205680B4 (de) * | 2002-02-12 | 2010-06-02 | Infineon Technologies Ag | Ein-Punkt-Modulator mit PLL-Schaltung |
| US6788232B1 (en) * | 2003-01-14 | 2004-09-07 | Berkana Wireless, Inc. | Sigma delta modulator |
| JP4141865B2 (ja) * | 2003-03-11 | 2008-08-27 | 株式会社ルネサステクノロジ | モジュレータ |
| JP3830924B2 (ja) * | 2003-07-04 | 2006-10-11 | 松下電器産業株式会社 | 縦続型デルタシグマ変調器 |
| US7034728B2 (en) * | 2004-08-11 | 2006-04-25 | Raytheon Company | Bandpass delta-sigma modulator with distributed feedforward paths |
| TWI517596B (zh) * | 2013-07-18 | 2016-01-11 | 瑞昱半導體股份有限公司 | 前饋式三角積分調變器 |
| US10128875B1 (en) | 2018-03-30 | 2018-11-13 | Mitsubishi Electric Research Laboratories, Inc. | Methods and system of a digital transmitter with reduced quantization noise |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204528A (ja) * | 1988-02-10 | 1989-08-17 | Fujitsu Ltd | Ａ／ｄ変換器 |
| US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
| US5055846A (en) * | 1988-10-13 | 1991-10-08 | Crystal Semiconductor Corporation | Method for tone avoidance in delta-sigma converters |
| FI80548C (fi) * | 1988-11-09 | 1990-06-11 | Nokia Oy Ab | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. |
| US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
| US5442354A (en) * | 1993-08-26 | 1995-08-15 | Advanced Micro Devices, Inc. | Fourth-order cascaded sigma-delta modulator |
-
1992
- 1992-01-28 FI FI920378A patent/FI90296C/fi active
-
1993
- 1993-01-28 EP EP93914539A patent/EP0624290B1/en not_active Expired - Lifetime
- 1993-01-28 US US08/256,567 patent/US5629701A/en not_active Expired - Lifetime
- 1993-01-28 DE DE69314939T patent/DE69314939T2/de not_active Expired - Fee Related
- 1993-01-28 WO PCT/FI1993/000027 patent/WO1993015557A1/en active IP Right Grant
- 1993-01-28 AT AT93914539T patent/ATE159840T1/de not_active IP Right Cessation
- 1993-01-28 JP JP05512955A patent/JP3113277B2/ja not_active Expired - Fee Related
-
1994
- 1994-07-28 KR KR1019940702607A patent/KR100343757B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI920378A0 (fi) | 1992-01-28 |
| EP0624290B1 (en) | 1997-10-29 |
| FI90296C (fi) | 1994-01-10 |
| KR100343757B1 (ko) | 2002-11-23 |
| US5629701A (en) | 1997-05-13 |
| DE69314939D1 (de) | 1997-12-04 |
| ATE159840T1 (de) | 1997-11-15 |
| EP0624290A1 (en) | 1994-11-17 |
| JPH07503346A (ja) | 1995-04-06 |
| KR950700640A (ko) | 1995-01-16 |
| WO1993015557A1 (en) | 1993-08-05 |
| JP3113277B2 (ja) | 2000-11-27 |
| DE69314939T2 (de) | 1998-03-05 |
| FI920378A (fi) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI80548C (fi) | Foerfarande foer kaskadkoppling av tvao eller flera sigma-deltamodulatorer samt ett sigma-delta-modulatorsystem. | |
| US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
| Chou et al. | Dithering and its effects on sigma-delta and multistage sigma-delta modulation | |
| US5682161A (en) | High-order delta sigma modulator | |
| US5124703A (en) | Digital signal requantizing circuit using multistage noise shaping | |
| FI90296B (fi) | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä | |
| US5369403A (en) | Dual quantization oversampling digital-to-analog converter | |
| EP1245081B1 (en) | Delta-sigma modulator for fractional-n frequency synthesis | |
| JPH05110442A (ja) | 高次シグマ−デルタ変調器の安定化方法および構成 | |
| JPH0786951A (ja) | ３つのシグマ−デルタ変調器をカスケード接続するための方法およびシグマ−デルタ変調器システム | |
| US5191331A (en) | Sigma-delta modulator for a D/A converter with pseudorandom jitter signal insertion | |
| US5181033A (en) | Digital filter for filtering and decimating delta sigma modulator output signals | |
| US4684925A (en) | Method and apparatus for converting an analog signal to a digital signal using an oversampling technique | |
| JP3290314B2 (ja) | ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
| JP3785361B2 (ja) | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ | |
| US5416483A (en) | Method and circuit for noise shaping | |
| US5581253A (en) | Implementation and method for a digital sigma-delta modulator | |
| KR20060014028A (ko) | 비트 이진 레이트 승산기로 구성된 바이-쿼드 디지털 필터 | |
| Okamoto et al. | A stable high-order delta-sigma modulator with an FIR spectrum distributor | |
| Gerosa et al. | A low-power decimation filter for a sigma-delta converter based on a power-optimized sinc filter | |
| Birru | Optimized reduced sample rate sigma-delta modulation | |
| FI92533C (fi) | Sigma-delta-modulaattorijärjestelmä | |
| JP3812774B2 (ja) | １ビット信号処理装置 | |
| JP3010940B2 (ja) | デルタシグマ変調器 | |
| Birru | Reduced‐sample‐rate sigma–delta modulation using recursive deconvolution |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB | Publication of examined application |