DE10205680B4 - Ein-Punkt-Modulator mit PLL-Schaltung - Google Patents

Ein-Punkt-Modulator mit PLL-Schaltung Download PDF

Info

Publication number
DE10205680B4
DE10205680B4 DE10205680A DE10205680A DE10205680B4 DE 10205680 B4 DE10205680 B4 DE 10205680B4 DE 10205680 A DE10205680 A DE 10205680A DE 10205680 A DE10205680 A DE 10205680A DE 10205680 B4 DE10205680 B4 DE 10205680B4
Authority
DE
Germany
Prior art keywords
modulator
sigma
point
pll circuit
delta modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10205680A
Other languages
English (en)
Other versions
DE10205680A1 (de
Inventor
Markus Hammes
Stefan Van Waasen
Giuseppe Li Puma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10205680A priority Critical patent/DE10205680B4/de
Priority to CNB038038021A priority patent/CN100490303C/zh
Priority to PCT/DE2003/000146 priority patent/WO2003069770A2/de
Publication of DE10205680A1 publication Critical patent/DE10205680A1/de
Priority to US10/917,101 priority patent/US7453325B2/en
Application granted granted Critical
Publication of DE10205680B4 publication Critical patent/DE10205680B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Abstract

Ein-Punkt-Modulator (1) zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung (2), in deren Rückkoppelzweig ein programmierbarer Frequenzteiler (7) angeordnet ist, dessen Steueranschluss mit einem Schaltungszweig zum Einprägen eines digitalen Modulationssignals (15) in die PLL-Schaltung (2) verbunden ist, wobei der Schaltungszweig einen Sigma-Delta-Modulator (9) enthält,
dadurch gekennzeichnet,
– dass der Sigma-Delta-Modulator (9) ein digitales Filter (24) mit einer Übertragungsfunktion H(z) aufweist, und
– dass die Rauschübertragungsfunktion NTF(z) des Sigma-Delta-Modulators (9) im Frequenzbereich durch eine Funktion NTF(z) = 1 – H(z) gegeben ist.

Description

  • Die Erfindung betrifft einen Ein-Punkt-Modulator zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung, die für das Einprägen digitaler Modulationsdaten ausgelegt ist.
  • Eine aufwandsarme Realisierung eines Senderkonzepts für Transceiver in Mobilfunksystemen bieten Sender, welche einen nach dem bekannten Prinzip der Ein-Punkt-Modulation arbeitenden Modulator aufweisen. Eine PLL(phase locked loop = Nachlauf synchronisation)-Schaltung wird dabei als Frequenzsynthesizer eingesetzt und zur Phasen- oder Frequenzmodulation eines hochfrequenten Signals genutzt.
  • Das Einprägen der digitalen Modulationsdaten erfolgt bei einem Ein-Punkt-Modulator üblicherweise im Rückkoppelzweig der PLL-Schaltung. Dort befindet sich ein programmierbarer Frequenzteiler, welcher durch ein digitales Modulationssignal angesteuert wird. Durch das digitale Modulationssignal wird diejenige Zahl bestimmt, mit deren Kehrwert die Momentanfrequenz des Eingangssignals des Frequenzteilers multipliziert wird.
  • Die Bandbreite der PLL-Schaltung muss zwei miteinander konkurrierenden Bedingungen genügen. Zum einen muss die Bandbreite möglichst gering ausgelegt werden, um vorgegebene Rauschanforderungen einer spektralen Sendemaske einhalten zu können. Zum anderen erfordert die Übertragung der modulierten Daten eine hohe Bandbreite.
  • Ein Ein-Punkt-Modulator, mit welchem versucht wird, den vorstehend genannten Bedingungen gerecht zu werden, ist aus dem Artikel ”A 27-mW CMOS Fractional-N Synthesizer Using Digital Compensation for 2.5-Mb/s GFSK Modulation” von Michael H. Perrott, Theodore L. Tewksbury III und Charles G. Sodini, er schienen in IEEE Journal of Solid-State Circuits, Band 32, Ausgabe 12, 1997, Seiten 2048–2060, bekannt. Bei diesem Ein-Punkt-Modulator wird aufgrund der Rauschanforderungen die Bandbreite der PLL-Regelschleife deutlich kleiner ausgelegt, als es die Übertragung der modulierten Daten eigentlich erfordern würde. Zur Kompensation der niedrigen Bandbreite werden die digitalen Modulationsdaten zunächst mittels eines digitalen Filters vorgefiltert und anschließend einem Sigma-Delta-Modulator zugeführt, bevor sie in den Frequenzteiler des PLL-Schaltkreises eingespeist werden. Nachteilig an einem derartigen Ein-Punkt-Modulator ist die erforderliche Matching-Genauigkeit zwischen dem digitalen Filter zur Vorfilterung der digitalen Modulationsdaten und dem analogen Schleifenfilter, welches üblicherweise in einem PLL-Schaltkreis vorgesehen ist.
  • Eine weitere bekannte Möglichkeit zur Kompensation der reduzierten Bandbreite eines PLL-Regelkreises ist durch eine Zwei-Punkt-Modulation gegeben. Ein Zwei-Punkt-Modulator basiert auf einem Ein-Punkt-Modulator. Darüber hinaus wird bei einem Zwei-Punkt-Modulator ein analoges Modulationssignal in einen im Vorwärtszweig der PLL-Schaltung liegenden Summationspunkt, welcher vorzugsweise dem spannungsgesteuerten Oszillator vorgeschaltet ist, eingekoppelt. Die an dem Summationspunkt eingespeiste analoge Modulation wirkt mit einer Hochpassfilterung durch die geschlossene Regelschleife auf den Ausgang der PLL-Schaltung. Demgegenüber repräsentiert der programmierbare Frequenzteiler, in welchen das digitale Modulationssignal eingespeist wird, einen Punkt der PLL-Schaltung, an welchem sich für das Einprägen einer Modulation ein Tiefpassübertragungsverhalten ergibt. Das digitale und das analoge Modulationssignal überlagern sich am Ausgang der PLL-Schaltung, und es ergibt sich auf diese Weise ein frequenzunabhängiges Übertragungsverhalten der PLL-Schaltung. Ein derartiger Zwei-Punkt-Modulator ist beispielsweise in der deutschen Offenlegungsschrift DE 199 29 167 A1 beschrieben. Nachteilig an einem Zwei-Punkt-Modulator ist ein im Vergleich zum Ein-Punkt-Modulator relativ hoher schaltungstechnischer Aufwand.
  • Aus der Druckschrift US 5,986,512 A ist ein Ein-Punkt-Modulator mit einer PLL-Schaltung bekannt, in deren Rückkoppelzweig ein Frequenzteiler angeordnet ist, dessen Steueranschluss mit einem Sigma-Delta-Modulator verbunden ist.
  • Aufgabe der Erfindung ist es daher, einen Ein-Punkt-Modulator mit einer PLL-Schaltung zu schaffen, mit welchem trotz einer hohen Bandbreite der PLL-Schaltung vorgegebene Rauschanforderungen einer spektralen Sendemaske eingehalten werden können.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale des Patentanspruchs 1 gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Der erfindungsgemäße Ein-Punkt-Modulator zur Phasen- oder Frequenzmodulation basiert auf dem in dem vorstehend zitierten Artikel von Michael H. Perrott, Theodore L. Tewksbury III und Charles G. Sodini beschriebenen Ein-Punkt-Modulator. Folglich weist der erfindungsgemäße Ein-Punkt-Modulator eine PLL-Schaltung auf, in deren Rückkoppelzweig ein programmierbarer Frequenzteiler angeordnet ist. Der Steueranschluss des programmierbaren Frequenzteilers ist mit einem Schaltungszweig verbunden, welcher zum Einprägen eines digitalen Modulationssignals in die PLL-Schaltung dient. Ferner enthält dieser Schaltungszweig einen Sigma-Delta-Modulator. Ein wesentlicher Gedanke der Erfindung besteht darin, dass der Sigma-Delta-Modulator ein digitales Filter enthält, welches eine digitale Übertragungsfunktion H(z) aufweist. Des Weiteren ist die Rauschübertragungsfunktion NTF(z) (englisch: noise transfer function) des Sigma-Delta-Modulators im Frequenzbereich durch eine Funktion NTF(z) = 1 – H(z) gegeben.
  • Im Abschnitt 21.2 des Buchs ”Halbleiter-Schaltungstechnik” von Ulrich Tietze und Christoph Schenk, erschienen im Springer-Verlag, 1999, 11. Auflage, wird die mathematische Beschreibung digitaler Filter im Frequenzbereich detailliert erläutert. Dieser Abschnitt wird in den Offenbarungsgehalt der vorliegenden Patentanmeldung aufgenommen. Insbesondere wird in diesem Abschnitt die Bedeutung der Variablen z im Frequenzbereich beschrieben. z–1 bezeichnet die z-Transformierte einer Verzögerung um beispielsweise einen Abtastpuls.
  • Der erfindungsgemäße Ein-Punkt-Modulator ermöglicht es, die PLL-Schaltung mit der für die Übertragung der Daten erforderlichen Bandbreite auszulegen. Damit dennoch die Rauschanforderungen einer spektralen Sendemaske erfüllt werden können, weist der Sigma-Delta-Modulator eine spezielle Rauschübertragungsfunktion NTF(z) auf, welche durch eine geeignete Wahl der Übertragungsfunktion H(z) des digitalen Filters festgelegt ist. Dadurch wird das Quantisierungsrauschen des Sigma-Delta-Modulators, welches für die Rauschanforderungen eine entscheidende Rolle spielt, entsprechend geformt. Die Signalübertragungsfunktion STF(z) des Sigma-Delta-Modulators ist hierbei von der Wahl der Übertragungsfunktion H(z) unbeeinflusst, und es gilt STF(z) = 1.
  • Des Weiteren kann bei dem erfindungsgemäßen Ein-Punkt-Modulator eine hohe Frequenz des Referenzsignals gewählt werden. Durch diese Maßnahme wird der Rauschboden reduziert, sodass der Anstieg des Quantisierungsrauschens erst bei höheren Frequenzen erfolgt. Dieses Quantisierungsrauschen wird bei höheren Frequenzen erfindungsgemäß durch das digitale Filter unterdrückt.
  • Vorteilhafterweise ist das digitale Filter in dem Rückkoppelzweig des Sigma-Delta-Modulators angeordnet.
  • Gemäß einer besonders vorteilhaften Ausgestaltung der Erfindung sind die Filterkoeffizienten des digitalen Filters programmierbar. Diese Maßnahme ermöglicht es, die Übertragungsfunktion H(z) des digitalen Filters und somit die Rauschübertragungsfunktion NTF(z) des Sigma-Delta-Modulators einstellbar und gegebenenfalls steuerbar oder regelbar auszulegen.
  • Im einfachsten Fall kann es sich bei dem digitalen Filter beispielsweise um ein FIR(finite impulse response)-Filter handeln.
  • Eine weitere vorteilhafte Ausgestaltung sieht vor, dass der Sigma-Delta-Modulator eine MASH-Struktur aufweist. Bei dem in dem Artikel von Michael H. Perrott, Theodore L. Tewksbury III und Charles G. Sodini beschriebenen Ein-Punkt-Modulator weist der in 15 gezeigte Sigma-Delta-Modulator ebenfalls eine MASH-Struktur auf. Allerdings besitzt dieser Sigma-Delta-Modulator eine Rauschübertragungsfunktion, die durch den Term [1 – z–1]N gegeben ist, wobei N die Ordnung des Sigma-Delta-Modulators angibt. Der Term z–1 rührt von einem Verzögerungsglied her, welches in dem Rückkoppelzweig des Sigma-Delta-Modulators angeordnet ist. Aufgrund der N-fachen Nullstelle bei der Frequenz Null werden bei dieser Rauschübertragungsfunktion tiefe Frequenzen unterdrückt, während hohe Frequenzanteile ungedämpft übertragen werden. Demgegenüber erlaubt es die erfindungsgemäße Rauschübertragungsfunktion NTF(z) = 1 – H(z) anstelle der N-fachen Nullstelle bei der Frequenz Null die Nullstellen in die Nachbarkanäle zu verschieben. Demzufolge können vorgegebene spektrale Sendemasken bezüglich der in die Nachbarkanäle ausgesendeten Leistung eingehalten werden.
  • Vorzugsweise enthält die PLL-Schaltung einen spannungsgesteuerten Oszillator, welcher ein phasen- oder frequenzmoduliertes Ausgangssignal an seinem Ausgang bereitstellt, und einen Phasenfrequenzdetektor, mittels welchem die Phasendifferenz zwischen einem von dem Ausgangssignal abgeleiteten Rückkoppelsignal und einem Referenzsignal ermittelt wird. Der spannungsgesteuerte Oszillator wird in Abhängigkeit von der ermittelten Phasendifferenz angesteuert. Ferner umfasst die PLL-Schaltung den Rückkoppelzweig, welcher das Rückkoppelsignal bereitstellt.
  • Des Weiteren ist es vorteilhaft und bei der Modulationsform GFSK sogar erforderlich, wenn dem Sigma-Delta-Modulator ein Gauß-Filter vorgeschaltet ist.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigen:
  • 1 ein schematisches Schaltbild eines Ausführungsbeispiels des erfindungsgemäßen Ein-Punkt-Modulators;
  • 2 ein Ausführungsbeispiel für die Architektur des erfindungsgemäßen Sigma-Delta-Modulators; und
  • 3 eine schematische Implementierung der in 2 gezeigten Architektur.
  • 1 zeigt einen Ein-Punkt-Modulator 1 mit einer PLL-Schaltung 2. Durch die PLL-Schaltung 2 wird aus einem Eingangs- oder Referenzsignal 10 mit einer Referenzfrequenz fref ein Ausgangssignal 11 mit einer Ausgangsfrequenz fout erzeugt. Das Ausgangssignal 11 ist durch digitale Modulationsdaten 15 modulierbar.
  • Die PLL-Schaltung 2 enthält einen Phasenfrequenzdetektor (englisch: phase frequency detector) 3, welchem an seinen Eingängen das Referenzsignal 10 und ein rückgekoppeltes Frequenzteilersignal 12 zugeführt wird. Das Referenzsignal 10 wird beispielsweise von einem Schwingquarz abgeleitet. Der Phasenfrequenzdetektor 3 vergleicht die Phasen der beiden ihn eingangsseitig speisenden Signale und erzeugt ausgangsseitig ein Steuersignal, welches der Phasendifferenz zwischen dem Referenzsignal 10 und dem Frequenzteilersignal 12 entspricht. Das Steuersignal wird in den Eingang einer Ladungspumpe (englisch: charge pump) 4 eingegeben. Die Ladungspumpe 4 generiert in Abhängigkeit von dem Steuersignal einen Strom zum Aufladen eines der Ladungspumpe 4 nachgeschalteten Schleifenfilters (englisch: loop filter) 5. Das Schleifenfilter 5 ent hält einen integrierenden Teil und einen Tiefpass zur Glättung des Steuersignals. Das von dem Schleifenfilter 5 ausgegebene Signal wird einem spannungsgesteuerten Oszillator (englisch: voltage controlled oscillator) 6 zugeführt. Der spannungsgesteuerte Oszillator 6 repräsentiert das schwingungserzeugende Glied der PLL-Schaltung 2 und generiert das Ausgangssignal 11.
  • Die Regelschleife der PLL-Schaltung 2 wird durch einen Rückkoppelzweig geschlossen. Der Rückkoppelzweig führt das Ausgangssignal 11 über einen programmierbaren Frequenzteiler (englisch: frequency divider) 7 einem Eingang des Phasenfrequenzdetektors 3 zu. Üblicherweise ist der programmierbare Frequenzteiler 7 als Multi-Modulus Frequenzteiler (englisch: multi modulus frequency divider) ausgeführt. Im eingeschwungenen Zustand der PLL-Schaltung 2 entspricht die Ausgangsfrequenz fout des Ausgangssignals 11 exakt dem durch den programmierbaren Frequenzteiler 7 bestimmten Vielfachen der Referenzfrequenz fref.
  • Die digitalen Modulationsdaten 15, welche in die PLL-Schaltung eingeprägt werden, werden aus digitalen Modulationsdaten 13 gewonnen. Die digitalen Modulationsdaten 13 werden dazu zunächst einem optionalen Gauß-Filter 8 zugeführt. Dem Gauß-Filter 8 ist ein Sigma-Delta-Modulator 9 nachgeschaltet, welcher mit digitalen Modulationsdaten 14 gespeist wird. Der Sigma-Delta-Modulator 9 enthält erfindungsgemäß ein digitales Filter mit einer Übertragungsfunktion H(z). Die Rauschübertragungsfunktion NTF(z) des Sigma-Delta-Modulators 9 ist im Frequenzbereich durch die Funktion NTF(z) = 1 – H(z) gegeben. Ausgangsseitig werden von dem Sigma-Delta-Modulator 9 die digitalen Modulationsdaten 15 erzeugt, welche den Steuereingang des programmierbaren Frequenzteilers 7 speisen. Beispielsweise weisen die digitalen Modulationsdaten 15 eine Folge von Datenwörtern auf, wobei jedes Datenwort eine Zahl repräsentiert. Bei Erhalt eines jeden Datenworts über seinen Steuereingang wird der programmierbare Frequenzteiler 7 der art programmiert, dass er die von dem spannungsgesteuerten Oszillator 6 erhaltene Frequenz fout mit dem Kehrwert der erhaltenen Zahl multipliziert.
  • In 2 ist ein Ausführungsbeispiel für die Architektur des erfindungsgemäßen Sigma-Delta-Modulators dargestellt. In den dort gezeigten Sigma-Delta-Modulator 9 gehen die digitalen Modulationsdaten 14 mit einer Wortbreite c ein. Sie durchlaufen einen Summationspunkt 20 und speisen als digitale Modulationsdaten 30 eine Rundungsstufe 21. Die Rundungsstufe 21 führt eine Rechtsverschiebung der Bits der digitalen Modulationsdaten 30 um b Bits durch. Dabei werden Nachkommastellen vernachlässigt. Im Ergebnis reduziert die Rundungsstufe 21 die Wortbreite der digitalen Modulationsdaten 30 von c auf c – b (mit c > b), d. h. die Bits 0 bis b – 1 der digitalen Modulationsdaten 30 werden in der Rundungsstufe 21 abgeschnitten. Die am Ausgang der Rundungsstufe 21 mit einer Wortbreite von c – b ausgegebenen digitalen Modulationsdaten 31 werden mittels eines Multiplizierers 22 mit 2b multipliziert. Daraus ergibt sich eine Linksverschiebung der Bits der digitalen Modulationsdaten 31 um b Bits. Folglich erzeugt der Multiplizierer 22 digitale Modulationsdaten 32, deren Wortbreite wieder c beträgt. Die Bits 0 bis b – 1 der digitalen Modulationsdaten 32 sind jeweils Null, während die Bits b bis c – 1 der digitalen Modulationsdaten 32 den Bits der digitalen Modulationsdaten 31 entsprechen. In einem Summationspunkt 23 werden die digitalen Modulationsdaten 32 von den digitalen Modulationsdaten 30 subtrahiert. Daraus ergeben sich digitale Rückkoppeldaten 33, die eine Wortbreite b aufweisen und die aus den Bits 0 bis b – 1 der digitalen Modulationsdaten 30 bestehen. Die digitalen Rückkoppeldaten 33 werden eingangsseitig einem digitalen Filter 24 mit einer Übertragungsfunktion H(z) und mit programmierbaren Filterkoeffizienten zugeführt. Das digitale Filter 24 liefert digitale Rückkoppeldaten 34, welche in dem Summationspunkt 20 mit den digitalen Modulationsdaten 14 aufsummiert werden. Am Ausgang des Sigma-Delta-Modulators 9 wer den die digitalen Modulationsdaten 31 als digitale Modulationsdaten 15 ausgegeben.
  • In 3 ist schematisch eine Implementierung der in 2 gezeigten Architektur dargestellt. Dabei sind Bauelemente und Datenpfade, welche den in 2 gezeigten Bauelementen bzw. Datenpfaden entsprechen, mit denselben Bezugszeichen wie in 2 versehen. Das digitale Filter 24 ist bei der vorliegenden Implementierung ein FIR-Filter mit n Nachkommastellen. Dem digitalen Filter 24 ist eine Einheit 25 nachgeschaltet. Die Einheit 25 verschiebt die von dem digitalen Filter 24 ausgegebenen Daten um n Stellen nach rechts und schneidet die nach der Verschiebung verbleibenden Nachkommastellen ab.

Claims (7)

  1. Ein-Punkt-Modulator (1) zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung (2), in deren Rückkoppelzweig ein programmierbarer Frequenzteiler (7) angeordnet ist, dessen Steueranschluss mit einem Schaltungszweig zum Einprägen eines digitalen Modulationssignals (15) in die PLL-Schaltung (2) verbunden ist, wobei der Schaltungszweig einen Sigma-Delta-Modulator (9) enthält, dadurch gekennzeichnet, – dass der Sigma-Delta-Modulator (9) ein digitales Filter (24) mit einer Übertragungsfunktion H(z) aufweist, und – dass die Rauschübertragungsfunktion NTF(z) des Sigma-Delta-Modulators (9) im Frequenzbereich durch eine Funktion NTF(z) = 1 – H(z) gegeben ist.
  2. Ein-Punkt-Modulator (1) nach Anspruch 1, dadurch gekennzeichnet, – dass das digitale Filter (24) in dem Rückkoppelzweig des Sigma-Delta-Modulators (9) angeordnet ist.
  3. Ein-Punkt-Modulator (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, – dass die Filterkoeffizienten des digitalen Filters (24) programmierbar sind.
  4. Ein-Punkt-Modulator (1) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass das digitale Filter (24) ein FIR-Filter ist.
  5. Ein-Punkt-Modulator (1) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass der Sigma-Delta-Modulator (9) eine MASH-Struktur aufweist.
  6. Ein-Punkt-Modulator (1) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass die PLL-Schaltung (2) folgende Merkmale aufweist: – einen spannungsgesteuerten Oszillator (6) zur Bereitstellung eines phasen- oder frequenzmodulierten Ausgangssignals (11) an seinem Ausgang, – einen Phasendetektor (3) zur Ermittlung einer Phasendifferenz zwischen einem von dem Ausgangssignal (11) abgeleiteten Rückkoppelsignal (12) und einem Referenzsignal (10) und zur Ansteuerung des spannungsgesteuerten Oszillators (6) in Abhängigkeit von der ermittelten Phasendifferenz, und – den Rückkoppelzweig zur Bereitstellung des Rückkoppelsignals (12).
  7. Ein-Punkt-Modulator (1) nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, – dass dem Sigma-Delta-Modulator (9) ein Gauß-Filter (8) vorgeschaltet ist.
DE10205680A 2002-02-12 2002-02-12 Ein-Punkt-Modulator mit PLL-Schaltung Expired - Lifetime DE10205680B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10205680A DE10205680B4 (de) 2002-02-12 2002-02-12 Ein-Punkt-Modulator mit PLL-Schaltung
CNB038038021A CN100490303C (zh) 2002-02-12 2003-01-20 具有pll电路的单点调制器
PCT/DE2003/000146 WO2003069770A2 (de) 2002-02-12 2003-01-20 Ein-punkt-modulator mit pll-schaltung
US10/917,101 US7453325B2 (en) 2002-02-12 2004-08-12 Single point modulator having a PLL circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10205680A DE10205680B4 (de) 2002-02-12 2002-02-12 Ein-Punkt-Modulator mit PLL-Schaltung

Publications (2)

Publication Number Publication Date
DE10205680A1 DE10205680A1 (de) 2003-08-28
DE10205680B4 true DE10205680B4 (de) 2010-06-02

Family

ID=27634888

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10205680A Expired - Lifetime DE10205680B4 (de) 2002-02-12 2002-02-12 Ein-Punkt-Modulator mit PLL-Schaltung

Country Status (4)

Country Link
US (1) US7453325B2 (de)
CN (1) CN100490303C (de)
DE (1) DE10205680B4 (de)
WO (1) WO2003069770A2 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US7714666B2 (en) 2006-06-15 2010-05-11 Mediatek Inc. Phase locked loop frequency synthesizer and method for modulating the same
WO2008055208A1 (en) * 2006-11-01 2008-05-08 New Jersey Institute Of Technology Aerogel-based filtration of gas phase systems
US7634041B2 (en) 2006-12-28 2009-12-15 Mediatek Inc. Phase locked loop frequency synthesizer
US20080212658A1 (en) * 2007-03-01 2008-09-04 Ahmadreza Rofougaran Method and system for communication of signals using a direct digital frequency synthesizer (ddfs)
US20080258942A1 (en) * 2007-04-23 2008-10-23 Infineon Technologies Ag Sigma-delta multiplier, phase-locked loop with extended tuning range and methods for generating rf signals
US8428212B2 (en) * 2008-01-30 2013-04-23 Intel Mobile Communications GmbH Frequency synthesis using upconversion PLL processes
US8554159B2 (en) * 2010-04-09 2013-10-08 Intel Mobile Communications GmbH Direct FM/PM modulation
US9035682B2 (en) 2012-12-29 2015-05-19 Motorola Solutions, Inc. Method and apparatus for single port modulation using a fractional-N modulator
US8803627B1 (en) 2013-12-03 2014-08-12 Innophase Inc. Wideband direct DCO modulator with in-band compensation
US9484859B2 (en) 2014-11-05 2016-11-01 Mediatek Inc. Modulation circuit and operating method thereof
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US10293904B2 (en) * 2016-05-13 2019-05-21 Wind + Wing Technologies, Inc. Deployable wingsail for container ships
CN108566200A (zh) * 2018-04-27 2018-09-21 上海顺久电子科技有限公司 一种分频器控制器电路、锁相环及芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI90296C (fi) * 1992-01-28 1994-01-10 Tapani Ritoniemi Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator
EP0940922B1 (de) * 1998-03-03 2002-12-04 Motorola Semiconducteurs S.A. Frequenzsynthetisierer
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
DE19929167A1 (de) 1999-06-25 2000-12-28 Siemens Ag Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986512A (en) * 1997-12-12 1999-11-16 Telefonaktiebolaget L M Ericsson (Publ) Σ-Δ modulator-controlled phase-locked-loop circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CANDY, James C.: A Use of Double Integration in Sigma Delta Modulation. IN: IEEE Transactions on Communications, Vol. COM-33, No. 3, March 1985, S. 249-258 *

Also Published As

Publication number Publication date
US7453325B2 (en) 2008-11-18
US20050025276A1 (en) 2005-02-03
CN100490303C (zh) 2009-05-20
WO2003069770A2 (de) 2003-08-21
WO2003069770A3 (de) 2004-01-08
DE10205680A1 (de) 2003-08-28
CN1633745A (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
DE60006346T2 (de) Frequenzsynthetisierer mit gebrochenem Teilerverhältnis und Delta-Sigma Modulator zur Kontrolle des fraktionalen Teils
DE10205680B4 (de) Ein-Punkt-Modulator mit PLL-Schaltung
DE69938338T2 (de) Direct-digital-synthetisierer für winkelmodulation
DE102006038020B4 (de) Sigma-Delta Modulator
DE60036426T2 (de) Direkte digitale Frequenzsynthese, die Störbeseitigung ermöglicht
EP1145437B1 (de) Digitaler pll-frequenzsynthesizer
EP1402624B1 (de) Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung
DE60018177T2 (de) Frequenzmodulator unter Verwendung eines digitalen Filters zur Wellenformung beim Basisband
DE102004006995B4 (de) Digitaler Phasenregelkreis für Sub-µ-Technologien
EP1433249B1 (de) Abgleichverfahren für eine nach der zwei-punkt-modulation arbeitende schaltung und pll-schaltung mit einer ablgleichvorrichtung
EP1290800A1 (de) Digitaler phasenregelkreis
DE2950935A1 (de) Modulations-signalquelle
DE102006038835B4 (de) Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis
DE102008062526A1 (de) Phasenregelkreis mit adaptivem Filter für die Synchronisation eines digital gesteuerten Oszillators
WO2000065789A1 (de) Digitales gmsk-filter
EP1063766A2 (de) Modulator und Verfahren zur Phasen-oder Frequenzmodulation mit einer PLL-Schaltung
DE2847213A1 (de) Phasengeregelte oszillatorschaltung
DE102004050411B4 (de) Modulator mit geregelter Übertragungsbandbreite und entsprechendes Verfahren zum Regeln der Übertragungsbandbreite
EP1360768B1 (de) Sigma-delta programmiereinrichtung für pll-frequenzsynthesizer
DE10309335A1 (de) Phasenregelanordnung zur Frequenzsynthese
DE19653022C2 (de) Frequenzsynthesizer
DE10308921B4 (de) Phasenregelanordnung zur Frequenzsynthese
EP1203451B1 (de) Frequenzsynthesizer
DE19640071C2 (de) Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer
DE10241991A1 (de) Phasenregelkreis mit veränderbarer Bandbreite

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE

Effective date: 20130326

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

Effective date: 20130315

Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

Effective date: 20130314

R081 Change of applicant/patentee

Owner name: INTEL DEUTSCHLAND GMBH, DE

Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE

R081 Change of applicant/patentee

Owner name: APPLE INC., CUPERTINO, US

Free format text: FORMER OWNER: INTEL DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: BARDEHLE PAGENBERG PARTNERSCHAFT MBB PATENTANW, DE

R071 Expiry of right