DE69938338T2

DE69938338T2 - Direct-digital-synthetisierer für winkelmodulation

Info

Publication number: DE69938338T2
Application number: DE69938338T
Authority: DE
Inventors: Earl W. Santa Clara MCCUNE; Wendell Los Gatos SANDER
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1998-02-23
Filing date: 1999-02-23
Publication date: 2009-04-02
Anticipated expiration: 2019-02-24
Also published as: WO1999043080A9; US5952895A; AU2868499A; JP2002504772A; TW428372B; EP1057252B1; WO1999043080A1; KR100626421B1; CN1294775A; EP1057252A4; CN1119854C; EP1057252A1; ATE389259T1; KR20010052181A; DE69938338D1; JP4283441B2

Description

Die vorliegende Erfindung bezieht sich auf Radiofrequenz-Modulatoren, insbesondere auf digitale Radiofrequenz-Modulatoren.
Modulation kann als der Wechsel einiger Eigenschaften eines bekannten Signals oder einer Wellenform definiert werden, d. h. als ein Träger einer Funktion eines unbekannten Signals oder einer Wellenform, der Informationen überträgt. Bei Radiofrequenz(RF)-Kommunikationssystemen ist der Träger typischerweise eine Sinuskurve und es gibt mehrere Verfahren zum Modulieren des Trägers. Diese enthalten Linearmodulation, Winkelmodulation und verschiedene Typen von Pulsmodulation. Bei einem gegebenen, durch die Formel A(t)cos(ω_ct + ϕ(t)) beschriebenen, Sinuskurventräger gibt es zwei Parameter, die Amplitude und den Phasenwinkel, die gemäß eines Informationssignals variiert werden können. Linearmodulation ergibt sich, wenn die Amplitude als eine Linearfunktion des Informationssignals variiert wird. Winkelmodulation enthält Phasenmodulation und Frequenzmodulation. Falls im Argument der Sinuskurvenfunktion ein Ausdruck enthalten ist, der proportional mit dem Informationssignal variiert, ist das Ergebnis Phasenmodulation. Falls das Argument derart ist, dass die Differenz der Momentanfrequenz und der Trägerfrequenz proportional zum Informationssignal ist, ist das Ergebnis Frequenzmodulation. Das Dokument US-A-4125817 offenbart ein Beispiel eines Phasenmodulators.
Demodulation von RF-Signalen schließt typischerweise einen Quadraturdetektor mit zwei Zweigen, einem I("in Phase")-Zweig und einem Q("Quadratur" oder um 90° phasenverschoben)-Zweig, ein. Im I-Zweig wird ein empfangenes Signal mit dem Kosinus des Trägersignals multipliziert und durchläuft dann einen Tiefpassfilter. Im Q-Zweig wird das empfangene Signal mit dem Sinus des Trägersignals multipliziert und durchläuft einen Tiefpassfilter. Quadraturdetektoren dieses Typs sind linear, wohl bekannt und werden fast universell verwendet. Um das durch die jeweiligen I- und Q-Zweige des Quadraturdetektors hergestellte Informationssignal der I- und Q-Komponenten zu erhalten, wird eine Signalverarbeitung durchgeführt. Insbesondere kann die Phase des Signals durch den Arkustangens des Verhältnisses von Q zu I erhalten werden. Die Amplitude des Signals kann nach dem Satz des Pythagoras durch Ziehen der Quadratwurzel aus der Summe der Quadrate von I und Q erhalten werden. Diese mathematischen Operationen sind nicht linear.
Bezüglich einer Quadraturdetektion können daher zwei hervorstechende Beobachtungen gemacht werden. Erstens läuft die Detektion in zwei Schritten ab, einem ersten Vermischungsschritt (um I und Q zu erhalten), der linear ist, und einem zweiten Signalverarbeitungsschritt, welchem Nicht-Linearitäten zugeschrieben werden. Zum zweiten wird zuerst eine Koordinatensystem-Umwandlung durchgeführt und dann umgedreht. Sprich, das empfangene Signal, welches leicht in Polarkoordinaten im Hinblick auf die gewünschte Größe der Amplitude und der Phase beschrieben werden kann, wird zuerst durch Projizieren des momentanen Signalvektors in Polarkoordinaten auf der X(I)- und Y(Q)-Achse in kartesische Koordinaten umgewandelt und wird dann in Polarkoordinaten zurückgewandelt, um die Amplitude und die Phase zu erhalten. Derartige Umwandlungen erfordern Schaltungen, die Platz in Anspruch nehmen und Energie verbrauchen – die beide kostbare Güter sein können, insbesondere bei mobilen Anwendungen, wie Mobiltelefonen, Mobilfunkempfängern, etc. Derartige Umwandlungen können ferner wesentliche Ungenauigkeiten mit sich bringen.
Eine ähnliche Situation besteht auf der Übertragungsseite im Hinblick auf RF-Modulatoren. Sprich, Amplituden- und Phaseninformationen werden ursprünglich in Polarform dargestellt. I- und Q-Verarbeitung wird dann durchgeführt, wobei Amplituden- und Phaseninformationen als I- und Q-Signale codiert werden, welche dann zurück in Polarform gewandelt und summiert werden, um das endgültige Ausgangssignal zu bilden. Dieser Vorgang ist in 1 veranschaulicht. Ein weithin verwendeter Modulationstyp, das Phase Shift Keying (PSK), erfordert, dass das Übertragungssignal genauen Phasenverschiebungen unterzogen wird und eine gute Phasenstabilität zeigt. PSK wird zum Beispiel in GSM-Mobiltelefonen verwendet. Ein herkömmlicher Modulator des Quadraturtyps erreicht nur eine geringe Genauigkeit, während er eine gute Phasenstabilität zeigt. Verfeinerte Codierungsschemata können zum Kompensieren von Ungenauigkeiten des Modulators erforderlich sein und die Leistung kann sich unter lauten Bedingungen bemerkbar verschlechtern.
Neben herkömmlichen Quadraturtechniken sind viele andere Modulationstechniken bekannt. Bei einer dieser Techniken wird ein phasengekoppelter Regelkreis (PLL) zum Multiplizieren der Frequenz und Phase eines modulierten Signals verwendet, um ein Hochfrequenzsignal (z. B. 900 MHz) zu erhalten. Mit Bezug auf 2 enthält ein PLL einen Phasendetektor 201, einen Tiefpass 203, einen spannungsgesteuerten Oszillator (VCO) 205 und einen Teilen-durch-N-Zähler 207. Im Fall eines Ausgangssignals von 900 MHz kann ein typischer Teiler zum Beispiel 64 sein. Falls ein moduliertes Signal cos(ω_ct + ϕ(t)) an den Eingang der Schaltung angelegt wird, wird idealerweise dann ein moduliertes Signal cos(Nω_ct + Nϕ(t)) am Ausgang der Schaltung hergestellt. Die Stabilität der Schaltung ist jedoch mangelhaft, außer wenn der Tiefpass eine enge Bandbreite aufweist. Mit einem Tiefpass mit enger Bandbreite kann die Schaltung nicht länger schnellen Änderungen des modulierten Eingangssignals folgen, was Ungenauigkeiten im modulierten Ausgangssignal herstellt.
Um die voranstehende Schwierigkeit zu überwinden, ist eine in 3 gezeigte Einrichtung konstruiert worden. Ein Basisbandmodulationssignal wird an einen spannungsgesteuerten Quarzoszillator (VCXO) 309 zum Herstellen eines modulierten Signals angelegt, welches wie zuvor an den Eingang eines PLL angelegt wird. Ein zusätzlicher vorwärts gekoppelter Pfad wird zum Einkoppeln des Basisbandmodulationssignals in den PLL an einem Punkt nach dem Tiefpass verwendet. Das Basisbandmodulationssignal wird insbesondere an einen Verstärker mit einstellbarer Verstärkung 311 angelegt. Der Ausgang des Verstärkers mit einstellbarer Verstärkung wird an einen Addierer 313 angelegt, der zwischen dem Tiefpass und dem VCO liegt. Die Verstärkung des Verstärkers ist derart eingestellt, dass die Effekte des Tiefpasses beim Entfernen eines Teils der Modulation durch Wiedereinkoppeln des Modulationssignals genau ausgeglichen werden. Leider ist das genaue Erreichen der korrekten Einstellung ein mühevoller manueller Vorgang. Außerdem fehlt die für PSK-Funkverbindungen erforderliche Genauigkeit, obwohl eine ausreichende Genauigkeit für FM-Funkverbindungen erhalten werden kann.
Allgemein gesprochen, stellt die vorliegende Erfindung einen RF-Modulator bereit, der es erlaubt, genaue, stabile Phasenverschiebungen zu erhalten. Der Modulator verwendet eine PLL-Struktur, die einen vorwärts gekoppelten Hilfspfad enthält, der zum Einkoppeln eines Basisbandmodulationssignals in den PLL an einem Punkt nach einem Tiefpassfilter des PLL verwendet wird. Ein Phasendemodulator gewinnt Phaseninformationen vom Ausgangssignal des PLL zurück. Die zurückgewonnenen Phaseninformationen werden mit den Phaseninformationen des Basisbandmodulationssignals verglichen. Ein sich ergebendes Fehlersignal wird zum Steuern des Einkoppelns des Basisbandmodulationssignals in den PLL verwendet, um automatisch die korrekte "Dosierung" zu erreichen. Es ergibt sich ein genauer, adaptiver, phasenstabiler Modulator. Die Adaption des Modulators kompensiert die Unbeständigkeit des VCO und anderer Komponenten des PLL.
1 ist ein Blockschaltbild eines herkömmlichen Quadratur-RF-Modulators;
2 ist ein Blockschaltbild eines herkömmlichen PLL-basierten RF-Modulators;
3 ist ein Blockschaltbild eines herkömmlichen PLL-basierten RF-Modulators mit einem Basisbandmodulationssignaleinkopplungsmerkmal;
4 ist ein Blockschaltbild eines RF-Modulators gemäß der vorliegenden Erfindung;
5 ist ein erstes Zeitdiagramm, das den Betrieb der Frequenzabtastschaltung von 21 veranschaulicht;
6 ist ein zweites Zeitdiagramm, das den Betrieb der Frequenzabtastschaltung von 21 veranschaulicht;
7 ist eine Darstellung von zwei alternativen Wichtungsfunktionen, welche zum Durchführen von digitalem Filtern eines durch eine Schaltung, wie jene von 21, hergestellten digitalen Bitstroms verwendet werden kann;
8 ist eine Darstellung, welche die Genauigkeit veranschaulicht, die von einem digitalen Frequenzdiskriminator unter Verwenden einer konstanten Wichtungsfunktion erhalten wird;
9 ist eine Darstellung, welche die Genauigkeit veranschaulicht, die von einem digitalen Frequenzdiskriminator unter Verwenden einer Dreieckswichtungsfunktion erhalten wird;
10 ist ein Blockschaltbild eines Beispiels eines Digitalfilters, welcher in Verbindung mit einer Frequenzabtastschaltung, wie jener von 21, verwendet werden kann;
11A ist eine Tabelle, welche ein Verfahren der digitalen Phasendiskriminierung veranschaulicht;
11B ist eine graphische Darstellung, welche Ergebnisse des Verfahrens von 11A zeigt;
11C ist eine graphische Darstellung einer in Verbindung mit den 11A und 11B verwendeten Wichtungsfunktion;
12A ist eine Tabelle, welche ein anderes Verfahren der digitalen Phasendiskriminierung veranschaulicht;
12B ist eine graphische Darstellung, welche Ergebnisse des Verfahrens von 12A zeigt;
12C ist eine graphische Darstellung einer in Verbindung mit den 12A und 12B verwendeten Wichtungsfunktion;
13 ist ein Blockschaltbild der digitalen Phasendiskriminierungshardware gemäß der Technik von 12;
14A ist eine Tabelle, welche noch ein anderes Verfahren der digitalen Phasendiskriminierung veranschaulicht;
14B ist eine graphische Darstellung, welche Ergebnisse des Verfahrens von 14A zeigt;
14C ist eine graphische Darstellung einer in Verbindung mit den 14A und 14B verwendeten Wichtungsfunktion;
15 ist ein Blockschaltbild der digitalen Phasendiskriminierungshardware gemäß der Technik von 14;
16A ist eine Tabelle, die noch ein anderes Verfahren der digitalen Phasendiskriminierung veranschaulicht;
16B ist eine graphische Darstellung, welche Ergebnisse des Verfahrens von 16A zeigt;
16C ist eine graphische Darstellung einer in Verbindung mit den 16A und 16B verwendeten Wichtungsfunktion;
17 ist ein Blockschaltbild der digitalen Phasendiskriminierungshardware gemäß der Technik von 16;
18 ist ein Blockschaltbild, welches ein Abtastdatenmodell eines Sigma-Delta-Modulators und einer Abtastschaltung veranschaulicht, welche zum Frequenzabtasten gemäß einer Ausführungsform der vorliegenden Erfindung angewandt wird;
19 ist eine Tabelle, welche zum Erläutern des Betriebs des Schaltungsmodells von 18 hilfreich ist, im Fall einer Eingangsfrequenz, die das 0,6875fache einer Referenzfrequenz ist;
20 ist ein Zeitdiagramm, welches das Betriebsprinzip des Schaltungsmodells von 18 beim Anwenden auf Frequenzabtasten veranschaulicht;
21 ist ein schematisches Diagramm eines Beispiels einer durch das Schaltungsmodell von 18 beschriebenen Frequenzabtastschaltung.
Mit Bezug auf 4 ist ein Blockschaltbild eines RF-Modulators gemäß der vorliegenden Erfindung gezeigt. Ein innerhalb gestrichelter Linien angezeigter Teil des Modulators ist im Wesentlichen der gleiche wie ein korrespondierender Teil des herkömmlichen Modulators von 3. Optional kann der Modulator von 4 einen Abwärtsumformer 420 enthalten, der aus einem Frequenzsynthetisierer, einem Mischer und einem Tiefpassfilter besteht. In Fällen, in denen die Ausgangsfrequenz des Modulators sehr hoch ist, reduziert der Abwärtsumformer die Frequenz zu einer, die einfacher durch den Teilendurch-N-Zähler gehandhabt werden kann. Es ist jedoch zu beachten, dass in anderen Fällen N gleich 1 sein kann. Der Modulator von 4 kann ferner optional eine Amplitudenmodulationsstufe 421 enthalten. In einigen Modulationsschemata können sowohl die Amplitude als auch die Phaseneigenschaften des Signals moduliert werden, wobei in diesem Fall die Amplitudenmodulationsstufe verwendet wird, um die gewünschte Amplitudenmodulation zu vermitteln.
An Stelle des VCXO von 3 verwendet der Modulator von 4 vorzugsweise eine Direct Digital Synthesis(DDS)-Schaltung 415 zum Herstellen eines modulierten Eingangssignals, welches als ein Referenzsignal an den PLL angelegt wird. Eine derartige DDS-Schaltung kann auf einem bekannten durch Zahlen gesteuerten modulierten Oszillator (NCMO) basieren, der im US-Patent Nr. 4,746,880 , eingereicht am 24. Mai 1988, mit dem Titel Number Controlled Modulated Oscillator, beschrieben ist, welches hierin durch Bezugnahme einbezogen ist. Ein Basisbandmodulationssignal wird an die DDS-Schaltung zum Herstellen des modulierten Eingangssignals angelegt, welches dann als ein Referenzsignal an den PLL angelegt wird.
Die Stabilität und Genauigkeit des vorliegenden Modulators leiten sich von einer zusätzlichen Rückkopplungsschleife ab, welche einen Phasendemodulator 419 und eine Vergleichsschaltung 417 enthält. Der Phasendemodulator kann ein Typ sein, der in der US-Patentanmeldung Nr. 09/006,938 (Atty. Dkt. Nr. 32219-003), mit dem Titel DIGITAL PHASE DIESCRIMINATION BASED ON FREQUENCY SAMPLING, angemeldet am 14. Januar 1998, beschrieben ist, welche im Folgenden einbezogen ist.
Der Phasendemodulator 419 gewinnt Phaseninformationen vom Ausgangssignal des PLL zurück. Unter Verwenden einer Vergleichsschaltung 417 werden die zurückgewonnenen Phaseninformationen mit den Phaseninformationen des Basisbandmodulationssignals verglichen. Ein sich ergebendes Fehlersignal wird zum Steuern des Einkoppelns des Basisbandmodulationssignals in den PLL verwendet, um automatisch die korrekte "Dosierung" zu erreichen. Sprich, ein Ausgangssignal der Vergleichsschaltung 417 stellt die Verstärkung des Verstärkers mit adaptiver Verstärkung 411 auf den erforderlichen Wert ein, um die durch das Ausgangssignal ausgeführten Phaseninformationen an die gewünschten Phaseninformationen anzupassen. Die Eigenschaft des mühevollen Einstellvorgangs aus dem Stand der Technik wird beseitigt. Außerdem ist der durch den vorliegenden Modulator durchgeführte Adaptionsvorgang kontinuierlich und wird betrieben, wann immer der Modulator angeschaltet ist. Die Effekte von Umgebungsbedingungen, Komponentenabweichungen, Komponentenalterung, etc., können alle kompensiert werden.
Jetzt wird der Phasendemodulator der US-Patentanmeldung Nr. 09/006,938 (Atty. Dkt. Nr. 32219-003), mit dem Titel DIGITAL PHASE DIESCRIMINATION BASED ON FREQUENCY SAMPLING, angemeldet am 14. Januar 1998, beschrieben.
Der vom digitalen Frequenzdiskriminator der vorliegenden Erfindung verfolgte Ansatz kann in Analogie zur Sigma-Delta A/D-Umwandlung verstanden werden, welche im Stand der Technik durch solche Literaturnachweise wie "Oversampling Delta-Sigma Data Converters", Candy, et al., IEEE Press, pages 1-6, Piscataway, NJ (1992) gut dokumentiert ist. Ein Sigma-Delta-Umwandler moduliert ein analoges Eingangssignal mit variierender Amplitude in einen einfachen Digitalcode bei einer viel höheren Frequenz als der Nyquist-Rate. Die Gestaltung des Modulators erlaubt, die Zeitauflösung gegen die Amplitudenauflösung zu tauschen. Ein Abtastdaten-Schaltungsmodell eines Sigma-Delta-Modulators, das in 1 gezeigt ist, kann direkt zum Frequenzabtasten, wie hierin beschrieben, angewandt werden.
Mit Bezug auf 18 wird von einem zur Abtastzeit i auftretenden Eingangssignal x_i das Ausgangssignal y_i zur Abtastzeit i subtrahiert. Das Ergebnis wird an einen Akkumulator mit einem Ausgangssignal w_i angelegt. Ein "neues" Eingangssignal des Akkumulators zur Abtastzeit i wird mit dem "alten" Ausgangssignal des Akkumulators kombiniert, um ein neues Ausgangssignal des Akkumulators zu bilden. Das Ausgangssignal des Akkumulators wird quantisiert, wobei die Quantisierung als die Addition eines Fehlers e_i dargestellt ist. Das Ausgangssignal des Quantisierers ist das endgültige Ausgangssignal y_i.
Jetzt wird angenommen, dass x_i das Verhältnis von zwei Frequenzen ist, und dass der Quantisierer ein zweistufiger Quantisierer ist. Ferner wird angenommen, dass das Verhältnis der zwei Frequenzen für das in Frage kommende Zeitintervall, angenommen, 0,6875 ist. Wie in 19 gezeigt ist, wird der letzte Wert zum ersten Mal akkumuliert, was einen akkumulierten Wert von 0,6875 ergibt. Da diese Wertung weniger als 1 ist, wird der Wert 0,6875 wieder zum akkumulierten Wert addiert, was einen neuen akkumulierten Wert von 1,375 ergibt. Da dieser Wert jetzt größer als 1 ist, wird 1 von 0,6875 subtrahiert und das Ergebnis (0,6875 – 1 = –0,3125) wird zum Akkumulator addiert, um einen Wert von 1,0625 zu ergeben. Der Betrieb läuft in dieser Art und Weise ab. Während der vorangehenden Betriebssequenzen wird ein Datenstrom durch Nehmen des ganzzahligen Anteils, 1 oder 0, jedes akkumulierten Werts hergestellt.
Mit Bezug auf 20 kann die Interpretation der in 19 gezeigten Zahlensequenzen verstanden werden. Es sind zwei Taktsignale gezeigt. Es wird wieder angenommen, dass das Verhältnis der Frequenz des oberen Taktsignals zu jener des unteren Taktsignals während des Intervalls von Interesse 0,6875 ist. Zum Zeitpunkt t = 0 stimmen ansteigende Flanken beider Taktsignale überein. Bei der ersten nachfolgenden ansteigenden Flanke des unteren Taktsignals sind 0,6875 Intervalle des oberen Taktsignals vergangen. An der nächsten ansteigenden Flanke des unteren Taktsignals sind 1,375 Intervalle des oberen Taktsignals vergangen. An der nächsten ansteigenden Flanke des unteren Taktsignals sind 1,0625 Intervalle des oberen Taktsignals seit dem Ablauf des ersten Intervalls des oberen Taktsignals vergangen usw..
In 21 ist ein schematisches Diagramm einer Fangschaltung oder Frequenzabtastschaltung gezeigt, welche für Abtastdaten korrespondierend zum im vorangehenden Beispiel beschriebenen Datenstrom verwendet werden kann. In der veranschaulichten Ausführungsform wird angenommen, dass das Verhältnis der Taktsignale derart ist, dass nicht mehr als eine ansteigende Flanke des schnelleren Takts während eines einzelnen Intervalls des langsameren Takts auftreten wird. In anderen Ausführungsformen braucht diese Annahme nicht angewandt zu werden.
Die Fangschaltung enthält ein Eingangsteil 2101 und ein Ausgangsteil 2103. Das Eingangsteil enthält zwei Abschnitte Ch1 Ch2, welche sorgfältig angepasst werden müssen, um Fehler zu minimieren. Jeder Abschnitt umfasst eine Kette von zwei oder mehr in Reihe verbundener D-Flip-Flops. In der folgenden Beschreibung werden dieselben Bezugszeichen verwendet, um die jeweiligen Flip-Flops an sich oder ihre jeweiligen Ausgangssignale zu bezeichnen.
Innerhalb jedes Abschnitts wird das erste Flip-Flop in der Kette durch ein abgetastetes Taktsignal Fx getaktet. Die nachfolgenden Flip-Flops in der Kette werden durch ein Abtasttaktsignal Fs getaktet. Der D-Eingang des ersten Flip-Flops Q1 im oberen Abschnitt ist mit dem Q-Ausgang desselben verbunden. Der D-Eingang des ersten Flip-Flops im unteren Abschnitt ist mit dem Q-Ausgang des ersten Flip-Flops im oberen Abschnitt verbunden. Die verbleibenden Flip-Flops in beiden Abschnitten sind in Reihe verbunden – d. h. Q zu D, Q zu D.
Die Funktion des Eingangsteils ist es, 1) zwei Signale herzustellen, logische Inverse voneinander, die an ansteigenden Flanken des Taktsignals Fx übergehen; 2) die Werte der beiden Signale an den ansteigenden Flanken des Taktsignals Fs zu übernehmen; und 3) Übergänge von einem Takt zum nächsten festzustellen. Zusätzliche Zwischenstufen in Reihe mit Q3 und Q4 können erforderlich sein, um die sich aus der Asynchronität der beiden Taktsignale ergebende Metastabilität zu minimieren, und tatsächlich können mehrere derartige Stufen in einer bestimmten Gestaltung wünschenswert sein.
Bei einem Ausführungsbeispiel enthalten die Ausgangsteile drei NAND-Gatter mit zwei Eingängen. Die jeweiligen NAND-Gatter N1 und N2 sind mit dem D- und Q-Signal der letzten Flip-Flop-Stufen der Eingangsabschnitte verbunden. Die Ausgangssignale der NAND-Gatter N1 und N2 werden im weiteren NAND-Gatter N3 kombiniert, um den endgültigen Ausgang der Fangschaltung zu bilden.
Die Funktion des Ausgangsteils ist es, eine Änderung des Eingangstaktsignalniveaus von einem Abtasttakt zum nächsten in einem der beiden durch die beiden Eingangsabschnitte gebildeten Kanäle festzustellen. Die beiden Eingangsabschnitte arbeiten in einer Ping-Pong-Art und stellen abwechselnd Änderungen des Eingangstaktsignalniveaus fest.
Der Betrieb der Fangschaltung von 21 kann mit Bezug auf das Zeitdiagramm von 5 vollständiger verstanden werden. Die ersten Stufen der beiden Kanäle bilden inverse Signale Q1 und Q2, welche etwa mit ansteigenden Flanken des Eingangs taktsignals übereinstimmen (aber ein bisschen verzögert sind). Die Signale Q3 und Q4 werden durch jeweiliges Abtasten der Signale Q1 und Q2 gemäß dem Abtasttakt gebildet. Die Signale Q5 und Q6 sind jeweils verzögerte Nachbildungen der Signale Q3 und Q4. Die NAND-Gatter realisieren zusammen die Logikfunktion X = Q3·Q5 ν Q4·Q6.
Im Beispiel von 5 sind die veranschaulichten Signale alle idealisierte Rechtecksignale. Tatsächlich weisen die Signale finite Anstiegs- und Fallzeiten auf. Wie in 6 veranschaulicht ist, ist der mögliche Effekt der finiten Anstiegs- und Fallzeiten der Signale Q1 und Q2 und der Asynchronität der Schaltung Metastabilität. Hier sind die Signale Q3 und Q5 und die Signale Q4 und Q6 alle für einen Zyklus in einem unbestimmten Zustand. Der sich ergebende Ausgang der Schaltung kann oder kann nicht korrekt sein. Weil die Entscheidung jedoch war, mit einem "Beinahe" zu beginnen, ist der Effekt einer gelegentlich fehlerhaften Entscheidung für den Gesamtbetrieb der Schaltung unbedeutend. Das Zeitfenster der Instabilität wird durch Erhöhen der Gesamtverstärkung im Pfad reduziert. Falls die Verstärkung von Q3 und Q9 ausreichend ist, um die Wahrscheinlichkeit eines Fehlers auf ein akzeptables Niveau zu reduzieren, dann sind keine zusätzlichen Schaltungen erforderlich. Falls nicht, dann werden zusätzliche Schaltungen zum Erhöhen der Verstärkung erforderlich.
Um das Verhältnis der Frequenzen der beiden Taktsignale vom durch eine Fangschaltung, wie jene der 21, hergestellten Datenstrom zurückzugewinnen, wird digitales Filtern angewandt. Vorteilhafterweise kann eine große Gruppe digitaler Filtertechniken, welche auf Sigma-Delta (oder Delta-Sigma) A/D-Umwandler anwendbar sind, direkt auf den Digitalstrom an gewandt werden. Durch Verwenden einer geeignet gewählten Wichtungsfunktion kann außerdem eine hohe Genauigkeit erhalten werden.
Die gewichtete disjunktive Normalform ist ein Beispiel eines FIR-Filters. Die zuvor beschriebene Wichtungsfunktion ist daher jene eines FIR-Filters in digitaler Filtertheorie. Sollte jedoch erkannt werden, dass ferner IIR-Filter verwendet werden können. Beim Vorgang des FIR-Digitalfilterns wird die Wichtungsfunktion auf ein "Fenster" von Abtastdaten angewandt, um eine Schätzung des Verhältnisses der Frequenzen in der Mitte des Fensters zu erhalten. Das Fenster wird dann "aufgehoben" und zur nächsten Abtastsequenz "bewegt". Die Fensterung wird typischerweise überlappen. Ein Fenster kann zum Beispiel 256 Abtastungen enthalten.
Mit Bezug auf 7 sind zwei alternative Wichtungsfunktionen für ein Fenster von 256 Abtastungen gezeigt. Die Richtungsfunktionen sind normalisiert, was bedeutet, dass der Bereich unter den Wichtungsfunktionen einheitlich ist. Eine in gestrichelten Linien angezeigte Wichtungsfunktion ist eine lineare, konstante Wichtungsfunktion. Eine andere durch durchgezogene Linien angezeigte Wichtungsfunktion ist eine Dreieckwichtungsfunktion. Die Wichtungsfunktion ist die Impulsantwortfunktion bei digitalen Filtern.
Ergebnisse des digitalen Filterns unter Verwenden der linearen Wichtungsfunktion und der Dreieckwichtungsfunktion sind jeweils in 8 und 9 gezeigt. Sowohl im Fall von 8 als auch von 9 ist das Frequenzverhältnis von gerade unter 0,687 auf gerade über 0,693 erhöht worden. Wie in 8 zu sehen ist, oszilliert das quantisierte Signal unter Verwenden einer linearen Wichtungsfunktion zwischen zwei Niveaus, welche derart zum Eingang benachbart sind, dass ihr lokales Mittel dem mittleren Eingang gleicht. Der mittlere Fehler ist auf 1772 ppm berechnet worden. Wie in 9 zu sehen ist, folgt das quantisierte Signal unter Verwenden einer Dreieckwichtungsfunktion dem Eingang mit einem mittleren Fehler von 83 ppm.
In 10 ist ein schematisches Diagramm eines beispielhaften Frequenzakkumulators gezeigt, welcher eine Dreieckwichtungsfunktion anwendet und welcher zum Leisten des gewünschten digitalen Filterns verwendet werden kann. Im gezeigten Beispiel verwendet der Frequenzakkumulator einen 7-Bit Zähler 101, einen 14-Bit Addierer 103 und ein 14-Bit Register 105. Der 7-Bit Zähler wird durch die Abtastfrequenz Fs getaktet. Der Ausgang des 7-Bit Zählers wird zu einem Eingang des Addierers geliefert. Die Funktion des 7-Bit Zählers ist es, von 0 bis 127 nach oben zu zählen und dann rückwärts von 127 bis 0. Die Zahl 127 tritt in der Folge zwei Mal auf. Dieses Verhalten wird durch Verwenden eines Flip-Flops 107 erreicht. Das Flip-Flop wird durch die Abtastfrequenz Fs getaktet. Ein Endwertzählsignal des 7-Bit Addierers ist ein Eingang des Flip-Flops. Der Ausgang des Flip-Flops ist mit einem Rückwärtszähleingang des 7-Bit Zählers verbunden.
Der "überabgetastete" Datenstrom ist mit einem Steuereingang des Addierers verbunden. Wenn das aktuelle Bit des Datenstroms eine 1 ist, wird eine Addition durchgeführt. Wenn das aktuelle Bit eine 0 ist, wird keine Addition durchgeführt. Ein Übertragungseingang des Addierers ist hoch angebunden, was wirksamerweise verursacht, dass der Wichtungsbereich 1 bis 128 ist.
Das 14-Bit Register wird durch die Abtastfrequenz Fs getaktet. Sein Ausgang wird an den anderen Eingang des Addierers angelegt. Sein Eingang empfängt das durch den Addierer hergestellte Ausgangswort. Die Funktion des 14-Bit Addierers ist es, einen Akkumulationsbetrieb für 256 Takte durchzuführen. Zum Abschluss der 256 Takte wird der Ausgang des 14-Bit Addierers als Schätzer des Frequenzverhältnisses verwendet. Im gezeigten Beispiel ist insbesondere der Ausgang des Akkumulators gleich R×128×129, wobei R der Frequenzverhältnisschätzer ist.
Die voranstehende Technik kann leicht auf Phasendiskriminierung ausgedehnt werden. Mehrere verschiedene Verfahren und Vorrichtungen zum digitalen Phasendiskriminieren werden beschrieben, was verschiedene Gestaltungskompromisse zur Folge hat.
Das erste Verfahren ist konzeptionell unkompliziert, aber rechenseitig teuer. Mit Bezug auf 11A werden derselbe beobachtete Frequenzdatenstrom und dieselbe Wichtungsreihe korrespondierend zu einer Dreieckwichtungsfunktion (11B) verwendet. Das Verhältnis der Referenzfrequenz zur abgetasteten Frequenz über ein relativ langes Zeitintervall wird zu erst unter Verwenden der zuvor beschriebenen Technik bestimmt. Nach Erhalten dieses Frequenzverhältnisschätzers werden kurzzeitige Frequenzabweichungen durch Berechnen der gleichen Frequenzschätzung wie zuvor, aber bei einer relativ hohen Rate, so oft wie zuvor pro Abtastintervall geschätzt. Sprich, nachfolgende Abtastungen werden alle unter Verwenden der Schaltung von 10, so oft wie jedes Abtastintervall vorgenommen. Die Differenz (ΔF) jeder Frequenzschätzung (F) des zuvor bestimmten Frequenzverhältnisses (Fr) wird berechnet, mit einem geeigneten Skalierungsfaktor k multipliziert und akkumuliert, um eine korrespondierende Phasenschätzung Pf zu erhalten (Der erste Wert von Pf ist eine beliebig gewählte Anfangsbedingung, die zum Vergleich mit einer idealen Schätzung ausgewählt wird. In der Praxis kann die Phase mit einem auf Vorkenntnissen der Signaleigenschaften basierenden Wert anfangen, oder kann, in der Abwesenheit derartiger Vorkenntnisse, nach Feststellen eines Phaseninflektionspunkts auf null eingestellt werden).
In 11C ist eine Phasen-Plotsimulation gezeigt, die eine tatsächliche Phase einer bestimmten Wellenform (durchgezogene Linie) mit einer geschätzten Phase unter Verwenden des voranstehenden Phasenschätzungsverfahrens (gestrichelte Linie) vergleicht.
Das voranstehende "Frequenzdifferenz"-Phasenschätzungsverfahren ist rechenseitig teuer, weil der Bedarf besteht, Frequenzschätzungen bei einer relativ hohen Rate zu berechnen. Ein "Vorsummierungsdifferenz"-Phasenschätzungsverfahren beseitigt dieses Erfordernis. Mit Bezug auf 12A wird, an Stelle des Subtrahierens des Frequenzverhältnisses von einer Frequenzschätzung, das Frequenzverhältnis Fr vom abgetasteten Datenstrom selbst subtrahiert. Unter der Annahme, dass der Datenstrom ein Bitstrom, nur aus Einsen und Nullen ist, und unter der Annahme eines Frequenzverhältnisses Fr = 0,6875, wird die Vorsummierungsdifferenz Y dann einen von nur zwei Werten, Y = 1 – 0,6875 = 0,3125 oder Y = 0 – 0,6875 = –0,6875 haben. Die Y-Werte werden akkumuliert, um korrespondierende Werte PX zu erhalten. Phasenschätzungen PP_n werden durch Filtern der PX-Werte im Wesentlichen in derselben Art erhalten, wie zuvor in Bezug auf die Bildung von Frequenzschätzungen beschrieben (unter Verwenden der identischen Wichtungsfunktion, zum Beispiel 12B), mit der Ausnahme, dass die gefilterten Werte durch den Skalierungsfaktor k skaliert werden.
Es kann gezeigt werden, dass die Vorsummierungsdifferenzphasenberechnung mathematisch äquivalent zur Frequenzdifferenzphasenberechnung ist. Die in 12C gezeigten Simulationsergebnisse sind daher die gleichen wie in 11C. Die Hardwarerealisierung kann jedoch unter Verwenden der Vorsummierungsdifferenzphasenberechnung bedeutend einfacher sein, da nur eine Berechnung pro Phasenpunkt erforderlich ist. Eine derartige Hardwarerealisierung ist in 13 gezeigt.
Der Vorsummierungsdifferenzphasenschätzer von 13 enthält im Allgemeinen einen ersten Akkumulator ACC1, einen zum vorher im Bezug auf 10 beschriebenen Wichtungsgenerator ähnlichen oder identischen Wichtungsgenerator WG und einen zweiten Akkumulator ACC2.
Der Akkumulator ACC1 arbeitet zum Herstellen von Phasennummern PX_i in Korrespondenz zu Bits (oder Symbolen in anderen Ausführungsformen) des beobachteten Frequenzdatenstroms und enthält einen Multiplexer 1301, einen Addierer 1303 und ein Register (z. B. ein 16-Bit Register) 1305. Der Multiplexer 1301 wählt einen von zwei möglichen Werten von Y_i gemäß des Werts von X aus und legt Y_i an den Addierer 1303 an. Der Registerwert wird zu Y_i addiert, um PX_i zu bilden, der dann im Register gespeichert wird. Der Addierer 1303 und das Register 1305 akkumulieren daher die PX_i-Werte.
Die PX_i-Werte werden dann im Akkumulator ACC2 gefiltert, welcher einen Multiplizierer 1307, einen Addierer 1309 und ein Register 1311 enthält. Der Multiplizierer empfängt Wichtungen vom Wichtungsgenerator WG und PX_i-Werte vom Akkumulator ACC1.
Die jeweiligen Wichtungen und PX_i-Werte werden multipliziert und die Produkte akkumuliert, z. B. für 128 Taktzyklen, um einen Phasenschätzer PP herzustellen. Der Multiplizierer kann derart aufgebaut sein, den Skalierungsfaktor k für jedes Produkt während des Akkumulierungsvorgangs anzuwenden.
Eine noch einfachere Realisierung kann durch verwenden einer ganzzahligen Differenzphasenberechnung erreicht werden. Die ganzzahlige Differenzphasenberechnung ist mathematisch nicht equivalent zu den voranstehenden Verfahren, aber ist sehr nahe. Mit Bezug auf 14A verwendet dieses Verfahren, zusätzlich zum beobachteten Frequenzdatenstrom, einen Referenzfrequenzdatenstrom, der sich ergeben würde, falls die Referenzfrequenz an die Fangschaltung von 4 angelegt würde (mit dem gleichen Takt). Dann wird eine laufende Summe D_i der ganzzahligen Differenz X_i – R_i gebildet. In vielen praktischen Anwendungen, wie jene in den 14 und 15 veranschaulichten, wird D_i ausschließlich die Werte 1, 0 und –1 haben. Der allgemeine Fall, in dem D_i andere Werte annimmt, wird jedoch aus dem vorliegenden Beispiel erkannt und verstanden werden, und ist durch die vorliegende Beschreibung eingeschlossen.
Phasenschätzungen werden durch Filtern der D_i-Werte in der gleichen oder ähnlichen Weise, wie zuvor beschrieben, gebildet. Die gleiche Dreieckwichtungsfunktion kann verwendet werden (14B). Das ganzzahlige Differenzphasenberechnungsverfahren stellt identische Simulationsergebnisse, 14C, wie die vorhergehenden Verfahren her.
Mit Bezug auf 15 kann in dem Fall, in dem D ausschließlich die Werte 1, 0 und –1 annimmt, die korrespondierende Hardware-Realisierung wesentlich vereinfacht werden (z. B. vergleichen mit jener von 13).
Wie jener von 13, enthält der ganzzahlige Differenzphasenschätzer von 15 im Allgemeinen einen ersten Akkumulator ACC1, einen Wichtungsgenerator WG und einen zweiten Akkumulator ACC2. Der Akkumulator ACC1 ist bedeutend anders aufgebaut als der korrespondierende Aufbau von 13. Der Akkumulator ACC1 von 15 enthält einen Referenzmustergenerator 1501, einen 1-Bit Subtrahierer 1503, einen 2-Bit Addierer 1502 und ein 2-Bit Register 1507. Der 1-Bit Subtrahierer subtrahiert jeweilige R-Werte von jeweiligen X-Werten. Der 2-Bit Addierer und das Register akkumulieren die sich ergebenden D_i-Werte, welche, wie zuvor beschrieben, auf nur 1, 0, –1 beschränkt sein können.
Der Wichtungsgenerator WG und der Akkumulator ACC2 sind im Wesentlichen die gleichen, wie in der zuvor beschriebenen 13. Weil D_i jedoch ausschließlich die Werte 1, 0 und –1 annimmt, ist kein Multiplizierer erforderlich. Stattdessen wird, falls D_i = 1 ist, der Wichtungswert zum akkumulierten Wert addiert, und falls D_i = –1 ist, wird der Wichtungswert subtrahiert. (Falls D_i = 0, verbleibt der akkumulierte Wert unverändert.) Die Einsparung eines Hardware-Multiplizierers ist ein besonderer Vorteil der Implementierung von 15.
Ein weiteres Verfahren der Phasenschätzung wird als das Taktmessphasenberechnungsverfahren bezeichnet. Mit Bezug auf 16A ist dieses Verfahren ähnlich zum vorhergehenden ganzzahligen Differenzphasenberechnungsverfahren, in soweit als R, X und D betroffen sind. Dieses Verfahren verwendet jedoch zusätzlich zum Referenzfrequenzdatenstrom R "Taktmess"-Nummern RG, welche die gleichen sind, wie die in 2 auftre tenden Nummern. Wie in 16B gezeigt ist, unterscheidet sich darüber hinaus die verwendete Wichtungsfunktion deutlich. Taktmessphasenschätzwerte PC werden unter Verwenden der folgenden Formel erhalten:
Simulationsergebnisse unter Verwenden des Taktmessphasenberechnungsverfahrens sind in 16C gezeigt.
Mit Bezug auf 17 enthält der Taktmessphasenschätzer im Allgemeinen einen ersten Akkumulator ACC1, einen Wichtungsgenerator WG und einen zweiten Akkumulator ACC2. Der Schätzer enthält zusätzlich einen Summierblock 1701.
Der Akkumulatorblock ACC1 ist im Wesentlichen der gleiche wie der Akkumulatorblock ACC1 von 15. Es ist jedoch zu beachten, dass der Referenzmustergenerator sowohl den innerhalb des Akkumulators ACC1 verwendeten Referenzfrequenzdatenstrom R als auch den Taktmessdatenstrom erzeugt, welcher ein Eingang des Summierblocks 1701 ist.
Der Wichtungsgenerator enthält einen Zähler 1703 und eine Wichtungsgeneratorlogik 1705.
Der Akkumulator ACC2 enthält einen Addierer 1707 und ein Register 1709. Wenn X = 1 ist, wird der Wichtungswert vom Wichtungsgenerator zu den Inhalten des Registers 1709 addiert. Der Ausgang des Addierers wird der neue Eingang des Registers, welches einen Akkumulatorbetrieb, z. B. für 128 Taktzyklen, durchführt.
Zum Abschluss des Akkumulatorbetriebs von ACC2, werden die Ausgänge von ACC1 und ACC2 zusammen mit dem korrespondierenden RG-Wert im Summierblock 1701 summiert.

Claims

Radiofrequenz(RF)-Modulator, umfassend: einen phasengekoppelten Regelkreis, welcher einen Tiefpass (403) enthält, und als ein Eingangssignal ein Basisbandmodulationssignal empfängt und als ein Ausgangssignal ein moduliertes RF-Signal herstellt; eine Schaltung zum Herstellen eines Einkopplungsmodulationssignals; eine Schaltung zum Einkoppeln des Einkopplungsmodulationssignals in den phasengekoppelten Regelkreis an einem Punkt nach dem Tiefpass; und eine mit der Schaltung zum Einkoppeln des Einkopplungsmodulationssignals verbundene Steuerschaltung zum Steuern der Amplitude des Einkopplungsmodulationssignals, wobei die Schaltung zum Einkoppeln einen Verstärker (411) mit adaptiver Verstärkung umfasst, und wobei die Steuerschaltung einen Phasendemodulator (419) enthält.
Vorrichtung nach Anspruch 1, wobei der Phasendemodulator (419) digital ist.
Vorrichtung nach Anspruch 2, wobei die Steuerschaltung ferner eine Vergleichsschaltung (417) umfasst.
Vorrichtung nach Anspruch 3, wobei die Vergleichsschaltung (417) das Basisbandmodulationssignal mit einem durch den Phasendemodulator (419) zurückgewonnenen Phaseninformationssignal vergleicht und ein Fehlersignal herstellt.
Vorrichtung nach Anspruch 4, wobei das Fehlersignal verwendet wird, um die Verstärkung des Verstärkers (411) mit adaptiver Verstärkung einzustellen.
Vorrichtung nach Anspruch 1, ferner umfassend eine direkte digitale Syntheseschaltung (415) zum Empfangen des Basisbandmodulationssignals, zum Herstellen eines korrespondierenden modulierten Signals und zum Anlegen des modulierten Signals an den phasengekoppelten Regelkreis.
Vorrichtung nach Anspruch 6, wobei die direkte digitale Syntheseschaltung (415) einen numerisch gesteuerten modulierten Oszillator enthält.
Vorrichtung nach Anspruch 1, wobei der phasengekoppelte Regelkreis einen Teilen-durch-N-Zähler (407) enthält.
Vorrichtung nach Anspruch 1, wobei der phasengekoppelte Regelkreis einen Abwärtsumformer (420) enthält.
Vorrichtung nach Anspruch 1, ferner umfassend eine mit dem Ausgangssignal des phasengekoppelten Regelkreises verbundene Amplitudenmodulationsstufe.
Verfahren zum Herstellen genauer, stabiler Phasenverschiebungen in einem modulierten RF-Signal, umfassend die Schritte des: Verwendens eines Basisbandmodulationssignals, Herstellens eines modulierten Signals; Anlegens des modulierten Signals als ein Referenzsignal an eine Phasenkopplung; und automatischen Ableitens eines adaptiven Verstärkungsfaktors und Anlegens des adaptiven Verstärkungsfaktors an das Basisbandmodulationssignal zum Herstellen eines Einkopplungssignals und Einkoppelns des Einkopplungssignals in den phasengekoppelten Regelkreis; wobei das Einkopplungssignal das teilweise Entfernen der durch das Basisbandmodulationssignal eingeführten Modulation des phasengekoppelten Regelkreises kompensiert.
Verfahren nach Anspruch 11, wobei automatisches Ableiten eines adaptiven Verstärkungsfaktors umfasst: Zurückgewinnen von Phaseninformationen von einem Ausgangssignal des phasengekoppelten Regelkreises; Vergleichen der Phaseninformationen mit dem Basisbandmodulationssignal und Herstellen eines Fehlersignals, wobei der adaptive Verstärkungsfaktor aus dem Fehlersignal abgeleitet wird.