DE102006038835B4 - Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis - Google Patents
Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis Download PDFInfo
- Publication number
- DE102006038835B4 DE102006038835B4 DE102006038835A DE102006038835A DE102006038835B4 DE 102006038835 B4 DE102006038835 B4 DE 102006038835B4 DE 102006038835 A DE102006038835 A DE 102006038835A DE 102006038835 A DE102006038835 A DE 102006038835A DE 102006038835 B4 DE102006038835 B4 DE 102006038835B4
- Authority
- DE
- Germany
- Prior art keywords
- modulation
- word
- mod
- oscillator
- dco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 34
- 101100406317 Arabidopsis thaliana BCE2 gene Proteins 0.000 claims abstract description 7
- 101100493897 Arabidopsis thaliana BGLU30 gene Proteins 0.000 claims abstract description 7
- 101100063437 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIN7 gene Proteins 0.000 claims abstract description 7
- 102100032919 Chromobox protein homolog 1 Human genes 0.000 claims description 10
- 101000797584 Homo sapiens Chromobox protein homolog 1 Proteins 0.000 claims description 10
- 101100518161 Arabidopsis thaliana DIN4 gene Proteins 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010295 mobile communication Methods 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 101100422614 Arabidopsis thaliana STR15 gene Proteins 0.000 description 6
- 101100141327 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR3 gene Proteins 0.000 description 6
- 101150112501 din1 gene Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- RVRCFVVLDHTFFA-UHFFFAOYSA-N heptasodium;tungsten;nonatriacontahydrate Chemical compound O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.O.[Na+].[Na+].[Na+].[Na+].[Na+].[Na+].[Na+].[W].[W].[W].[W].[W].[W].[W].[W].[W].[W].[W] RVRCFVVLDHTFFA-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
– eine Datenabgleichseinrichtung (DA) mit
– einem ersten Eingang (DIN1) zur Zuführung eines Modulationssignals (Nmod, Nseq, Nchannel);
– einem zweiten Eingang (DIN2) zur Zuführung eines Phasenfehlersignals (TTDC);
– einem dritten Eingang (DIN3) zur Zuführung eines Oszillatorsteuerworts (ytune);
– einem ersten Ausgang (DOUT1) zur Abgabe eines Modulationseinstellworts (Nmod) in Abhängigkeit des Modulationssignals (Nmod, Nseq, Nchannel);
– einem zweiten Ausgang (DOUT2) zur Abgabe einer Zeitintervallsgröße (Ti) in Abhängigkeit des Phasenfehlersignals (TTDC) und eines Referenzintervalls (Tref); und
– einem dritten Ausgang (DOUT3) zur Abgabe eines Oszillatormodulationsworts (ymod) in Abhängigkeit des Oszillatorsteuerworts (ytune); und
– eine Identifikationseinrichtung (PI), die eingangsseitig mit dem ersten, zweiten und dritten Ausgang (DOUT1, DOUT2, DOUT3) der Datenabgleichseinrichtung (DA) gekoppelt ist, zur Anpassung und Abgabe des Steilheitsfaktors (KDCO) in Abhängigkeit des Modulationseinstellworts (Nmod), der Zeitintervallsgröße (Ti) und des Oszillatormodulationsworts...
Description
- Die Erfindung betrifft eine Anordnung und ein Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie einen Phasenregelkreis mit der Anordnung. Die Erfindung betrifft ferner eine Verwendung der Anordnung.
- In heutigen Mobilfunksystemen werden verschiedene Mobilfunkstandards wie Global System for Mobile Communication, GSM, Enhanced Data Rates for GSM Evolution, EDGE, Universal Mobile Telecommunications Standard, UMTS oder andere genutzt. Zur Übertragung werden dabei Hochfrequenzsignale verwendet.
- Für die Erzeugung beziehungsweise den Empfang der hochfrequenten Sende-/Empfangssignale werden vermehrt digital gesteuerte Oszillatoren, englisch Digitally Controlled Oszillators, DCOs eingesetzt. Ein DCO erzeugt als Ausgangssignal ein Hochfrequenzsignal in Abhängigkeit eines digitalen Frequenzworts. Zudem benötigt ein digitaler Phasenregelkreis mit einem DCO auf einem Halbleiterkörper weniger Platz als ein entsprechender Phasenregelkreis mit einem analog gesteuerten spannungsgesteuerten Oszillator, englisch Voltage Controlled Oszillator, VCO.
- In Mobilfunksystemen arbeiten DCOs nicht nur als einfache Oszillatoren zur Erzeugung von Lokaloszillatorsignalen, sondern können auch für eine direkte Modulation von zu übertragenden Basisbandsignalen verwendet werden.
7 zeigt ein Ausführungsbeispiel eines herkömmlichen digital gesteuerten Phasenregelkreises, der für eine 2-Punkt-Modulation ausgelegt ist. Ein ähnlicher Phasenregelkreis ist beispielsweise der Druckschrift Mayer T. et al.: ”A 1 GHz SD Noise Shaper for All Digital PLLs with Multiband UMTS Modulation Capability”, IEEE RFIC Symp. 2006, 11.–13. Juni, Seiten 4–7 zu entnehmen. Der Phasenregelkreis umfasst einen digital gesteuerten Oszillator DCO zur Erzeugung eines Oszillatorsignals RFout. Das Oszillatorsignal RFout wird über einen Frequenzteiler MMT, der in seinem Teilerverhältnis einstellbar ist, auf einen Phasendetektor PD zurückgeführt. Der Phasendetektor PD weist einen zweiten Eingang zur Zuführung eines Referenzfrequenzsignals mit einer Referenzfrequenz Fref auf. Der Ausgang des Phasendetektors PD ist über ein digitales Schleifenfilter LF und ein Summierglied S5 mit dem Eingang des digital gesteuerten Oszillators DCO gekoppelt. An den zweiten Eingang des Summierers S5 ist eine Modulationseinrichtung MOD1 angeschlossen, über die dem Phasenregelkreis ein Modulationseinstellwort Nmod zugeführt werden kann. Das Summierglied S5 stellt somit gleichzeitig einen ersten Modulationspunkt MP1 des Phasenregelkreises dar. Ein Steuereingang zur Einstellung des Teilerverhältnisses des Frequenzteilers MMT bildet den zweiten Modulationspunkt MP2 des Phasenregelkreises. Diesem wird ein Sequenzeinstellwort Nseq zugeführt, welches über ein Summierglied S7 aus einem ganzzahligen Kanaleinstellwort Nchan,int und einem sigma-delta-modulierten, gebrochen rationalen Anteil ermittelt wird. Der Anteil wird durch einen Sigma-Delta-Modulator ΣΔ bereitgestellt. Dem Sigma-Delta-Modulator ΣΔ wird über den Summierer S6 das Modulationseinstellwort Nmod und ein fraktionales Kanaleinstellwort Nchan,frac zugeführt. - Die durch das Modulationseinstellwort Nmod dargestellten Modulationsdaten werden somit dem Phasenregelkreis über den ersten Modulationspunkt MP1 und den zweiten Modulationspunkt MP2 zugeführt. Dabei weist die Zuführung über den zweiten Modulationspunkt MP2 ein Tiefpassverhalten auf, während die Zuführung über den ersten Modulationspunkt MP1 und die erste Modulationseinrichtung MOD1 ein Hochpaßverhalten aufweist. Hierbei ist es erforderlich, dass die Steilheit des digital gesteuerten Oszillators DCO bekannt ist, da sonst die Modulationssignale nur schwer an das Übertragungsverhalten des offenen Kreises angepasst werden können. Die Steilheit des Oszillators DCO wird durch einen Steilheitsfaktor KDCO ausgedrückt. Der Steilheitsfaktor KDCO gibt an, welche Auswirkung eine Veränderung des Modulationseinstellworts Nmod auf die Ausgangsfrequenz des digital gesteuerten Oszillators DCO hat, was sich wie folgt in Abhängigkeit einer Frequenzänderung Δf und einer Änderung des Eingangsworts Δy des Sigma-Delta-Modulators ΣΔ ausdrücken lässt:
KDCO = Δf / Δy (1) - Wenn der in der Modulationseinrichtung MOD1 verwendete Wert des Steilheitsfaktors KDCO nicht der realen Steilheit des digital gesteuerten Oszillators DCO entspricht, kann es zu unzulässigen Verzerrungen des modulierten Ausgangssignals des Oszillators DCO kommen. Dadurch steigt die Größe des Fehlervektors, englisch Error Vector Magnitude, EVM an.
- Das Dokument
US 2006/0033582 A1 - Im Dokument
US 6,211,747 B1 ist eine Anordnung beschrieben, mit der sich ein Steilheitsfaktor eines spannungsgesteuerten Oszillators ermitteln lässt, indem eine Steuerspannung des spannungsgesteuerten Oszillators ausgewertet wird. -
8 zeigt ein beispielhaftes Signal-Zeit-Diagramm von Ausgangssignalen eines digital gesteuerten Oszillators, bei dem die Frequenz der Signale über die Zeit aufgetragen ist. Bis zum Zeitpunkt t1 wird unverändert ein erstes Modulationseinstellwort Nmod1 zugeführt. Zum Zeitpunkt t1 wird auf ein zweites Modulationseinstellwort Nmod2 umgeschaltet, welches einen Frequenzsprung ΔF bewirken soll. Bei einem optimal angenommenen Steilheitsfaktor KDCO ergibt sich in der Frequenz des Ausgangssignals des digital gesteuerten Oszillators DCO ein idealer Sprung um die Frequenz ΔF, gekennzeichnet durch die durchgezogene Linie KDCO0. - Wenn der Steilheitsfaktor KDCO zu groß angenommen wird, erfolgt ein langsameres Einschwingen des Phasenregelkreises hin zu der gewünschten Frequenz des Ausgangssignals, gekennzeichnet durch die gestrichelte Linie KDCO1. Wenn der Wert des Steilheitsfaktors KDCO als zu klein angenommen wird, kommt es zu einem Überschwingen der Frequenz des Ausgangssignals mit nachfolgendem Einschwingen von unten auf die gewünschte Frequenz, gekennzeichnet durch die gestrichelte Linie KDCO2. Der verlängerte Einschwingvorgang führt insbesondere bei einer direkten Modulation zu Verzerrungen des Ausgangssignals, da unter Umständen sehr schnell zwischen verschiedenen Modulationseinstellworten umgeschaltet wird, wodurch sich das gewünschte Ausgangssignal nicht einstellen kann.
- Daher kann es wünschenswert sein, den Steilheitsfaktor KDCO für eine Modulation des Phasenregelkreises möglichst genau zu bestimmen. Die Steilheit des digital gesteuerten Oszillators DCO sollte auch während des Betriebs ermittelt werden können, da sie sich – beispielsweise durch temperaturbedingte Driftvorgänge – während des Betriebs ändern kann. Bei Modulationsverfahren, welche nach dem Time Division Mode Multiple Access, TDMA-Verfahren arbeiten, wie zum Beispiel GSM, kann eine Ermittlung der Oszillatorsteilheit in den Sendepausen zwischen zwei Datenbursts durchgeführt werden, das heißt zu Zeitpunkten, an denen das Oszillatorsignal nicht primär benötigt wird. Wenn hingegen ein Code Division Multiple Access, CDMA-Verfahren wie zum Beispiel bei UMTS verwendet wird, stehen diese Pausen, in denen die Oszillatorsteilheit ermittelt werden kann, üblicherweise nicht zur Verfügung. Bei derartigen Systemen, die eine kontinuierliche Modulation im Phasen regelkreis vornehmen, kann eine notwendige Bestimmung des Steilheitsfaktors KDCO während des Betriebs nur schwer und aufwändig durchgeführt werden.
- Es ist Aufgabe der Erfindung, eine Anordnung und ein Verfahren anzugeben, mit der der Steilheitsfaktor eines digital gesteuerten Oszillators auch im Betrieb und bei einer kontinuierlichen Ansteuerung des digital gesteuerten Oszillators einfach und genau ermittelbar ist. Es ist eine weitere Aufgabe der Erfindung, einen Phasenregelkreis mit der Anordnung aufzuzeigen, bei dem es möglich ist, den Steilheitsfaktor des Oszillators bei kontinuierlicher Ansteuerung des Oszillators einfach und genau zu ermitteln. Ferner ist es Aufgabe der Erfindung, eine Verwendung der Anordnung anzugeben.
- Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche gelöst. Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
- In einer Ausführungsform umfasst eine Anordnung zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators eine Datenabgleichseinrichtung und eine Identifikationseinrichtung. Die Datenabgleichseinrichtung weist einen ersten Eingang zur Zuführung eines Modulationssignals, einen zweiten Eingang zur Zuführung eines Phasenfehlersignals und einen dritten Eingang zur Zuführung eines Oszillatorsteuerworts auf. Ferner umfasst die Datenabgleichseinrichtung einen ersten Ausgang zur Abgabe eines Modulationseinstellworts in Abhängigkeit des Modulationssignals, einen zweiten Ausgang zur Abgabe einer Zeitintervallsgröße in Abhängigkeit des Phasenfehlersignals und eines Referenzintervalls und einen dritten Ausgang zur Abgabe eines Oszillatormodulationsworts in Abhängigkeit des Oszillatorsteuerworts. Die Identifikationseinrichtung, die eingangsseitig mit dem ersten, zweiten und dritten Ausgang der Datenabgleichseinrichtung gekoppelt ist, ist vorgesehen zur Anpassung und Abgabe des Steilheitsfaktors in Abhängigkeit des Modulationseinstellworts, der Zeitintervallsgröße und des Oszillatormodulationsworts.
- In der Datenabgleichseinrichtung können somit das Modulationssignal, das Phasenfehlersignal und das Oszillatorsteuerwort so aufbereitet werden, dass sich daraus die für die Identifikationseinrichtung notwendigen Größen, nämlich das Modulationseinstellwort, die Zeitintervallsgröße und das Oszillatormodulationswort ableiten lassen. In der Identifikationseinrichtung werden diese Größen derart zueinander in Beziehung gesetzt, dass sich daraus der optimale Steilheitsfaktor des digital gesteuerten Oszillators ermitteln lässt.
- Die der Datenabgleichseinrichtung zugeführten Größen können beispielsweise aus einem digitalen Phasenregelkreis während des Betriebs, beziehungsweise während eines Modulationsvorgangs, abgegriffen werden. Gemäß der vorgeschlagenen Ausführungsform ist somit die Ermittlung des Steilheitsfaktors eines digital gesteuerten Oszillators auch im Betrieb einfach und genau möglich.
- In einer weiteren beispielhaften Ausführungsform der Erfindung umfasst eine Anordnung zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators eine Datenabgleichseinrichtung, die eine erste Ableitvorrichtung zum Ableiten einer Zeitintervallsgröße in Abhängigkeit eines Phasenfehlersignals und eines Referenzintervalls sowie eine zweite Ableitvorrichtung zum Ableiten eines Oszillatormodulationsworts in Abhängigkeit eines Oszillatorsteuerworts aufweist. Die Anordnung umfasst ferner eine Identifikationseinrichtung, zum Anpassen des Steilheitsfaktors in Abhängigkeit eines Modulationseinstellworts, der Zeitintervallsgröße und des Oszillatormodulationsworts.
- Auch bei dieser Ausführungsform kann der Steilheitsfaktor des digital gesteuerten Oszillators im Betrieb einfach und genau ermittelt werden.
- In einer weiteren beispielhaften Ausführungsform der Erfindung umfasst ein Phasenregelkreis eine Anordnung gemäß einer der zuvor beschriebenen Ausführungsbeispiele sowie den digital gesteuerten Oszillator. Der Phasenregelkreis weist ferner eine erste Modulationseinrichtung auf, der eingangsseitig das Modulationseinstellwort und der Steilheitsfaktor zuführbar sind und die ausgangsseitig an einen ersten Modulationspunkt des ersten Regelkreises angeschlossen ist. Zudem sind ein erster Abgriff, der zur Zuführung des Phasenfehlersignals mit der Anordnung gekoppelt ist, und ein zweiter Abgriff, der zur Zuführung des Oszillatorsteuerworts mit der Anordnung gekoppelt ist, vorgesehen.
- Somit kann dem Phasenregelkreis das Modulationseinstellwort mit dem mit der Anordnung bestimmten Steilheitsfaktor zugeführt werden, wobei die Größen, die für eine Bestimmung des Steilheitsfaktors notwendig sind, auch während des Betriebs im Phasenregelkreis abgegriffen werden können. Damit ist es möglich, eine schnelle und genaue Modulation im Phasenregelkreis mit einem geringen Wert für den Fehlervektor zu gewährleisten. Ein erfindungsgemäßer Phasenregelkreis kann sowohl für eine Ein-Punkt- als auch für eine Zwei-Punkt-Modulation verwendet werden, wobei eine höhere Zahl von Modulationspunkten nicht ausgeschlossen ist.
- In einem Ausführungsbeispiel eines erfindungsgemäßen Verfahrens werden zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators ein Phasenfehlersignal und ein Oszillatorsteuerwort erfasst. In Abhängigkeit des Phasenfehlersignals und eines Referenzintervalls wird eine Zeitintervallsgröße abgeleitet. Ein Oszillatormodulationswort wird in Abhängigkeit des Oszillatorsteuerworts abgeleitet. Der Steilheitsfaktor wird in Abhängigkeit eines Modulationseinstellworts, der Zeitintervallsgröße und des Oszillatormodulationsworts angepasst.
- Da das Erfassen des Phasenfehlersignals und des Oszillatorsteuerworts auch während des Betriebs eines Phasenregelkreises möglich ist, kann der Steilheitsfaktor des digital gesteuerten Oszillators bei einer kontinuierlichen Ansteuerung des Oszillators ermittelt werden.
- Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen dabei gleiche Bezugszeichen.
- Es zeigen:
-
1 ein erstes Ausführungsbeispiel einer Anordnung zur Bestimmung eines Steilheitsfaktors, -
2 ein zweites Ausführungsbeispiel einer Anordnung zur Bestimmung eines Steilheitsfaktors, -
3 ein Ausführungsbeispiel einer Identifikationseinrichtung, -
4 ein erstes Ausführungsbeispiel eines Phasenregelkreises, -
5 ein zweites Ausführungsbeispiel eines Phasenregelkreises, -
6 ein drittes Ausführungsbeispiel eines Phasenregelkreises, -
7 ein Ausführungsbeispiel eines herkömmlichen Phasenregelkreises und -
8 ein beispielhaftes Signal-Zeit-Diagramm für Oszillatorsignale. -
1 zeigt ein Ausführungsbeispiel einer Anordnung KE zur Bestimmung eines Steilheitsfaktors KDCO. Sie umfasst eine Datenabgleichseinrichtung DA und eine Identifikationseinrichtung PI. Die Datenabgleichseinrichtung DA weist einen ersten Eingang DIN1 zur Zuführung eines Modulationseinstellworts Nmod auf, sowie einen zweiten Eingang DIN2 zur Zuführung eines Phasenfehlersignals TTDC und einen dritten Eingang DIN3 zur Zuführung eines Oszillatorsteuerworts ytune. Die Datenabgleichseinrichtung DA weist ferner einen ersten, einen zweiten und einen dritten Ausgang DOUT1, DOUT2 und DOUT3 auf, die mit der Identifikationseinrichtung PI gekoppelt sind. Am Ausgang der Identifikationseinrichtung PI wird der Steilheitsfaktor KDCO abgegeben. - Am ersten Ausgang DOUT1 wird unverändert das Modulationseinstellwort Nmod abgegeben. Mit Verweis auf den in
7 gezeigten Phasenregelkreis stellt das Modulationseinstellwort Nmod die Modulationsdaten am Eingang eines oder mehrerer Modulationspunkte eines digitalen Phasenregelkreises dar. Das Phasenfehlersignal TTDC am zweiten Eingang DIN2 kann beispielsweise als Ausgangssignal des digitalen Phasendetektors PD abgegriffen werden. - In einem vollständig digitalen Phasenregelkreis liegen die internen Zustandsgrößen des Phasenregelkreises zu bestimmten Abtastzeitpunkten in digitaler Form vor. Diese Abtastzeitpunkte werden durch das Quantisierungsrauschen, welches in seinem stochastischen Verhalten weitgehend bekannt ist, überlagert. Ein digitaler Phasendetektor liefert ein digitales Wort für die Zeitdifferenz zwischen einer Referenzflanke und einer Teilerflanke, also das Phasenfehlersignal TTDC. Dadurch ist es möglich, der Ausgangsphase des digital gesteuerten Oszillators Zeitintervalle zuzuordnen, welche in digitaler Form vorliegen. Für die Beziehung zwischen der Änderung der Ausgangsphase des digital gesteuerten Oszillators ΔΦDCO,i und einer zugeordneten Zeitintervallsgröße Ti zum Abtastzeitpunkt i gelten die Gleichungen
ΔΦDCO,i = 2·π·Nseq,i (2) Ti = Tref – TTDC,i-1 + TTDC,i, (3) - In der Datenabgleichseinrichtung DA in
1 ist die Funktion der Gleichung (3) durch ein Verzögerungsglied DL und ein Summationsglied S2 realisiert. Dabei wird dem Summationsglied S2 das Phasenfehlersignal zusätzlich zu dem Referenzintervall Tref einmal direkt und einmal verzögert und negiert zugeführt. Die Zeitintervallsgröße Ti wird somit aus einer Summe des Phasenfehlersignals TTDC,i, eines verzögerten und negierten Werts des Phasenfehlersignals TTDC,i-1 und des Referenzintervalls Tref gebildet beziehungsweise abgeleitet. Das Summierglied S2 und das Verzögerungsglied DL stellen dementsprechend eine erste Ableitvorrichtung zum Ableiten der Zeitintervallsgröße Ti in Abhängigkeit des Phasenfehlersignals TTDC und des Referenzintervalls Tref dar. -
- Da das digitale Modell des digital gesteuerten Oszillators zeitdiskret ist, kann das Eingangssignal des digital gesteuerten Oszillators, also das Oszillatormodulationswort während des Zeitintervalls ΔT als konstant angenommen werden. Damit ergibt sich
ΔΦDCO = 2·π(ytune·KDCO + f0)·ΔT, (5) - ΔΦDCO beschreibt die Änderung der Phase des Oszillators zufolge einer konstanten Kanalfrequenz und einer sich zeitlich ändernden Modulationsfrequenz. Dabei lässt sich die Änderung in Abhängigkeit der Kanalfrequenz darstellen durch
ΔΦDCO,channel = 2·π·(ychannel·KDCO + f0)·ΔT = 2·π·Nchannel·fref·ΔT, (6) ΔΦDCO,mod = ΔΦDCO – ΔΦDCO,channel = 2·π·(ytune·KDCO + f0)·ΔT – 2·π·(ychannel·KDCO + f0)·ΔT = = 2·π·(ytune – ychannel)·ΔT·KDCO (7) - Damit ist die Gleichung (7) auch unabhängig vom Frequenzoffset f0. Die Phasenänderung ΔΦDCO,mod aufgrund einer sich zeitlich ändernden Modulationsfrequenz hängt jedoch von der Differenz des Oszillatorsteuerworts ytune und dem kanalabhängigen Anteil ychannel ab, die einen modulationsabhängigen Anteil in Form eines Oszillatormodulationsworts ymod bildet. Dies ist in Gleichung (8) dargestellt:
ymod = ytune – ychannel (8) - Der Kanalanteil ychannel bleibt im Wesentlichen zeitlich konstant, daher stellt er einen zeitlichen Mittelwert des sich ändernden Oszillatorsteuerworts dar. Demgemäß bildet die Datenabgleichseinrichtung in
1 das Modulatormodulationswort ymod aus einer Differenz des Oszillatorsteuerworts ytune am dritten Eingang DIN3 und einem zeitlichen Mittelwert ychannel des Oszillatorsteuerworts ytune. Als zweite Ableitvorrichtung sind deswegen ein Tiefpassfilter TP1, der den zeitlichen Mittelwert ychannel bildet, und das Summierglied S1 vorgesehen, welches die Differenzbildung ausführt. Das Modulationseinstellwort Nmod, das Oszillatormodulationswort ymod und die Zeitintervallsgröße Ti können nun in der Identifikationseinrichtung PI für eine Ermittlung des Steilheitsfaktors KDCO verwendet werden. -
2 zeigt ein weiteres Ausführungsbeispiel einer Anordnung zur Bestimmung des Steilheitsfaktors KDCO. Abweichend von1 werden der Datenabgleichseinrichtung DA am ersten Eingang DIN1 das Kanaleinstellwort Nchannel und das Sequenzeinstellwort Nseq zugeführt. Über das Summationsglied S3 wird das Modulationseinstellwort Nmod aus der Differenz des Frequenzeinstellworts Nseq und des Kanaleinstellworts Nchannel erzeugt. Das Summierglied S3 stellt somit eine dritte Ableitvorrichtung des Modulationseinstellworts Nmod dar. - Die Datenabgleichseinrichtung DA weist darüber hinaus einen vierten Eingang DIN4 auf, an dem ein Oszillatorbasiswort ylf anliegt. Das Oszillatorbasiswort ylf kann beispielsweise am Ausgang des Schleifenfilters des digitalen Phasenregelkreises abgegriffen werden. Das Oszillatorbasiswort ylf entspricht im Wesentlichen dem zeitlichen Mittelwert ychannel und weist in der Regel nur geringe Abweichungen gegenüber diesem Mittelwert auf. Durch das Tiefpassfilter TP2 können diese Abweichungen herausgefiltert werden. In einer alternativen Ausführungsform kann der Tiefpassfilter TP2 weggelassen werden und das Oszillatorbasiswort ylf direkt auf den negativen Eingang des Summierglieds S1 geführt werden. Der zeitliche Mittelwert des Oszillatorbasisworts ylf entspricht dem zeitlichen Mittelwert ychannel des Oszillatorbasisworts ytune.
- Durch Einsetzen von Gleichung (2) in Gleichung (7) ergibt sich
(ytune – ychannel)·KDCO·ΔT = Nseq – fref·Nchannel·ΔT. (9) - Das Zeitintervall ΔT entspricht dabei der Zeitintervallsgröße Ti, wobei eine zeitliche Abweichung Tquant aufgrund von Quantisierungsrauschen zu berücksichtigen ist, so dass sich für das Zeitintervall ΔT ergibt:
ΔT = Ti + Tquant (10) - Eingesetzt in Gleichung (9) resultiert daraus
(ytune – ychannel)·KDCO·(Ti + Tquant) = Nseq – fref·Nchannel·(Ti + Tquant). (11) - Damit ergibt sich für die Abhängigkeit des Modulationseinstellworts Nmod,i zum Zeitpunkt i die Gleichung
Nmod,i = ymod,i·KDCO·Ti + ei, (12) ei = Nmod,i – ymod,i·KDCO·Ti. (13) - Bei einem optimal bestimmten Steilheitsfaktor KDCO geht der Wert des Fehlers ei gegen Null. Es gilt nun, den Steilheitsfaktor KDCO derart anzupassen, dass diese Bedingung des minimalen Fehlers erfüllt ist. Das Anpassen des Steilheitsfaktors KDCO kann durch Minimieren des Fehlersignals ei mit einem Verfahren zur Minimierung der Fehlerquadrate erfolgen. Beispielsweise kann dafür ein Least-mean-squares-Verfahren oder ein recursive-least-squares-Verfahren eingesetzt werden.
-
3 zeigt ein Ausführungsbeispiel einer Identifikationseinrichtung PI, wie sie in den Anordnungen gemäß1 oder2 eingesetzt wird. Die Identifikationseinrichtung PI umfasst eine Multiplikationseinrichtung M1, der das Oszillatormodulationswort ymod und die Zeitintervallsgröße Ti zugeführt werden, um sie mit dem aktuellen Wert des Steilheitsfaktors KDCO zu multiplizieren. Das Ergebnis der Multiplikation wird über ein Summierglied beziehungsweise einen Differenzbildner S4 mit dem Modulationseinstellwort Nmod verglichen. Somit wird ein Fehlersignal e aus dem Ergebnis der Multiplikationseinrichtung M1 und dem Modulationseinstellwort Nmod erzeugt. Das Fehlersignal e wird einer Anpasseinrichtung EST zur Anpassung des Steilheitsfaktors KDCO zugeführt. Der angepasste Steilheitsfaktor KDCO kann am Ausgang der Anpasseinrichtung EST abgegriffen werden, um ihn beispielsweise einer Modulationseinrichtung des Phasenregelkreises zuzuführen. Gleichzeitig wird der angepasste Steilheitsfaktor KDCO in der Multiplikationseinrichtung M1 aktualisiert. Die Identifikationseinrichtung PI weist somit eine Multiplikationseinrichtung M1 zur Multiplikation des Steilheitsfaktors KDCO mit dem Oszillatormodulationswort ymod und der Zeitintervallsgröße Ti auf, einen Differenzbildner S4 zur Erzeugung eines Fehlersignals e aus einem Ergebnis der Multiplikationseinrichtung M1 und dem Modulationseinstellwort Nmod sowie eine Anpasseinrichtung EST zur Anpassung des Steilheitsfaktors KDCO in Abhängigkeit des Fehlersignals e, die das Fehlersignal e durch ein Verfahren zur Minimierung der Fehlerquadrate minimieren. Dabei kann insbesondere ein least-mean-squares-Verfahren oder ein recursive-least-squares-Verfahren eingesetzt werden. - Die Datenabgleichseinrichtung DA und die Identifikationseinrichtung PI können sowohl mit diskreten Bauteilen als auch als integrierte Schaltung realisiert werden. Zudem ist es möglich, die Funktion der Datenabgleichseinrichtung und der Identifikationseinrichtung in einem digitalen Signalprozessor oder in anderer Weise softwarebasiert zu realisieren.
- Da in Gleichung (13) nur ein Parameter für die Fehlerminimierung anzupassen ist, nämlich der Steilheitsfaktor KDCO, kann die Anordnung zur Bestimmung des Steilheitsfaktors mit sehr geringem Hardwareaufwand beziehungsweise geringem Rechenaufwand verwirklicht werden. Die Anordnung ist zudem einfach und genau, da die Meßgröße, welche der Anordnung zugeführt werden, in digitaler Form vorliegen.
-
4 zeigt ein Ausführungsbeispiel eines Phasenregelkreises mit der Anordnung KE zur Bestimmung eines Steilheitsfaktors. Der Phasenregelkreis weist, wie zuvor für7 beschrieben, einen digital gesteuerten Oszillator DCO und einen Rückführungszweig mit einem steuerbaren Frequenzteiler MMT, einem Phasendetektor PD sowie einem Schleifenfilter LF auf. Der Phasenregelkreis weist einen ersten Abgriff TA1 am Ausgang des Phasendetektors PD beziehungsweise am Eingang des Schleifenfilters LF auf, um das Phasenfehlersignal TTDC für die Datenabgleichseinrichtung DA bereit zu stellen. Ferner ist ein zweiter Abgriff TA2 vorgesehen, der am Eingang des digital gesteuerten Oszillators DCO einen Abgriff des Oszillatorsteuerworts ytune ermöglicht. Ein dritter Abgriff TA3 dient zur Abgabe des Oszillatorbasisworts ylf. Der erste, zweite und dritte Abgriff TA1, TA2, TA3 sind mit den entsprechenden Eingängen DIN2, DIN3, DIN4 der Datenabgleichseinrichtung DA gekoppelt. - Der erste Eingang DIN1 der Datenabgleichseinrichtung DA ist mit einer zweiten Modulationseinrichtung MOD2 gekoppelt, um das Frequenzeinstellwort Nseq und das Kanaleinstellwort Nchannel abzugreifen. In einer alternativen Ausgestaltungsform kann dem ersten Eingang DIN1 das Modulationseinstellwort Nmod auch direkt zugeführt werden, wie in
1 gezeigt. Der zweiten Modulationseinrichtung MOD2 werden ein ganzzahliger Anteil Nchan,int und ein fraktionaler Anteil Nchan,frac des Kanaleinstellworts zugeführt, welche über das Summierglied das zusammengesetzte Kanaleinstellwort Nchannel bilden. Ferner wird der zweiten Modulationseinrichtung MOD2 das Modulationseinstellwort Nmod und über das Summierglied S6 zum fraktionalen Anteil Nchan,frac des Kanaleinstellworts addiert. Das Ergebnis dieser Addition wird über einen Sigma-Delta-Modulator ΣΔ moduliert. Der Sigma-Delta-Modulator ΣΔ kann beispielsweise als MASH-Modulator ausgeführt sein. Die modulierten Daten werden über das Summierglied S7 zum ganzzahligen Anteil Nchan,int des Kanaleinstellworts addiert, woraus sich das Sequenzeinstellwort Nseq ergibt. Dieses dient zur Steuerung des Teilerverhältnisses des Frequenzteilers MMT. Der Eingang des Frequenzteilers MMT stellt somit einen zweiten Modulationspunkt MP2 dar. - Der Phasenregelkreis umfasst ferner die erste Modulationseinrichtung MOD1, der eingangsseitig das Modulationseinstellwort Nmod und von der Anordnung KE der Steilheitsfaktor KDCO zugeführt wird und die ausgangsseitig an einen ersten Modulationspunkt MP1 des Phasenregelkreises angeschlossen ist, wobei der erste Modulationspunkt MP1 durch ein Summierglied S5 gebildet ist. Die Modulation am ersten Modulationspunkt MP1 erfolgt somit additiv zum Oszillatorbasiswort ylf. In der beispielhaften Ausführungsform des Phasenregelkreises weist die erste Modulationseinrichtung MOD1 einen Faktor Fref/KDCO auf, mit dem das Modulationseinstellwort Nmod multipliziert wird. Die Modulationseinrichtung MOD1 kann auch als Hochpassverstärkungseinrichtung bezeichnet werden.
- In dem dargestellten Phasenregelkreis kann eine Schätzung beziehungsweise Anpassung des Steilheitsfaktors KDCO auch im Modulationsbetrieb erfolgen. Damit sind die Anordnung KE beziehungsweise der Phasenregelkreis sowohl für TDMA-Systeme als auch für CDMA-Systeme geeignet. Ebenso ist ein Einsatz in Multi-Mode-Modulationssystemen möglich, die sowohl ein TDMA als auch ein CDMA-Verfahren verwenden. Es herrscht somit keine zeitliche Begrenzung auf bestimmte Zeitintervalle, in denen der Steilheitsfaktor KDCO ermittelt werden kann.
-
5 zeigt ein alternatives Ausführungsbeispiel eines erfindungsgemäßen Phasenregelkreises mit einer Anordnung KE zur Bestimmung des Steilheitsfaktors des digital gesteuerten Oszillators DCO. Für die Anordnung KE können wiederum Ausführungsformen gemäß den1 bis3 eingesetzt werden. Der Phasenregelkreis weist in seinem Rückführungszweig einen Frequenzdiskriminator FD auf, dem das Ausgangssignal des digital gesteuerten Oszillators DCO und ein Vergleichsfrequenzsignal fs zugeführt werden. Am Ausgang des Frequenzdiskriminators FD liegt ein den Frequenzunterschied darstellendes Signal ΔF an, welches einem Integrator IN zugeführt wird. Das Ergebnis der Integration stellt das Phasenfehlersignal TTDC dar, welches an das digitale Schleifenfilter LF abgegeben wird. - Die erste Modulationseinrichtung MOD1 mit dem ersten Modulationspunkt MP1 sowie die Abgriffe TA1, TA2, TA3 entsprechen der in
4 gezeigten Ausführungsform. Eine zweite Modulationseinrichtung MOD2 umfasst das Summierglied S9, dem das Kanaleinstellwort Nchannel und das Modulationseinstellwort Nmod zugeführt werden und der daraus das Sequenzeinstellwort Nseq bildet. Das Kanaleinstellwort Nchannel wird hierbei als Ganzes, das heißt ohne Aufteilung in fraktionalen und ganzzahligen Anteil zugeführt. Ein Steuereingang des Frequenzdiskriminators FD bildet den zweiten Modulationspunkt MD2, dem das Sequenzeinstellwort Nseq zugeführt wird. - Die in
5 gezeigte Ausführungsform stellt erneut einen Phasenregelkreis mit 2-Punkt-Modulation dar, wobei eine Modulation über die erste Modulationseinrichtung MOD1 Hochpassverhalten aufweist, während die Modulation über die zweite Modulationseinrichtung MOD2 Tiefpassverhalten zeigt. Wiederum ist gewährleistet, dass eine Anpassung des Steilheitsfaktors KDCO auch während des Betriebs beziehungsweise einer Modulation im Phasenregelkreis möglich ist. -
6 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Phasenregelkreises mit einer Anordnung zur Bestimmung des Steilheitsfaktors des digital gesteuerten Oszillators. Der Phasenregelkreis weist wiederum einen digital gesteuerten Oszillator DCO auf, dessen Ausgangssignal über einen Rückführungszweig mit Frequenzteiler MMT, Phasendetektor PD und Schleifenfilter LF rückgekoppelt wird. Eine Modulation erfolgt über die erste Modulationseinrichtung MOD1a, der das Modulationseinstellwort Nmod zugeführt wird. Der Ausgang der Modulationseinrichtung MOD1a ist, ähnlich wie bei4 beschrieben, über die Summationsglieder S6 und S7 sowie den Sigma-Delta-Modulator ΣΔ an den ersten Modulationspunkt MP1a angeschlossen, der wiederum durch den Steuereingang des Frequenzteilers MMT gebildet ist. - Ein erster Abgriff TA1 für das Phasenfehlersignal TTDC ist wiederum am Ausgang des Phasendetektors PD beziehungsweise am Eingang des Schleifenfilters LF angeordnet und an den zweiten Eingang DIN2 der Datenabgleichseinrichtung angeschlossen. Der erste Eingang DIN1 der Datenabgleichseinrichtung DA ist zur Zuführung des Modulationseinstellworts mit dem Eingang der ersten Modulationseinrichtung MOD1a gekoppelt. Alternativ könnte das Modulationseinstellwort Nmod der Identifikationseinrichtung PI direkt zugeführt werden. Ein zweiter Abgriff TA2 für das Oszillatorsteuerwort ytune ist am Eingang des Oszillators DCO angeordnet und mit dem dritten Eingang DIN3 der Datenabgleichseinrichtung gekoppelt.
- Der Rückführungszweig des Phasenregelkreises mit dem Frequenzteiler MMT weist bezüglich des Ausgangssignals der ersten Modulationseinrichtung MOD1a Tiefpassverhalten auf. Dieses Tiefpassverhalten wird durch eine Hochpassvorverzerrung in der ersten Modulationseinrichtung MOD1a für das Modulationseinstellwort Nmod ausgeglichen. Dabei geht auch der Steilheitsfaktor KDCO mit in die Modulation ein.
- Bei den gezeigten Ausführungsbeispielen kann die Identifikation des Steilheitsfaktors aus den digitalen Daten mit verschiedenen Methoden der Parameteridentifikation erfolgen, beispielsweise durch die angesprochene Minimierung der Fehlerquadrate oder durch Maximum Likelihood-Verfahren oder andere Korrelationsmethoden. Auch für die Verfahren zur Minimierung der Fehlerquadrate stehen mit least-mean-squares, least-squares, recursive-least-squares, Kalman-Filterung oder anderen viele Möglichkeiten zur Verfügung. Die Erfindung ist jedoch keineswegs auf die aufgezählten Verfahren zur Parameteridentifikation beschränkt.
- Nach dem vorgeschlagenen Prinzip kann eine Bestimmung des Steilheitsfaktors auch bei ungünstigen Bedingungen für den Startwert des Steilheitsfaktors innerhalb weniger Taktperioden genau bestimmt werden, so dass die Modulationseigenschaften eines Phasenregelkreises beziehungsweise eines Phasenregelkreises mit der Anordnung eine verzerrungsfreie Modulation zulassen.
- Eine Anordnung KE kann beispielsweise in einem Phasenregelkreis in einem Mobilfunkgerät beziehungsweise einem mobilen Kommunikationsgerät verwendet werden. Dabei ist die Anordnung insbesondere geeignet für Geräte, die mehrere Mobilfunkstandards unterstützen.
- Bezugszeichenliste
-
-
- KE
- Anordnung
- DA
- Datenabgleichseinrichtung
- PI
- Identifikationseinrichtung
- DIN1, DIN2, DIN3, DIN4
- Eingang
- DOUT1, DOUT2, DOUT3
- Ausgang
- S1, S2, S3
- Summierglied
- S4, S5, S6
- Summierglied
- S7, S8, S9
- Summierglied
- TP1, TP2
- Tiefpassfilter
- DL
- Verzögerungsglied
- Nmod
- Modulationseinstellwort
- Nchannel
- Kanaleinstellwort
- Nseq
- Sequenzeinstellwort
- TTDC
- Phasenfehlersignal
- Ti
- Zeitintervallsgröße
- ytune
- Oszillatorsteuerwort
- ylf
- Oszillatorbasiswort
- ymod
- Oszillatormodulationswort
- ychannel
- zeitlicher Mittelwert
- KDCO
- Steilheitsfaktor
- TREF
- Referenzintervall
- M1
- Multiplikationseinrichtung
- EST
- Schätzeinrichtung
- e
- Fehlersignal
- IN
- Integrationseinrichtung
- LF
- Schleifenfilter
- FD
- Frequenzdiskriminator
- PD
- Phasendetektor
- MT
- Frequenzteiler
- DCO
- Oszillator
- TA1, TA2, TA3
- Abgriff
- MP1, MP2, MP1a
- Modulationspunkt
- MOD1, MOD1a, MOD2
- Modulationseinrichtung
- RFout
- Oszillatorsignal
- ΔF
- Frequenzunterschied
- fs
- Vergleichsfrequenzsignal
- t1
- Zeitpunkt
- KDCO0, KDCO1, KDCO2
- Oszillatorsignal
Claims (26)
- Anordnung (KE) zur Bestimmung eines Steilheitsfaktors (KDCO) eines digital gesteuerten Oszillators (DCO), umfassend – eine Datenabgleichseinrichtung (DA) mit – einem ersten Eingang (DIN1) zur Zuführung eines Modulationssignals (Nmod, Nseq, Nchannel); – einem zweiten Eingang (DIN2) zur Zuführung eines Phasenfehlersignals (TTDC); – einem dritten Eingang (DIN3) zur Zuführung eines Oszillatorsteuerworts (ytune); – einem ersten Ausgang (DOUT1) zur Abgabe eines Modulationseinstellworts (Nmod) in Abhängigkeit des Modulationssignals (Nmod, Nseq, Nchannel); – einem zweiten Ausgang (DOUT2) zur Abgabe einer Zeitintervallsgröße (Ti) in Abhängigkeit des Phasenfehlersignals (TTDC) und eines Referenzintervalls (Tref); und – einem dritten Ausgang (DOUT3) zur Abgabe eines Oszillatormodulationsworts (ymod) in Abhängigkeit des Oszillatorsteuerworts (ytune); und – eine Identifikationseinrichtung (PI), die eingangsseitig mit dem ersten, zweiten und dritten Ausgang (DOUT1, DOUT2, DOUT3) der Datenabgleichseinrichtung (DA) gekoppelt ist, zur Anpassung und Abgabe des Steilheitsfaktors (KDCO) in Abhängigkeit des Modulationseinstellworts (Nmod), der Zeitintervallsgröße (Ti) und des Oszillatormodulationsworts (ymod).
- Anordnung (KE) nach Anspruch 1, bei der der Datenabgleichseinrichtung (DA) als Modulationssignal das Modulationseinstellwort (Nmod) zugeführt wird.
- Anordnung (KE) nach Anspruch 1, bei der der Datenabgleichseinrichtung (DA) als Modulationssignal ein Kanaleinstellwort (Nchannel) und ein Sequenzeinstellwort (Nseq) zugeführt werden und die Datenabgleichseinrichtung (DA) das Modulationseinstellwort (Nmod) aus der Differenz des Sequenzeinstellworts (Nseq) und des Kanaleinstellworts (Nchannel) erzeugt.
- Anordnung (KE) nach einem der Ansprüche 1 bis 3, bei der die Datenabgleichseinrichtung (DA) die Zeitintervallsgröße (Ti) aus einer Summe des Phasenfehlersignals (TTDC,i), einem verzögerten und negierten Wert des Phasenfehlersignals (TTDC,i-1) und dem Referenzintervall (Tref) bildet.
- Anordnung (KE) nach einem der Ansprüche 1 bis 4, beider die Datenabgleichseinrichtung (DA) das Osziliatormodulationswort (ymod) aus einer Differenz des Oszillatorsteuerworts (ytune) und einem zeitlichen Mittelwert (ychannel) des Oszillatorsteuerworts (ytune) bildet.
- Anordnung (KE) nach Anspruch 5, bei der der zeitliche Mittelwert (ychannel) aus einem an einem vierten Eingang (DIN4) der Datenabgleichseinrichtung (DA) anliegenden Oszillatorbasiswort (ylf) abgeleitet wird.
- Anordnung (KE) nach einem der Ansprüche 1 bis 6, bei der die Identifikationseinrichtung (PI) aufweist: – eine Multiplikationseinrichtung (M1) zur Multiplikation des Steilheitsfaktors (KDCO) mit dem Oszillatormodulationswort (ymod) und der Zeitintervallsgröße (Ti); – einen Differenzbildner (S4) zur Erzeugung eines Fehlersignals (e) aus einem Ergebnis der Multiplikationseinrichtung (M1) und dem Modulationseinstellwort (Nmod); und – eine Anpasseinrichtung (EST) zur Anpassung des Steilheitsfaktors (KDCO) in Abhängigkeit des Fehlersignals (e).
- Anordnung (KE) zur Bestimmung eines Steilheitsfaktors (KDCO) eines digital gesteuerten Oszillators (DCO), umfassend – eine Datenabgleichseinrichtung (DA), aufweisend – eine erste Ableitvorrichtung (S2, DL) zum Ableiten einer Zeitintervallsgröße (Ti) in Abhängigkeit eines Phasenfehlersignals (TTDC) und eines Referenzintervalls (Tref); und – eine zweite Ableitvorrichtung (S1, TP1, TP2) zum Ableiten eines Oszillatormodulationsworts (ymod) in Abhängigkeit eines Oszillatorsteuerworts (ytune); und – eine Identifikationseinrichtung (PI) zum Anpassen des Steilheitsfaktors (KDCO) in Abhängigkeit eines Modulationseinstellworts (Nmod), der Zeitintervallsgröße (Ti) und des Oszillatormodulationsworts (ymod) aufweist.
- Anordnung (KE) nach Anspruch 8, bei der die Datenabgleichseinrichtung (DA) eine dritte Ableitvorrichtung (S3) zum Ableiten des Modulationseinstellworts (Nmod) aus der Differenz eines Sequenzeinstellworts (Nseq) und eines Kanaleinstellworts (Nchannel) aufweist.
- Anordnung (KE) nach Anspruch 8 oder 9, bei der die zweite Ableitvorrichtung (S1, TP1, TP2) zum Ableiten des Oszillatormodulationsworts (ymod) das Oszillatormodulationswort (ymod) aus einer Differenz des Oszillatorsteuerworts (ytune) und einem zeitlichen Mittelwert (ychannel) des Oszillatorsteuerworts (ytune) ableiten.
- Anordnung (KE) nach einem der Ansprüche 8 bis 10, bei der die Identifikationseinrichtung (PI) aufweist: – eine Multiplikationseinrichtung (M1) zur Multiplikation des Steilheitsfaktors (KDCO) mit dem Oszillatormodulationswort (ymod) und der Zeitintervallsgröße (Ti); – einen Differenzbildner (S4) zur Erzeugung eines Fehlersignals (e) aus einem Ergebnis Mulitplikationseinrichtung (M1) und dem Modulationseinstellwort (Nmod); und – eine Anpasseinrichtung (EST) zur Anpassung des Steilheitsfaktors (KDCO) in Abhängigkeit des Fehlersignals (e), die das Fehlersignal (e) durch ein Verfahren zur Minimierung der Fehlerquadrate, insbesondere Least Mean Squares oder Recursive Least Squares, minimiert.
- Phasenregelkreis mit einer Anordnung (KE) nach einem der Ansprüche 1 bis 11, umfassend – den digital gesteuerten Oszillator (DCO); – eine erste Modulationseinrichtung (MOD1, MOD1a), der eingangsseitig das Modulationseinstellwort (Nmod) und der Steilheitsfaktor (KDCO) zuführbar ist und die ausgangsseitig an einem ersten Modulationspunkt (MP1, MP1a) des Phasenregelkreises angeschlossen ist; – einen ersten Abgriff (TA1), der zur Zuführung des Phasenfehlersignals (TTDC) mit der Anordnung (KE) gekoppelt ist; und – einen zweiten Abgriff (TA2), der zur Zuführung des Oszillatorsteuerworts (ytune) mit der Anordnung (KE) gekoppelt ist.
- Phasenregelkreis nach Anspruch 12, bei dem der erste Abgriff (TA1) durch einen Eingang eines im Rückführungszweig des Phasenregelkreises angeordneten Schleifenfilters (LF) gebildet ist.
- Phasenregelkreis nach Anspruch 12 oder 13, bei dem der zweite Abgriff (TA2) durch einen Eingang des digital gesteuerten Oszillators (DCO) gebildet ist.
- Phasenregelkreis nach einem der Ansprüche 12 bis 14, bei dem die erste Modulationseinrichtung (MOD1a) bezüglich des Modulationseinstellworts (Nmod) Hochpassverhalten aufweist und der erste Modulationspunkt (MP1a) durch einen Eingang eines in seinem Teilerverhältnis steuerbaren Frequenzteilers (MMT) gebildet ist, der im Rückführungszweig des Phasenregelkreises angeordnet ist.
- Phasenregelkreis nach Anspruch 14, bei dem der erste Modulationspunkt (MP1) durch ein dem Eingang des digital gesteuerten Oszillators (DCO) vorgeschaltetes Summierglied (S5) gebildet ist.
- Phasenregelkreis nach Anspruch 16, bei dem eine zweite Modulationseinrichtung (MOD2) vorgesehen ist, der eingangsseitig das Modulationseinstellwort (Nmod) zuführbar ist und die ausgangsseitig an einem zweiten Modulationspunkt (MP2) im Rückführungszweig des Phasenregelkreises angeschlossen ist.
- Verwendung einer Anordnung (KE) nach einem der Ansprüche 1 bis 11 in einem digitalen Phasenregelkreis eines mobilen Kommunikationsgeräts.
- Verfahren zur Bestimmung eines Steilheitsfaktors (KDCO) eines digital gesteuerten Oszillators (DCO), umfassend die Schritte: – Erfassen eines Phasenfehlersignals (TTDC); – Erfassen eines Oszillatorsteuerworts (ytune); – Ableiten einer Zeitintervallsgröße (Ti) in Abhängigkeit des Phasenfehlersignals (TTDC) und eines Referenzintervalls (Tref); – Ableiten eines Oszillatormodulationsworts (ymod) in Abhängigkeit des Oszillatorsteuerworts (ytune); – Anpassen des Steilheitsfaktors (KDCO) in Abhängigkeit eines Modulationseinstellworts (Nmod), der Zeitintervallsgröße (Ti) und des Oszillatormodulationsworts (ymod).
- Verfahren nach Anspruch 19, bei dem das Modulationseinstellwort (Nmod) aus der Differenz eines Sequenzeinstellworts (Nseq) und eines Kanaleinstellworts (Nchannel) abgeleitet wird.
- Verfahren nach Anspruch 19 oder 20, bei dem die Zeitintervallsgröße (Ti) aus einer Summe des Phasenfehlersignals (TTDC,i), einem verzögerten und negierten Wert des Phasenfehlersignals (TTDC,i-1) und dem Referenzintervall (Tref) abgeleitet wird.
- Verfahren nach einem der Ansprüche 19 bis 21, bei dem das Oszillatormodulationswort (ymod) aus einer Differenz des Oszillatorsteuerworts (ytune) und einem zeitlichen Mittelwert (ychannel) des Oszillatorsteuerworts (ytune) abgeleitet wird.
- Verfahren nach Anspruch 22, bei dem der zeitliche Mittelwert (ychannel) aus einem Oszillatorbasiswort (ylf) gebildet wird.
- Verfahren nach einem der Ansprüche 19 bis 23, bei dem beim Anpassen des Steilheitsfaktors (KDCO) – der Steilheitsfaktor (KDCO) mit dem Oszillatormodulationswort (ymod) und der Zeitintervallsgröße (Ti) multipliziert wird; – ein Fehlersignal (e) durch Differenzbildung eines Ergebnisses der Multiplikation und des Modulationseinstellworts (Nmod) erzeugt wird; und – der Steilheitsfaktor (KDCO) in Abhängigkeit des Fehlersignals (e) angepasst wird.
- Verfahren nach Anspruch 24, bei dem das Anpassen durch Minimieren des Fehlersignals (e) mit einem Verfahren zur Minimierung der Fehlerquadrate erfolgt.
- Verfahren nach Anspruch 25, bei dem das Verfahren zur Minimierung der Fehlerquadrate durch ein Least Mean Squares Verfahren oder ein Recursive Least Squares Verfahren gebildet ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006038835A DE102006038835B4 (de) | 2006-08-18 | 2006-08-18 | Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis |
US11/840,408 US7573348B2 (en) | 2006-08-18 | 2007-08-17 | Arrangement and method for determining a gradient factor for a digitally controlled oscillator, and phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006038835A DE102006038835B4 (de) | 2006-08-18 | 2006-08-18 | Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006038835A1 DE102006038835A1 (de) | 2008-02-28 |
DE102006038835B4 true DE102006038835B4 (de) | 2011-03-03 |
Family
ID=38973214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006038835A Expired - Fee Related DE102006038835B4 (de) | 2006-08-18 | 2006-08-18 | Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis |
Country Status (2)
Country | Link |
---|---|
US (1) | US7573348B2 (de) |
DE (1) | DE102006038835B4 (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8193866B2 (en) * | 2007-10-16 | 2012-06-05 | Mediatek Inc. | All-digital phase-locked loop |
US7760042B2 (en) * | 2008-06-26 | 2010-07-20 | Infineon Technologies Ag | Phase locked loop based frequency modulator with accurate oscillator gain adjustment |
US8509721B2 (en) * | 2009-11-09 | 2013-08-13 | Research In Motion Limited | Hysteresis nonlinear state machine with overlapping thresholds for automatic frequency control |
US9262010B2 (en) * | 2012-09-05 | 2016-02-16 | Synaptics Incorporated | Systems and methods for reducing effects of interference in input devices |
US9385858B2 (en) * | 2013-02-20 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Timing phase estimation for clock and data recovery |
US9832011B1 (en) * | 2016-06-30 | 2017-11-28 | Intel IP Corporation | Performance indicator for phase locked loops |
US10291389B1 (en) * | 2018-03-16 | 2019-05-14 | Stmicroelectronics International N.V. | Two-point modulator with matching gain calibration |
US11280833B2 (en) * | 2019-01-04 | 2022-03-22 | Rohde & Schwarz Gmbh & Co. Kg | Testing device and testing method for testing a device under test |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211747B1 (en) * | 1998-05-29 | 2001-04-03 | Motorola, Inc. | Wideband modulated fractional-N frequency synthesizer |
US20060033582A1 (en) * | 2004-08-12 | 2006-02-16 | Texas Instruments Incorporated | Gain calibration of a digital controlled oscillator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
US6531926B1 (en) * | 2001-09-13 | 2003-03-11 | Overture Networks, Inc. | Dynamic control of phase-locked loop |
US7333582B2 (en) * | 2004-03-02 | 2008-02-19 | Matsushita Electric Industrial Co., Ltd. | Two-point frequency modulation apparatus, wireless transmitting apparatus, and wireless receiving apparatus |
US7176764B1 (en) * | 2005-07-21 | 2007-02-13 | Mediatek Incorporation | Phase locked loop having cycle slip detector capable of compensating for errors caused by cycle slips |
-
2006
- 2006-08-18 DE DE102006038835A patent/DE102006038835B4/de not_active Expired - Fee Related
-
2007
- 2007-08-17 US US11/840,408 patent/US7573348B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211747B1 (en) * | 1998-05-29 | 2001-04-03 | Motorola, Inc. | Wideband modulated fractional-N frequency synthesizer |
US20060033582A1 (en) * | 2004-08-12 | 2006-02-16 | Texas Instruments Incorporated | Gain calibration of a digital controlled oscillator |
Non-Patent Citations (2)
Title |
---|
Thomas Meyer et al.: " A 1 GHz SigmaDelta Noise Shaper for All Digital PLLs with Multiband UMTS Modulation Capability". IN: IEEE RFIC Symp. 2006, 11-13 Juni, S.4-7 * |
Thomas Meyer et al.: " A 1 GHz ΣΔ Noise Shaper for All Digital PLLs with Multiband UMTS Modulation Capability". IN: IEEE RFIC Symp. 2006, 11-13 Juni, S.4-7 |
Also Published As
Publication number | Publication date |
---|---|
DE102006038835A1 (de) | 2008-02-28 |
US20080042753A1 (en) | 2008-02-21 |
US7573348B2 (en) | 2009-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006038835B4 (de) | Anordnung und Verfahren zur Bestimmung eines Steilheitsfaktors eines digital gesteuerten Oszillators sowie Phasenregelkreis | |
DE4193233C2 (de) | Einrichtung und Verfahren zur Gleichstromversatz-Korrektur für einen Empfänger | |
DE102013110957B4 (de) | Korrektur nichtlinearer Fehler in einem Fraktional-N-Digital-PLL-Frequenzsynthesizer | |
DE102012212349A1 (de) | Einstellbarer verzögerer, verfahren für das verzögern eines eingangssignals und polar-sender | |
DE102006035663B4 (de) | Schaltungsanordnung | |
DE102008021876B4 (de) | Polarmodulator und Verfahren zum Erzeugen eines Polar modulierten Signals | |
DE60022159T2 (de) | Sender mit einer geschlossenen Rückkopplung zur Modulation | |
DE102007057524A1 (de) | Direkte Breitbandmodulation eines Frequenzsynthesizers | |
EP1402624B1 (de) | Zwei-punkt-modulator mit pll-schaltung und vereinfachter digitaler vorfilterung | |
EP1433249A2 (de) | Abgleichverfahren für eine nach dem zwei-punkt-prinzip arbeitende pll-schaltung und pll-schaltung mit einer abgleichvorrichtung | |
DE102022112222A1 (de) | Phasenregelschleife mit parallelen Phasendetektionsschaltungen | |
DE102010029977B4 (de) | Kompensation von von Leistungsversorgungsrampen verursachten Phasenabweichungen oder Phasenstörungen einer Phasenregelschleife | |
DE60202057T2 (de) | Phasenregelschleife mit einem linearen phasendetektor | |
DE2252195A1 (de) | Diversity-empfaenger | |
DE102013111250A1 (de) | Schaltung, Verfahren und Mobilkommunikationsvorrichtung | |
WO2004066512A1 (de) | Vorrichtung und verfahren zum abwärtsmischen eines eingangssignals in ein ausgangssignal | |
DE10205680B4 (de) | Ein-Punkt-Modulator mit PLL-Schaltung | |
DE602004007095T2 (de) | Doppelzugriffsmodulator mit einem Frequenzsynthetisierer | |
EP1356651B1 (de) | Abgleichverfahren für einen transceiver mit zwei-punkt-modulation | |
DE60125764T2 (de) | Lineare digitale phasendetektion ohne toten bereich | |
DE10019487A1 (de) | Frequenzsynthesizer | |
DE102016115657A1 (de) | Phasenregelkreis | |
DE69818075T2 (de) | Signalverarbeitungssystem | |
DE102006001650B4 (de) | Signalverarbeitungseinrichtung, Verwendung der Signalverarbeitungseinrichtung und Verfahren zur Signalverarbeitung | |
EP0017130A1 (de) | Empfänger für hochfrequente elektromagnetische Schwingungen mit einer Frequenznachregelung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Representative=s name: VIERING, JENTSCHURA & PARTNER, 81675 MUENCHEN, DE |
|
R020 | Patent grant now final |
Effective date: 20110619 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130207 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20130207 |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER PATENT- UND RECH, DE Effective date: 20110721 Representative=s name: VIERING, JENTSCHURA & PARTNER, DE Effective date: 20110721 Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE Effective date: 20110721 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |