JP2689858B2 - ノイズシェイパ - Google Patents

ノイズシェイパ

Info

Publication number
JP2689858B2
JP2689858B2 JP17098193A JP17098193A JP2689858B2 JP 2689858 B2 JP2689858 B2 JP 2689858B2 JP 17098193 A JP17098193 A JP 17098193A JP 17098193 A JP17098193 A JP 17098193A JP 2689858 B2 JP2689858 B2 JP 2689858B2
Authority
JP
Japan
Prior art keywords
integrator
output
noise shaper
stage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17098193A
Other languages
English (en)
Other versions
JPH08204568A (ja
Inventor
俊之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16148192A external-priority patent/JPH066232A/ja
Priority claimed from JP16235092A external-priority patent/JPH0613910A/ja
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17098193A priority Critical patent/JP2689858B2/ja
Publication of JPH08204568A publication Critical patent/JPH08204568A/ja
Application granted granted Critical
Publication of JP2689858B2 publication Critical patent/JP2689858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はノイズシェイパに関し、
特に入力信号が無いとき、即ち無信号時における低周波
数領域の雑音を低減するノイズシェイパに関する。
【0002】
【従来の技術】図5に、従来のノイズシェイパの回路図
を示す。同図を参照すると、従来の3値を出力とするノ
イズシェイパ10は、遅延器21で構成される第1段目
の積分器20と、遅延器41で構成される第2段目の積
分器40と、第2の積分器40の出力を入力とし3値の
信号を出力する量子化器60と、量子化器60の出力を
第1段目の積分器20及び第2段目の積分器40に帰還
する帰還回路網70とで構成されている。帰還回路網7
0は、遅延器72と増幅器71を含んで構成される。
【0003】次に、従来のノイズシェイパ10の動作を
説明する。第1段目の積分器20には、量子化器60の
出力信号と入力端子11に加えられる入力信号Xとの差
信号が入力され、積分される。また、第2段目の積分器
40には、第1段目の積分器20の出力信号と、量子化
器60の出力信号を増幅器71により2倍に増幅された
信号との差信号が入力され、積分される。第2段目の積
分器40の出力は、量子化器60に入力される。この
時、量子化器60からは、入力が+1/2より大きい時
は+1が、−1/2から+1/2の間の場合は0が、ま
た−1/2よりも小さい時は−1が出力される。この様
な構成を持つことによって、量子化器60で発生する量
子化雑音をQとすると、ノイズシェイパ10の入力信号
Xと出力信号Yとの間には、下記数式1に示す関係があ
る。
【0004】
【数1】 Y(z)=X(z)+(1−Z-12 ・Q(z) 従って、ノイズシェイパ10の出力端子12に現れる出
力スペクトラムは、ノイズシェイパ10の入力信号に量
子化雑音を2階微分した信号を重畳したスペクトラムを
有することになる。すなわち、量子化雑音が高周波領域
にシェイピングされて重畳されるため、信号帯域内にお
ける雑音総和は大幅に減少する。
【0005】ところで、このノイズシェイパ10に無信
号が入力された場合を考える。まず、積分器20及び4
0を構成する遅延器21及び41のそれぞれのデータが
初期状態で零であると、出力信号は零になることは明ら
かである。一方、積分器20及び40を構成する遅延器
21及び41のそれぞれのデータが初期状態で零ではな
く、例えば第1段目の積分器20の初期値が0.5であ
ると仮定する。この時、ノイズシェイパの出力Yは、+
1及び−1を繰り返し、零にはならない。また、第1段
目の積分器20の初期値が0.5よりも小さく、例えば
0.1の場合は、+1、−1、8回連続零、+1、−
1、8回連続零・・を定常的に繰り返す。これらのこと
から、第1段目の積分器20の初期値が零ではない場
合、ノイズシェイパ10の出力は零にはならないことが
分かる。また、第1段目の積分器20の初期値が小さい
程、+1、−1の次に続く0の回数が増え、従って、出
力に含まれるスペクトラムに低周波成分が現われる。
【0006】
【発明が解決しようとする課題】上述した従来のノイズ
シェイパでは、無信号が入力された場合で、第1段目の
積分器の初期値が小さければ小さい程、出力信号に含ま
れるスペクトラムに、より低周波成分が現われる問題が
あった。
【0007】
【課題を解決するための手段】本発明によれば、入力端
子に供給された入力信号を受け1サンプリング時間遅延
前の蓄積データと係数器により設定された1よりも小さ
い正の係数との積と現データとの加算によって実現され
る不完全積分器と、前記不完全積分器から出力される信
号を受け1サンプリング時間遅延前の蓄積データと現デ
ータとの加算によって実現される完全積分器と、前記完
全積分器から出力される信号を受け0及び±1の3値に
変換し出力端子に出力信号として出力する3値量子化器
と、前記3値量子化器の出力信号を前記不完全積分器及
び完全積分器の入力に帰還する帰還回路網と、を具備す
ることを特徴とするノイズシェイパが提供される。ま
た、前記不完全積分器は、前記帰還回路網を介して供給
される前記3値量子化器からの出力信号が0である時に
限り、1サンプリング時間遅延前の蓄積データと係数器
により設定された1よりも小さい正の係数との積を前記
不完全積分器の入力に供給する遅延データ選択供給回路
を有することもできる。
【0008】
【実施例】以下、本発明の実施例について、添付図面を
参照して説明する。
【0009】図1は、本発明の第1の実施例に係るノイ
ズシェイパを示すブロック図である。図1に示す第1の
実施例に係るノイズシェイパ100は、図5に示す従来
のノイズシェイパと見掛け上の概略回路構成は同一であ
るが、第1段目の積分器120の構成が従来のノイズシ
ェイパにおける第1段目の積分器20とは異なってい
る。すなわち、本実施例の第1段目の積分器120は、
遅延器121と0.999の係数を持つ係数器122と
から成る不完全積分器であって、1サンプリング時間
延前の蓄積データの0.999倍と現データとの加算を
行う。第2段目の積分器140は遅延器141で構成さ
れ、1サンプリング時間遅延前の蓄積データと現データ
との加算によって実現される完全積分器である。帰還回
路網170は、増幅器171と遅延器172を含んで構
成される。
【0010】次に、上述の如く構成された第1の実施例
に係るノイズシェイパ100の動作について説明する。
第1段目の積分器120は、量子化器160の出力信号
と本ノイズシェイパの入力信号Xとの差を入力して積分
する。第2段目の積分器140は、第1段目の積分器1
20の出力信号と、量子化器160の出力信号を増幅器
171により2倍に増幅された信号との差を入力して積
分する。第2段目の積分器140の出力信号は、量子化
器160に入力される。ここで、量子化器160は、入
力信号が+1/2よりも大きい時は+1を、入力信号が
−1/2から+1/2の間である時は0を、入力信号が
−1/2よりも小さい時は−1をそれぞれ出力する。
【0011】これらの動作による、ノイズシェイパ10
0の入力信号Xと出力信号Yとの関係は、量子化器16
0で発生する量子化雑音をQとすると、下記数式2で表
わされる。
【0012】
【数2】Y(z)=Z-1・X(z)/P(z)+(1−
-1)(1−0.999Z-1)・Q(z)/P(z)
【0013】但し、P(z)=0.001Z-2+0.0
01Z-1+1である。上記数式2において、P(z)
は、周波数によらず殆ど1に等しくなる。従って、本ノ
イズシェイパ100の出力スペクトラムは、ノイズシェ
イパの入力に量子化雑音を殆ど2階微分した信号が重畳
したスペクトラムを有することになる。即ち、本ノイズ
シェイパ100は、量子化雑音が高周波領域にシェイピ
ングされて重畳されるため、従来のノイズシェイパの特
性をそれ程劣化させることなく、信号帯域内における雑
音総和を大幅に減少させ得る。
【0014】以上説明した動作において、本ノイズシェ
イパ100に入力信号が無い場合について考える。先
ず、第1段目の積分器120及び第2の積分器140の
初期値が零の場合は、出力コードが零になることは明ら
かである。例えば、第1の積分器120の初期値が0.
0005の場合は、第2の積分器140の積分出力は、
0.0005,0.000995,0.0014850
5,…となり、0.5に限りなく近づく。即ち、量子化
器160の出力は常に零になる。一方、例えば、第1段
目の積分器120の初期値が0.001の場合は、69
3サンプリング後に第2段目の積分器140の積分出力
は0.5以上になり、量子化器160の出力は+1,−
1となる。その後、量子化器160は、約700サンプ
ル毎に+1,−1を出力する。従って、本実施例のノイ
ズシェイパ100では、サンプリング周波数をfsとす
ると、fs/700程度のスペクトルを有する雑音が出
力に現れる。この雑音は、本ノイズシェイパ100のオ
ーバサンプリング比を1000倍以上に設定しておけ
ば、帯域内に現れることはない。
【0015】次に、本発明の第2のノイズシェイパの実
施例について説明する。本第2の実施例に係るノイズシ
ェイパは、図1に示す第1の実施例に係るノイズシェイ
パと基本的回路構成は同一なものにおいて、第1段目の
積分器120の構成が異なっている。すなわち、本実施
例における第1段目の積分器120は、遅延器121と
0.99の係数を持つ係数器122とから成る不完全積
分器であって、1サンプリング時間遅延前の蓄積データ
の0.99倍と現データとの加算を行う。第2段目の積
分器140は、1サンプリング時間遅延前の蓄積データ
と現データとの加算によって実現される完全積分器であ
る。
【0016】次に、上述の如く構成された本第2の実施
例に係るノイズシェイパの動作について説明する。ノイ
ズシェイパの入力信号Xと出力信号Yとの関係は、量子
化器160で発生する量子化雑音をQとすると、下記数
式3で表される。
【0017】
【数3】Y(z)=Z-1・X(z)/P(z)+(1−
-1)(1−0.99Z-1)・Q(z)/P(z)
【0018】但し、P(z)=0.01Z-2+0.01
-1+1である。上記数式3において、P(z)は、周
波数によらず殆ど1に等しくなる。従って、本ノイズシ
ェイパの出力スペクトラムは、ノイズシェイパの入力に
量子化雑音を殆ど2階微分した信号が重畳したスペクト
ラムを有することになる。即ち、本ノイズシェイパは、
量子化雑音が高周波領域にシェイピングされて重畳され
るため、従来のノイズシェイパの特性をそれ程劣化させ
ることなく、信号帯域内における雑音総和を大幅に減少
させ得る。
【0019】以上説明した動作において、本ノイズシェ
イパに入力信号が無い場合について考える。先ず、第1
段目の積分器120及び第2段目の積分器140の初期
値が零の場合は、出力コードが零になることは明らかで
ある。次に、例えば、第1段目の積分器120の初期値
が0.005の場合は、第2の積分器140の積分出力
は、0.005,0.00995,0.014850
5,…となり、0.5に限りなく近づく。即ち、量子化
器160の出力は常に零になる。一方、例えば、第1段
目の積分器120の初期値が0.01の場合は、69サ
ンプリング後に第2段目の積分器160の積分出力は
0.5以上になり、量子化器160の出力は+1,−1
となる。その後、量子化器160は、約70サンプル毎
に+1,−1を出力する。従って、本ノイズシェイパで
は、サンプリング周波数をfsとすると、fs/70程
度のスペクトルを有する雑音が出力に現れる。この雑音
は、本ノイズシェイパのオーバサンプリング比を100
倍以上に設定しておけば、帯域内に現れることはない。
【0020】以上説明したように、本実施例に係るノイ
ズシェイパは、第1段目の積分器120の積分リークを
大きくすればするほど、入力信号が無い場合における雑
音周波数を高くすることができる。但し、このことによ
り、帯域内量子化雑音が高周波領域にシェイピングされ
る度合いが減少するため、信号対雑音比(S/N比)が
劣化する。
【0021】次に、本発明の第3の実施例について説明
する。図2は、本発明の第3の実施例に係るノイズシェ
イパを示すブロック図である。図2に示すノイズシェイ
パ300は、第1段目の積分器320と、第2段目の積
分器340と、第2段目の積分器340の出力を入力し
±0.5をしきい値として3値のレベルを出力する量子
化器360と、量子化器360の出力を第1段目及び第
2段目の積分器320,340に帰還させる帰還回路網
370とで構成される。帰還回路網370は遅延器37
2を含んで構成される。帰還回路網370において、量
子化器360の出力を第2段目の積分器340に帰還さ
せる部分の増幅度は、図1に示す第1及び第2の実施例
と異なり“1”になっている。
【0022】本実施例におけるノイズシェイパ300の
第1段目の積分器320及び第2段目の積分器340の
構成を説明する。第1段目の積分器320は、遅延器3
21及び係数器322とからなる不完全積分器であり、
1サンプリング時間遅延前の蓄積データの0.999倍
と現データとの加算を行う。第2段目の積分器340
は、1サンプリング時間遅延前の蓄積データと現データ
との加算によって実現される完全積分器である。
【0023】次に、上述の如く構成された本第3の実施
例に係るノイズシェイパ300の動作について説明す
る。第1段目の積分器320は、量子化器360の出力
信号と本ノイズシェイパの入力信号との差を入力して積
分する。第2段目の積分器340は、第1段目の積分器
320の出力信号と量子化器360の出力信号との差を
入力して積分する。第2段目の積分器340の出力信号
は、量子化器360に入力される。ここで、量子化器3
60は、入力信号が+1/2よりも大きい時は+1を、
入力信号が−1/2から+1/2の間である時は0を、
入力信号が−1/2よりも小さい時は−1をぞれぞれ出
力する。
【0024】ノイズシェイパ300の入力信号Xと出力
信号Yとの関係は、量子化器360で発生する量子化雑
音をQとすると、下記数式4で表わされる。
【0025】
【数4】Y(z)=X(z)/P(z)+(1−Z-1
(1−0.999Z-1)・Q(z)/P(z)
【0026】但し、P(z)=0.001Z-1+1であ
る。上記数式4において、P(z)は、周波数によらず
殆ど1に等しくなる。従って、本ノイズシェイパ300
の出力スペクトラムは、ノイズシェイパの入力に量子化
雑音を殆ど2階微分した信号が重畳したスペクトラムを
有することになる。即ち、本ノイズシェイパは、量子化
雑音が高周波領域にシェイピングされて重畳されるた
め、従来のノイズシェイパの特性をそれ程劣化させるこ
となく、信号帯域内における雑音総和を大幅に減少させ
得る。
【0027】以上説明した動作において、本ノイズシェ
イパ300に入力信号が無い場合について考える。ま
ず、第1段目の積分器320及び第2段目の積分器34
0の初期値が零の場合は、出力コードが零になることは
明らかである。次に、例えば、第1段目の積分器320
の初期値が0.0005の場合は、第2段目の積分器3
40の積分出力は、0,0.0004995,0.00
04995,…となり、0.5に限りなく近づく。即
ち、量子化器360の出力は常に零になる。一方、例え
ば、第1段目の積分器340の初期値が0.001の場
合は、624サンプリング後に第2段目の積分器340
の積分出力は0.5以上になり、量子化器360の出力
は+1,−1となる。この後、量子化器360は、約7
00サンプル毎に+1,−1を出力する。従って、本ノ
イズシェイパ300では、サンプリング周波数をfsと
すると、fs/700程度のスペクトルを有する雑音が
出力に現れる。この雑音は、本ノイズシェイパのオーバ
サンプリング比を100倍以上に設定しておけば、帯域
内に現れることはない。なお、この場合でも、第1段目
の積分器320の初期値を変えて、上述と同様に量子化
器360の出力を計算することができる。
【0028】次に、図3を参照して、本発明の第4の実
施例のノイズシェイパを説明する。本実施例のノイズシ
ェイパ400は、第1段目の積分器420と、第2段目
の積分器440と、±0.5をしきい値として3値のレ
ベルを出力する量子化器460と、帰還回路網470と
で構成される。帰還回路網470は、増幅器471と遅
延器472を含んで構成される。第1段目の積分器42
0には、量子化器460の出力信号と入力信号との差信
号が入力され積分される。また、第2段目の積分器44
0には、第1段目の積分器420の出力信号と量子化器
460の出力信号を増幅器471により2倍に増幅され
た信号との差信号が入力され、積分される。第2段目の
積分器440の出力は、量子化器460に入力される。
量子化器460からは、入力が+1/2より大きい時は
+1が、−1/2から+1/2の間の場合は0が、また
−1/2よりも小さい時は−1が出力される。また、第
1段目の積分器420は、量子化器460の出力の1サ
ンプリング時間遅延前の蓄積データが零の時に限り、
サンプリング時間遅延前の蓄積データの0.999倍と
現データとの加算を行う不完全積分器である。また、第
2段目の積分器460は、1サンプリング時間遅延前の
蓄積データと現データとの加算によって実現される完全
積分器である。量子化器460の出力の1サンプリング
時間遅延前の蓄積データが零の時、インバータ426を
介してANDゲート425が開かれる。
【0029】この様な構成を持つことによって、量子化
器460で発生する量子化雑音をQとすると、ノイズシ
ェイパ400の入力信号Xと出力信号Yとの間には、お
おむね下記数式4で示される関係がある。
【0030】
【数4】Y(z)=Z-1・X(z)/P(z)+(1−
-1)(1−0.999Z-1)・Q(z)/P(z)
【0031】ここで、P(z)=0.001Z-2+0.
001Z-1+1である。上記数式4において、P(z)
は周波数によらず殆ど1に等しくなる、従って、ノイズ
シェイパ400の出力スペクトラムは、ノイズシェイパ
400の入力に量子化雑音を殆ど2階微分した信号を重
畳したスペクトラムを有することになる。すなわち、量
子化雑音が周波数領域にシェイピングされて重畳される
ため、従来のノイズシェイピングの特性をそれ程劣化さ
せることなく、信号帯域内における雑音総和は大幅に減
少する。
【0032】以上説明した動作において、ノイズシェイ
パ400に無信号が入力された場合を考える。今、第1
段目及び第2段目の積分器420及び440の初期値が
零の場合、出力コードが零になることは明らかである。
次に、第1段目の積分器420の初期値が0.0005
の場合は、第2段目の積分器440の出力は、0.00
05、0.000995,0.00148505,…と
なり、0.5に限りなく近づく。すなわち、量子化器4
60の出力は常に零になる。一方、第1段目の積分器4
20の初期値が例えば0.001の場合は、693サン
プル後に第2段目の積分器440の出力は0.5以上に
なり、量子化器460の出力は+1、−1となる。この
時、第1段目の積分器420の蓄積データは約0.00
05になり、前述の動作と同様、量子化器460の出力
は常に零になる。また、第1段目の積分器420の初期
値が大きい場合においても、+1、−1が出力される周
期が次第に長くなり、やがては常に零になることは明ら
かである。
【0033】次に、本発明の第5の実施例のノイズシェ
イパについて説明する。本実施例におけるノイズシェイ
パの第1段目の積分器420及び第2段目の積分器44
0の構成を説明する。第1段目の積分器420は、遅延
器421及び係数器422とからなる不完全積分器であ
り、1サンプリング時間遅延前の蓄積データの0.99
倍と現データとの加算を行う。第2段目の積分器440
は、1サンプリング時間遅延前の蓄積データと現データ
との加算によって実現される完全積分器である。
【0034】この様な構成を持つことによって、量子化
器460で発生する量子化雑音をQとすると、ノイズシ
ェイパ400の入力信号Xと出力信号Yとの間には、下
記数式5に示す関係がある。
【0035】
【数5】Y(z)=Z-1・X(z)/P(z)+(1−
-1)(1−0.99Z-1)・Q(z)/P(z)
【0036】ここで、P(z)=0.01Z-2+0.0
1Z-1+1である。上記数式5において、P(z)は周
波数によらず殆ど1に等しくなる。従って、ノイズシェ
イパ400の出力スペクトラムは、ノイズシェイパの入
力に量子化雑音を殆ど2階微分した信号を重畳したスペ
クトラムを有することになる。即ち、量子化雑音が高周
波領域にシェイピングされて重畳されるため、従来のノ
イズシェイピングの特性をそれ程劣化させることなく、
信号帯域内における雑音総和は大幅に減少する。
【0037】以上示した動作において、ノイズシェイパ
400に無信号が入力された場合を考える。今、第1段
目及び第2段目の積分器420及び440の初期値が零
の場合は、出力コードが零になることは明らかである。
次に、第1段目の積分器420の初期値が0.005の
場合は、第2段目の積分器440の出力は、0.00
5、0.00995,0.0148505,…となり、
0.5に限りなく近づく。すなわち、量子化器460の
出力は常に零になる。一方、第1段目の積分器420の
初期値が例えば0.01の場合は、69サンプル後に第
2段目の積分器440の出力は0.5以上になり、量子
化器460の出力は+1、−1となる。この時、第1段
目の積分器420の蓄積データは約0.005になり、
前述の動作と同様、量子化器460の出力は常に零にな
る。また、第1段目の積分器420の初期値が大きい場
合においても、+1、−1が出力される周期が次第に長
くなり、やがては常に零になることは明らかである。
【0038】最後に、本発明の第6の実施例のノイズシ
ェイパについて説明する。図4を参照すると、この実施
例のノイズシェイパ600は、第1段目の積分器620
と、第2段目の積分器640と、±0.5をしきい値と
して3値のレベルを出力する量子化器660と、遅延器
672からなる帰還回路網670とで構成される。第1
段目の積分器620には、量子化器660の出力信号と
入力信号との差信号が入力され積分される。また、第2
段目の積分器640には、第1段目の積分器620の出
力信号と量子化器660の出力信号との差信号が入力さ
れ、積分される。第2段目の積分器640の出力は、量
子化器660に入力される。この時、量子化器660か
らは、入力が+1/2より大きい時は+1が、−1/2
から+1/2の間の場合は0が、また−1/2よりも小
さい時は−1が出力させる。また、第1段目の積分器6
20は、量子化器660の出力の1サンプリング時間遅
延前の蓄積データが零の時に限り、1サンプリング時間
遅延前の蓄積データの0.999倍と現データとの加算
によって実現される不完全積分器である。第2段目の積
分器640は、1サンプリング時間遅延前の蓄積データ
と現データとの加算によって実現される完全積分器であ
る。量子化器660の出力の1サンプリング時間遅延前
の蓄積データが零の時、インバータ626を介してAN
Dゲート625が開かれる。
【0039】この様な構成を持つことによって、量子化
器660で発生する量子化雑音をQとすると、ノイズシ
ェイパ600の入力信号Xと出力信号Yとの間には、下
記数式6に示す関係がある。
【0040】
【数6】Y(z)=X(z)/P(z)+(1−Z-1
(1−0.999Z-1)・Q(z)/P(z)
【0041】ここで、P(z)=0.001Z-1+1で
ある。上記数式6において、P(z)は周波数によらず
殆ど1に等しくなる。従って、ノイズシェイパ600の
出力スペクトラムは、ノイズシェイパの入力に量子化雑
音を殆ど2階微分した信号を重畳したスペクトラムを有
することになる。すなわち、量子化雑音が高周波領域に
シェイピングされて重畳されるため、従来のノイズシェ
イピングの特性をそれ程劣化させることなく、信号帯域
内における雑音総和は大幅に減少する。
【0042】以上示した動作において、ノイズシェイパ
600に無信号が入力された場合を考える。今、第1段
目及び第2段目の積分器620及び620の初期値が零
の場合は、出力コードが零になることは明らかである。
次に、第1段目の積分器620の初期値が0.0005
の場合は、第2段目の積分器640の出力は、0,0.
0004995,0.0004995,…となり、0.
5に限りなく近づく。すなわち、量子化器660の出力
は常に零になる。一方、第1段目の積分器620の初期
値が例えば0.001の場合は、624サンプル後に第
2段目の積分器640の出力は0.5以上になり、量子
化器660の出力は+1、−1となる。この時、第1段
目の積分器640の蓄積データは約0.0005にな
り、前述の動作と同様、量子化器660の出力は常に零
になる。また、第1段目の積分器620の初期値が大き
い場合においても、+1、−1が出力される周期が次第
に長くなり、やがては常に零になることは明らかであ
る。
【0043】
【発明の効果】以上説明したように、本発明のノイズシ
ェイパでは、S/N特性を損なうことなく、無信号が入
力された場合には出力信号を零にすることができる。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施例のノイズシェイ
パの回路図である。
【図2】本発明の第3の実施例のノイズシェイパの回路
図である。
【図3】本発明の第4及び第5の実施例のノイズシェイ
パの回路図である。
【図4】本発明の第6の実施例のノイズシェイパの回路
図である。
【図5】従来のノイズシェイパの回路図である。
【符号の説明】
10,100,300,400,600 ノイズシェ
イパ 11,101,301,401,601 入力端子 12,111,311,411,611 出力端子 20,120,320,420,620 第1段目の
積分器 40,140,340,440,640 第2段目の
積分器 60,160,360,460,660 量子化器 70,170,370,470,670 帰還回路網 21,41,72,121,141,172,321,
341,372,421,441,472,621,6
41,672 遅延器 122,322,422,622 係数器 71,171,471 増幅器 425,625 ANDゲート 426,626 インバータ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力端子に供給された入力信号を受け、
    1サンプリング時間遅延前の蓄積データと係数器により
    設定された1よりも小さい正の係数との積と、現データ
    との加算によって実現される不完全積分器と、 前記不完全積分器から出力される信号を受け、1サンプ
    リング時間遅延前の蓄積データと現データとの加算によ
    って実現される完全積分器と、 前記完全積分器から出力される信号を受け、0及び±1
    の3値に変換し出力端子に出力信号として出力する3値
    量子化器と、 前記3値量子化器の出力信号を前記不完全積分器及び完
    全積分器の入力に帰還する帰還回路網と、 を具備することを特徴とするノイズシェイパ。
  2. 【請求項2】 前記係数器により設定される正の係数が
    0.999であることを特徴とする請求項1記載のノイ
    ズシェイパ。
  3. 【請求項3】 前記係数器により設定される正の係数が
    0.99であることを特徴とする請求項1記載のノイズ
    シェイパ。
  4. 【請求項4】 前記帰還回路網は遅延器と増幅器を有し
    てなり、前記増幅器が前記3値量子化器の出力信号を2
    倍に増幅して前記完全積分器の入力へ帰還させることを
    特徴とする請求項1記載のノイズシェイパ。
  5. 【請求項5】 前記不完全積分器は、前記帰還回路網を
    介して供給される前記3値量子化器からの出力信号が0
    である時に限り、1サンプリング時間遅延前の蓄積デー
    タと係数器により設定された1よりも小さい正の係数と
    の積を前記不完全積分器の入力に供給する遅延データ選
    択供給回路を有することを特徴とする請求項1記載のノ
    イズシェイパ。
  6. 【請求項6】 前記係数器により設定される正の係数が
    0.999であることを特徴とする請求項5記載のノイ
    ズシェイパ。
  7. 【請求項7】 前記係数器により設定される正の係数が
    0.99であることを特徴とする請求項5記載のノイズ
    シェイパ。
  8. 【請求項8】 前記遅延データ選択供給回路は、前記帰
    還回路網を介して供給される前記3値量子化器からの出
    力信号を受けるインバータと、該インバータから出力さ
    れる信号を一方の入力に受け、他方の入力に前記係数器
    からの1サンプリング時間遅延前の蓄積データと係数器
    により設定された1よりも小さい正の係数との積の信号
    を受ける共に、その出力を前記不完全積分器の入力に供
    給するANDゲートとから成ることを特徴とする請求項
    5記載のノイズシェイパ。
JP17098193A 1992-06-19 1993-06-18 ノイズシェイパ Expired - Fee Related JP2689858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17098193A JP2689858B2 (ja) 1992-06-19 1993-06-18 ノイズシェイパ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16148192A JPH066232A (ja) 1992-06-19 1992-06-19 ノイズシェイパ
JP16235092A JPH0613910A (ja) 1992-06-22 1992-06-22 ノイズシェイパ
JP4-161481 1992-06-22
JP4-162350 1992-06-22
JP17098193A JP2689858B2 (ja) 1992-06-19 1993-06-18 ノイズシェイパ

Publications (2)

Publication Number Publication Date
JPH08204568A JPH08204568A (ja) 1996-08-09
JP2689858B2 true JP2689858B2 (ja) 1997-12-10

Family

ID=27321863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17098193A Expired - Fee Related JP2689858B2 (ja) 1992-06-19 1993-06-18 ノイズシェイパ

Country Status (1)

Country Link
JP (1) JP2689858B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114576661B (zh) * 2020-11-30 2023-05-05 广东美的白色家电技术创新中心有限公司 一种烟机

Also Published As

Publication number Publication date
JPH08204568A (ja) 1996-08-09

Similar Documents

Publication Publication Date Title
US5311181A (en) Sigma delta modulator
US5654711A (en) Analog-to-digital converter with local feedback
US4467316A (en) Generalized interpolative method for digital/analog conversion of PCM signals
US7084797B2 (en) Delta sigma modulating apparatus
JP3830924B2 (ja) 縦続型デルタシグマ変調器
EP1449304B1 (en) Sigma-delta modulation
JP3033162B2 (ja) ノイズシェーピング回路
US4859883A (en) Digital circuit arrangement for quantization-noise reduction
JP3290314B2 (ja) 3つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム
JPH08330967A (ja) デルタ・シグマ変調回路
JP3636130B2 (ja) トレリス型ノイズシェイピング変調器
US6741197B1 (en) Digital-to-analog converter (DAC) output stage
JPH05304475A (ja) ノイズシェイパ
JP4530119B2 (ja) ディジタルδςモジュレータおよびそれを用いたd/aコンバータ
JP2689858B2 (ja) ノイズシェイパ
JP2642487B2 (ja) ディジタル/アナログ変換器またはアナログ/ディジタル変換器におけるデルタシグマ変調回路
JP2753126B2 (ja) ディジタル・シグマデルタ変調器
JP4072855B2 (ja) サンプルレート変換のための装置及び方法
JP2002530989A (ja) シグマ−デルタd/aコンバータ
US5508647A (en) Noise shaper for preventing noise in low frequency band
JP3127477B2 (ja) ノイズシェーピング回路
JP3812774B2 (ja) 1ビット信号処理装置
JP2822734B2 (ja) ノイズシェイパ
JPH066232A (ja) ノイズシェイパ
JP3799146B2 (ja) 1ビット信号処理装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070829

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080829

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20080829

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090829

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 13

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100829

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20100829

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees