JP2008092606A - アナログ−デジタル変調器 - Google Patents
アナログ−デジタル変調器 Download PDFInfo
- Publication number
- JP2008092606A JP2008092606A JP2007332967A JP2007332967A JP2008092606A JP 2008092606 A JP2008092606 A JP 2008092606A JP 2007332967 A JP2007332967 A JP 2007332967A JP 2007332967 A JP2007332967 A JP 2007332967A JP 2008092606 A JP2008092606 A JP 2008092606A
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- signal
- modulator
- voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/32—Delta-sigma modulation with special provisions or arrangements for power saving, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains, by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
- H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
- H03M3/448—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime by removing part of the zeroes, e.g. using local feedback loops
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/452—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with weighted feedforward summation, i.e. with feedforward paths from more than one filter stage to the quantiser input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】第1の上流積分器(INT1)が1つの電力供給で動作され、他の下流積分器(単数または複数)(INT2)が少なくとも別の電力供給で動作される。変調器は、少なくとも別の積分器の電圧レベルが動作および出力限界内に維持されるように決定、かつ、設定される値の係数ゲインを有する増幅器を備える。積分キャパシタが1つの積分器に対して小さくされ得るように、第1の積分器の積分係数ゲイン(k1)が十分に大きい値を有するよう設定される。第1の積分器からの出力電圧が第2の積分器の動作レンジ内の電圧値に十分に低減されるように、第2の積分器の別の積分係数ゲイン(k2)は十分に小さい値を有するよう設定される。
【選択図】図1
Description
本願は、本願と同じ日に同時に特許出願として出願された、タイトルが「METHOD
AND SYSTEM FOR OPERATING TWO OR MORE DYNAMIC ELEMENT MATCHING(DEM) COMPONENTS WITH DIFFERENT POWER SUPPLIES FOR A DELTA−SIGMA MODULATOR OF AN ANALOG−TO−DIGITAL
CONVERTER」(代理人明細書番号1103−CA)である米国特許出願に関連して相互参照する。本特許出願はまた、Allenらにより2000年6月9日に出願された、タイトルが「VOLTAGE LEVEL SHIFTER」(代理人明細書番号1039−EP)(以降、Allenらの特許出願として参照する)である同時係属中の米国特許出願番号09/591,124号(テキサス州オースティンのCIRRUS LOGIC,INCに譲渡されている)を相互参照する。Allenらの特許出願は、本明細書中に全体的に参照として援用される。
本願は、概して、アナログ−デジタルコンバータに関し、詳細には、アナログ−デジタル(「A/D」)コンバータのための変調器に関する。さらに詳細には、本発明は、A/Dデルタ−シグマ変調器の異なる電力供給を用いる2つ以上の積分増幅器を動作するための方法およびシステムに関する。
アナログ−デジタルコンバータ(ADC)は、デジタル動作および/または保存のため、アナログ信号からデジタル信号へ変換するために使用される。デルタ−シグマ変調器は、アナログ−デジタルコンバータに対するアナログ入力信号をデジタル化するように動作される。アナログ−デジタル(「A/D」)コンバータのデルタ−シグマ変調器は、共に連結している、少なくとも積分器、総和回路、および量子化器を備える。積分器は、入力信号について積分動作を実行し、総和回路は、積分器からの積分された信号を加算する。いくつかのデルタ−シグマ変調器は、積分の複数の段階を提供する多重積分器を有する。量子化器は、デジタル化した信号を提供するために総和回路から足された出力を量子化するように動作する。
ーサンプリング比に対するキャパシタのサイズは16倍よりさらに大きくなる必要がある。この問題におけるノイズ電力を低減させるアプローチにより、キャパシタサイズおよびキャパシタ面積を著しく増大させる必要性があるという不利益を生じる。キャパシタサイズおよびキャパシタ面積が増大される必要があれば、チップのコストは顕著に増加させることになる。
アナログ−デジタル(「A/D」)コンバータの変調器の異なる電力供給を有する2つ以上の積分増幅器を動作させる方法およびシステムが開示される。第1に、上流積分器は、1つの電力供給を備えて動作し、他の下流積分器(単数または複数)は、少なくとも別の電力供給を備えて動作する。変調器は、決定され、かつ、設定された値を有する係数ゲインを持つ増幅器を有し、故に、少なくとも別の積分器についての電圧レベルは動作中および出力限界内に維持される。積分キャパシタが1つの積分器について小さくさせられ得るように、第1の積分器の積分係数ゲインk1は、十分大きい値を有するよう設定される。第1の積分器からの出力電圧が第2の積分器の動作領域内の電圧値まで十分に低減されるように、第2の積分器の別の積分係数ゲインk2は、十分に小さい値を有するよう設定
される。
アナログ−デジタル(「A/D」)コンバータのための変調器の異なる電力供給を有する2つ以上の積分増幅器が動作するための方法およびシステムが記載される。上流積分器である第1の積分器は、1つの電力供給を用いて動作し、他の下流積分器(単数または複数)は、少なくとも別の電力供給を用いて動作する。変調器の係数は、信号の電力か下流積分器(単数または複数)の動作領域内にあるように、下流積分器(単数または複数)の前のゲイン(単数または複数)が信号の電圧を十分に低減させるように設計される。
を提供し得、電力供給V20は、他のセットのコンポーネントに3.3ボルトの電力供給電圧を提供し得る。変調器100のための比較的低い電力電圧で駆動するコンポーネントは、一般に、比較的高い電力電圧で駆動するコンポーネントよりも物理サイズが小さく、より低い電力を消費する。2つ以上の電源と異なる電力供給電圧(例えば、比較的高い電力電圧および低い電力電圧)で駆動する変調器コンポーネントの使用により、変調器100および変調器100を取り込むA/Dコンバータチップ300は、動作中、物理サイズがより小さくなり、より低い電力を消費することが可能になる。
での値は、0に等しく全て設定され(例えば、本質的に、フィードバック係数ゲインb2〜bNを有する増幅器とのパスが存在しない)、フィードバック係数ゲインb1は、1に等しく設定される(例えば、フィードバック係数ゲインb1を有する増幅器とのパスがまだ存在する)。あるいは、フィードバックアーキテクチャに関して、フィードフォワードf1〜f(N−1)の値は、全て0に等しく設定され(例えば、本質的に、フィードフォワード係数ゲインf1〜f(N−1)を有する増幅器とのパスが存在しない)、フィードフォワード係数ゲインf(N)は、1に等しく設定される(例えば、フィードフォワード係数ゲインf(N)を有する増幅器とのパスがまだ存在する)。デルタ−シグマ変調器100は、例示のフィードフォワードアーキテクチャを有する。しかし、本発明は、任意の方法で、例えば、フィードバックアーキテクチャまたはフィードフォワードアーキテクチャといった特定のアーキテクチャ、あるいは、係数ゲイン値の任意のセットに限定されない。本発明を提供し、インプリメントすることに関し、係数ゲイン値の任意の適切なセットを有する任意の適切な変調器設計が使用され得る。
2の増幅効果のために積分器2で生じるエラーに対してより感度が良くなるという事実に基づいて好適な値になる。
Claims (1)
- アナログ信号を受信する1つの電力供給によって駆動する1つの積分器であって、該1つの積分器は、該アナログ信号を積分する、1つの積分器と、
該1つの積分器に連結される少なくとも別の積分器であって、該少なくとも別の積分器は、該1つの電力供給とは異なる電源を供給する少なくとも別の電力供給によって駆動され、該少なくとも別の積分器は該アナログ信号を積分する、少なくとも別の積分器と、
該アナログ信号と、該1つの積分器および該少なくとも別の積分器の出力とを共に足すための該積分器および該少なくとも別の積分器に連結された総和回路と、
該総和回路の足された出力をデジタル化された信号に量子化するための、該総和回路に連結される量子化器であって、該デジタル化された信号は出力信号として出力され、少なくとも該1つの積分器に対してフィードバックされる、量子化器と
を備える、アナログ−デジタルコンバータのための変調器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/843,393 US6400297B1 (en) | 2001-04-26 | 2001-04-26 | Method and system for operating two or more integrators with different power supplies for an analog-to-digital delta-sigma modulator |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002586490A Division JP4101062B2 (ja) | 2001-04-26 | 2002-04-25 | アナログ−デジタル変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008092606A true JP2008092606A (ja) | 2008-04-17 |
Family
ID=25289838
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002586490A Expired - Lifetime JP4101062B2 (ja) | 2001-04-26 | 2002-04-25 | アナログ−デジタル変調器 |
JP2007332967A Pending JP2008092606A (ja) | 2001-04-26 | 2007-12-25 | アナログ−デジタル変調器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002586490A Expired - Lifetime JP4101062B2 (ja) | 2001-04-26 | 2002-04-25 | アナログ−デジタル変調器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6400297B1 (ja) |
EP (1) | EP1384327B1 (ja) |
JP (2) | JP4101062B2 (ja) |
AT (1) | ATE375628T1 (ja) |
AU (1) | AU2002259008A1 (ja) |
DE (1) | DE60222880T2 (ja) |
WO (1) | WO2002089316A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7123177B2 (en) * | 2000-11-17 | 2006-10-17 | Broadcom Corporation | System and method for stabilizing high order sigma delta modulators |
US6670902B1 (en) * | 2002-06-04 | 2003-12-30 | Cirrus Logic, Inc. | Delta-sigma modulators with improved noise performance |
US6940438B2 (en) * | 2004-01-28 | 2005-09-06 | Texas Instruments Incorporated | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator |
US20050266805A1 (en) * | 2004-05-28 | 2005-12-01 | Jensen Henrik T | Digital delta sigma modulator and applications thereof |
US7576670B2 (en) * | 2004-09-02 | 2009-08-18 | Infineon Technologies Ag | Sigma-delta analog-digital converter for an xDSL multistandard input stage |
DE102006002901B4 (de) * | 2006-01-20 | 2013-03-07 | Infineon Technologies Ag | Multibit-Sigma-Delta-Wandler |
US7215270B1 (en) | 2006-04-10 | 2007-05-08 | Intrinsix Corp. | Sigma-delta modulator having selectable OSR with optimal resonator coefficient |
US7420493B2 (en) * | 2007-01-10 | 2008-09-02 | Texas Instruments Incorporated | Extended range delta-sigma modulator and delta-sigma power converter |
JP2008172412A (ja) * | 2007-01-10 | 2008-07-24 | Sharp Corp | Δς型ad変換器 |
US7636056B2 (en) * | 2007-05-22 | 2009-12-22 | Panasonic Corporation | Delta sigma modulator operating with different power source voltages |
US7532137B2 (en) * | 2007-05-29 | 2009-05-12 | Infineon Technologies Ag | Filter with capacitive forward coupling with a quantizer operating in scanning and conversion phases |
DE102008024897B3 (de) * | 2008-05-28 | 2010-01-07 | Austriamicrosystems Ag | Sigma-Delta-Wandler und Verfahren zur Signalverarbeitung |
US8120518B2 (en) * | 2010-06-14 | 2012-02-21 | Koren Advanced Institute of Science and Technology | Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof |
US9628106B1 (en) | 2014-01-24 | 2017-04-18 | Avnera Corporation | Analog to digital converters with oversampling |
JP6159296B2 (ja) * | 2014-06-16 | 2017-07-05 | 旭化成エレクトロニクス株式会社 | ホールセンサ及びホール起電力検出方法 |
CN105049052A (zh) * | 2015-06-19 | 2015-11-11 | 深圳市芯海科技有限公司 | 带温度补偿功能的三角积分模数转换器 |
CN111338596B (zh) * | 2020-02-21 | 2023-04-11 | 北京瑞森新谱科技股份有限公司 | 一种高动态范围声卡模拟信号数据采集系统和方法 |
US11821731B2 (en) * | 2020-08-19 | 2023-11-21 | Invensense, Inc. | Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000078015A (ja) * | 1998-09-02 | 2000-03-14 | Asahi Kasei Microsystems Kk | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 |
JP2000509927A (ja) * | 1996-05-08 | 2000-08-02 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | スイッチ電流デルタ・シグマ変調器 |
JP2001069009A (ja) * | 1999-08-31 | 2001-03-16 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング方法および回路 |
WO2001028103A1 (en) * | 1999-10-08 | 2001-04-19 | Cirrus Logic Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5392042A (en) * | 1993-08-05 | 1995-02-21 | Martin Marietta Corporation | Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor |
JPH08330967A (ja) * | 1995-06-01 | 1996-12-13 | Matsushita Electric Ind Co Ltd | デルタ・シグマ変調回路 |
WO2000055966A1 (en) * | 1999-03-16 | 2000-09-21 | Audiologic, Incorporated | Power supply compensation for noise shaped, digital amplifiers |
-
2001
- 2001-04-26 US US09/843,393 patent/US6400297B1/en not_active Expired - Lifetime
-
2002
- 2002-04-25 AT AT02728988T patent/ATE375628T1/de not_active IP Right Cessation
- 2002-04-25 WO PCT/US2002/013098 patent/WO2002089316A2/en active IP Right Grant
- 2002-04-25 EP EP02728988A patent/EP1384327B1/en not_active Expired - Lifetime
- 2002-04-25 AU AU2002259008A patent/AU2002259008A1/en not_active Abandoned
- 2002-04-25 JP JP2002586490A patent/JP4101062B2/ja not_active Expired - Lifetime
- 2002-04-25 DE DE60222880T patent/DE60222880T2/de not_active Expired - Lifetime
-
2007
- 2007-12-25 JP JP2007332967A patent/JP2008092606A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000509927A (ja) * | 1996-05-08 | 2000-08-02 | テレフオンアクチーボラゲツト エル エム エリクソン(パブル) | スイッチ電流デルタ・シグマ変調器 |
JP2000078015A (ja) * | 1998-09-02 | 2000-03-14 | Asahi Kasei Microsystems Kk | マルチビット型d/a変換器及びデルタシグマ型a/d変換器 |
JP2001069009A (ja) * | 1999-08-31 | 2001-03-16 | Nippon Telegr & Teleph Corp <Ntt> | ノイズシェーピング方法および回路 |
WO2001028103A1 (en) * | 1999-10-08 | 2001-04-19 | Cirrus Logic Inc. | Common mode shift in downstream integrators of high order delta sigma modulators |
Also Published As
Publication number | Publication date |
---|---|
JP2004525580A (ja) | 2004-08-19 |
AU2002259008A1 (en) | 2002-11-11 |
ATE375628T1 (de) | 2007-10-15 |
JP4101062B2 (ja) | 2008-06-11 |
WO2002089316A3 (en) | 2003-03-13 |
EP1384327B1 (en) | 2007-10-10 |
DE60222880D1 (de) | 2007-11-22 |
WO2002089316A2 (en) | 2002-11-07 |
EP1384327A2 (en) | 2004-01-28 |
DE60222880T2 (de) | 2008-07-17 |
EP1384327A4 (en) | 2005-12-07 |
US6400297B1 (en) | 2002-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008092606A (ja) | アナログ−デジタル変調器 | |
US6570519B1 (en) | Switched-capacitor summer circuits and methods and systems using the same | |
US7446686B2 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
US7102557B1 (en) | Switched capacitor DAC | |
US8421660B1 (en) | Configurable cascading sigma delta analog-to digital converter (ADC) for adjusting power and performance | |
US6873276B2 (en) | Delta-sigma modulators with improved noise performance | |
US8325074B2 (en) | Method and circuit for continuous-time delta-sigma DAC with reduced noise | |
US6496128B2 (en) | Sigma-delta analog-to-digital converter array | |
US5818374A (en) | Switched current delta-sigma modulator | |
Fujimori et al. | A 5-V single-chip delta-sigma audio A/D converter with 111 dB dynamic range | |
US7365668B2 (en) | Continuous-time delta-sigma analog digital converter having operational amplifiers | |
JPH09510056A (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
JP2002538719A (ja) | デルタシグマ変調器のための周波数シェーピング形擬似ランダム・チョッパ安定化の回路および方法 | |
Jiang et al. | A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process | |
JP2010171484A (ja) | 半導体集積回路装置 | |
JP2008067181A (ja) | デルタシグマ変調器の制御方法およびデルタシグマ変調器 | |
US9013342B2 (en) | Low-power sigma-delta converter | |
KR100196518B1 (ko) | 오디오용 델타-시그마 변조기 | |
Maghari et al. | Mixed-order sturdy MASH Δ-Σ modulator | |
EP3407498A1 (en) | A multi-level capacitive digital-to-analog converter for use in a sigma-delta modulator | |
US7423566B2 (en) | Sigma-delta modulator using a passive filter | |
KR100676334B1 (ko) | 스위치된전류델타시그마변조기 | |
Ting et al. | An 85 dB SNDR third-order ΔΣ modulator for audio applications | |
KR950002297B1 (ko) | 시그마-델타 아날로그/디지탈 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100423 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100722 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100727 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100820 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101117 |