JP2009094678A - D/aコンバータ - Google Patents
D/aコンバータ Download PDFInfo
- Publication number
- JP2009094678A JP2009094678A JP2007261845A JP2007261845A JP2009094678A JP 2009094678 A JP2009094678 A JP 2009094678A JP 2007261845 A JP2007261845 A JP 2007261845A JP 2007261845 A JP2007261845 A JP 2007261845A JP 2009094678 A JP2009094678 A JP 2009094678A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current sources
- adjustment
- current
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】カレントDAC回路16とアナログLPF回路18との間に調整回路53を設ける。調整回路53は、デコーダ52と、カレントソースアレイ50と、減算器51とを含む。デコーダ52は、カレントソースアレイの選択数を入力し、カレントソースアレイの選択数の入力に基づいて、カレントソースアレイ50は駆動される。減算器51は、カレントDAC回路16の出力信号とカレントソースアレイ50の出力信号とを減算して加算器38に出力する。
【選択図】図3
Description
図15は、オーディオ用途の複数ビットのΔΣD/Aコンバータで生じるアイドルトーンを説明する図である。
ズ16に示されるようにアイドルトーンをオーディオ帯域外へ移動させることにより、帯域内における不要なノイズを除去することが可能である。
図1は、オーバーサンプリングΔΣ変換方式のD/Aコンバータの一般的な構成を説明する概略ブロック図である。
図2を参照して、ΔΣモジュール12は、加算部30と、減算部32と、積分機能等を含む伝達関数部34および量子化部36から構成され、伝達関数部34は減算部32の出力である差分デジタル信号の積分等の処理を実行する。量子化部36は、伝達関数部34の出力を量子化してΔΣ変調済デジタル信号としてDEM回路14を介してカレントDAC回路16に出力する。
図3は、本発明の実施の形態1に従うΔΣ変換部11の構成を説明する概略ブロック図である。
まず、アナログLPF回路の出力に基いて実際にアイドルトーンをオーディオ帯域外へ移動させるディザ信号の印加量を確認する。
たとえば、アイドルトーンをオーディオ帯域外へ移動させるオフセット電圧Voffsetが電流源2個分であれば、図3のカレントソースアレイへの選択数を調整して電流源2個分のオフセット電圧調整を施す。
図8を参照して、ここでは3ビットのカレントDAC回路構成が示されている。具体的には、8個の電流源I1〜I8が設けられ、それぞれ選択的にノードN1,ノードN2とそれぞれ電気的に結合されることにより、接続されたノードN1とノードN2との電流源の個数に基づく出力信号が生成される。
図10を参照して、本例においては基板100が設けられ、基板100に設けられたゲート領域により分断される活性領域により複数のMOSトランジスタを形成する構成が示されている。
図11は、本発明の実施の形態2に従うΔΣ変換部11#の機能ブロック図である。
図13は、本発明の実施の形態3に従うΔΣ変換部11#aを説明する概略機能ブロック図である。
Claims (4)
- クロック信号に同期して複数ビットのデジタル信号をアナログ信号に変換するD/Aコンバータであって、
デジタル信号の入力を受けて補間処理する補間フィルタと、
補間処理後のデジタル信号の入力を受けてオーバーサンプリングΔΣ変換を実行するΔΣモジュレータと、
ΔΣモジュールからのデジタル信号の入力を受けてアナログ信号に変換するデジタルアナログ変換部と、
デジタルアナログ変換部からのアナログ信号に対してフィルタ処理を実行するローパスフィルタとを備え、
ΔΣモジュレータは、アイドルトーンをオーディオ帯域外に移動させるためのディザ信号の入力を受け、
前記デジタルアナログ変換部から前記ローパスフィルタに出力する前記アナログ信号の出力レベルに対して前記ディザ信号の入力に伴って生じたオフセット電圧を減算する処理を実行する調整回路をさらに備える、D/Aコンバータ。 - 前記デジタルアナログ変換部は、
各々が互いに同一の電流を供給する複数の電流源と、
前記複数の電流源にそれぞれ対応して設けられ、デジタル信号の入力に基いて第1および第2のノードと選択的に接続される複数のスイッチ素子と、
前記第1および第2のノードに生じる電圧の差動出力に従うアナログ信号を生成する信号生成部とを含み、
前記調整回路は、
各々が互いに同一の電流を供給する前記第1および第2のノードと接続される複数の調整用電流源と、
前記複数の調整用電流源にそれぞれ対応して設けられ、指示に基いて第1および第2のノードと選択的に接続される複数の調整用スイッチ素子とを含む、請求項1記載のD/Aコンバータ。 - 前記調整回路の前記複数の調整用スイッチ素子は、ダイナミック・エレメント・マッチング(DEM)処理により選択的に動作させられる、請求項2記載のD/Aコンバータ。
- 前記デジタルアナログ変換部は、
各々が互いに同一の電流を供給する複数の電流源と、
前記複数の電流源にそれぞれ対応して設けられ、デジタル信号の入力に基いて第1および第2のノードと選択的に接続される複数のスイッチ素子と、
前記第1および第2のノードに生じる電圧の差動出力に従うアナログ信号を生成する信号生成部とを含み、
前記複数の電流源のうちの一部は、前記ディザ信号の入力に伴って生じたオフセット電圧を減算するための複数の調整用電流源に相当し、
前記複数のスイッチ素子の一部は、前記複数の調整用電流源にそれぞれ対応して設けられた複数の調整用スイッチ素子に相当し、
前記複数の調整用電流源は、前記複数の電流源としてダイナミック・エレメント・マッチング(DEM)処理により選択的に動作させられる、請求項1記載のD/Aコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261845A JP4815624B2 (ja) | 2007-10-05 | 2007-10-05 | D/aコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261845A JP4815624B2 (ja) | 2007-10-05 | 2007-10-05 | D/aコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094678A true JP2009094678A (ja) | 2009-04-30 |
JP4815624B2 JP4815624B2 (ja) | 2011-11-16 |
Family
ID=40666219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261845A Expired - Fee Related JP4815624B2 (ja) | 2007-10-05 | 2007-10-05 | D/aコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4815624B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097241A (ja) * | 2009-10-28 | 2011-05-12 | Renesas Electronics Corp | Δς型a/d変換器 |
EP2445228A3 (en) * | 2010-10-22 | 2015-08-26 | Suzhou Sonavox Electronics Co., Ltd. | All-digital speaker system device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685680A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | Σδデータコンバータ |
JPH1051312A (ja) * | 1996-08-01 | 1998-02-20 | Yamaha Corp | D/aコンバータ回路 |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
JP2006304084A (ja) * | 2005-04-22 | 2006-11-02 | Sanyo Electric Co Ltd | マルチビットδς変調型daコンバータ |
-
2007
- 2007-10-05 JP JP2007261845A patent/JP4815624B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685680A (ja) * | 1992-09-01 | 1994-03-25 | Yokogawa Electric Corp | Σδデータコンバータ |
JPH1051312A (ja) * | 1996-08-01 | 1998-02-20 | Yamaha Corp | D/aコンバータ回路 |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
JP2006304084A (ja) * | 2005-04-22 | 2006-11-02 | Sanyo Electric Co Ltd | マルチビットδς変調型daコンバータ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097241A (ja) * | 2009-10-28 | 2011-05-12 | Renesas Electronics Corp | Δς型a/d変換器 |
EP2445228A3 (en) * | 2010-10-22 | 2015-08-26 | Suzhou Sonavox Electronics Co., Ltd. | All-digital speaker system device |
Also Published As
Publication number | Publication date |
---|---|
JP4815624B2 (ja) | 2011-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4708159B2 (ja) | デジタルアンプ | |
US6744392B2 (en) | Noise shapers with shared and independent filters and multiple quantizers and data converters and methods using the same | |
JP4157098B2 (ja) | 出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム | |
US8736473B2 (en) | Low power high dynamic range sigma-delta modulator | |
US5990819A (en) | D/A converter and delta-sigma D/A converter | |
CN107465411B (zh) | 量化器 | |
EP1116333B1 (en) | Correction of nonlinear output distortion in a delta sigma dac | |
US6727832B1 (en) | Data converters with digitally filtered pulse width modulation output stages and methods and systems using the same | |
FI107664B (fi) | Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa | |
US6885330B2 (en) | Data converters with ternary pulse width modulation output stages and methods and systems using the same | |
JP4331188B2 (ja) | デジタル/アナログ変換器および信号のデジタル/アナログ変換方法 | |
JP2010526496A (ja) | 積分回路への直接出力接続のある内部安定器経路を持つデルタシグマ変調を使用した信号処理システム | |
US7982647B2 (en) | Delta-sigma A/D converter | |
JPH04245717A (ja) | D/aコンバータのdcオフセットキャリブレーション方法とd/aコンバータのdcオフセットキャリブレーションシステム | |
Jiang et al. | A 14-bit delta-sigma ADC with 8/spl times/OSR and 4-MHz conversion bandwidth in a 0.18-/spl mu/m CMOS process | |
JP2011097241A (ja) | Δς型a/d変換器 | |
US6720895B2 (en) | Method of calibrating an analog-to-digital converter and a circuit implementing the same | |
US9252801B2 (en) | Sigma-delta converter system and method | |
JP2001094429A (ja) | アナログデジタル混在δς変調器 | |
Colodro et al. | New continuous-time multibit sigma–delta modulators with low sensitivity to clock jitter | |
JP2009267698A (ja) | Δς型a/d変換器 | |
JP4815624B2 (ja) | D/aコンバータ | |
Batten et al. | Calibration of parallel/spl Delta//spl Sigma/ADCs | |
Cho et al. | A 1.2-V 108.9-dB A-Weighted DR 101.4-dB SNDR Audio $\Sigma\Delta $ ADC Using a Multi-Rate Noise-Shaping Quantizer | |
Hamoui et al. | A 1.8-V 3-MS/s 13-bit/spl Delta//spl Sigma/A/D converter with pseudo data-weighted-averaging in 0.18-/spl mu/m digital CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110809 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |