FI107664B - Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa - Google Patents

Description

107664

Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa - Delta-sigma-modulator med kvantisering i tvä steg, samt metod för att utnyttja kvan-tisering i tvä steg i delta-sigma-modulation 5

Keksintö kohdistuu yleisesti analogia-digitaalimuunnoksen suorittamiseen delta-sigma-modulaation avulla. Erityisesti keksintö kohdistuu delta-sigma-modulaattorin sisäisen A/D-muuntimen jakamiseen vaiheisiin sen kytkennän yksinkertaistamiseksi.

Delta-sigma-modulaatio eli ΔΣ-modulaatio, joka tunnetaan myös nimellä sigma-10 delta- eh ΣΔ-modulaatio, tarkoittaa tunnettua periaatetta, jossa aiempi integrointi- ja kvantisointitulos muunnetaan uudelleen analogiseen muotoon ja vähennetään se seu-raavasta kvantisoitavasta näytteestä ennen mainitun seuraavan näytteen syöttämistä varsinaiselle integrointi-ja kvantisointiyksikölle. ΔΣ-periaatetta käyttävien analogia-digitaalimuuntimien, eli A/D-muimtimien, tiedetään sopivan hyvin sovelluksiin, 15 joissa maksimikantataajuus on suhteellisen pieni (esimerkiksi 20 kHz digitaalisissa audiosovelluksissa) mutta vaadittava resoluutio suuri (esimerkiksi 16-18 bittiä). Ne sopivat myös muunlaisiin sovelluksiin.

Lineaarisuuden varmistamiseksi ja yksinkertaisen piirirakenteen mahdollistamiseksi perinteiset ΔΣ-modulaattorit luottivat suureen ylinäytteitykseen ja yksibittiseen 20 kvantisointiin, kuten selostetaan esimerkiksi dokumentissa: ”J. C. Candy, G. C. Te- mes: Oversampling Methods for A/D and D/A Conversion, Oversampling Delta- ·',·*.·* Sigma Data Converters, IEEE Press, New York 1992. Suureen ylinäytteitykseen : Y: liittyy kuitenkin korkea kellotaajuus, joka saattaa rajoittaa yksibittisten kvantisointi- ·:··: ratkaisujen käyttökelpoisuutta silloin, kun näytteitettävän signaalitaajuuden tulisi ;‘J·. 25 kasvaa. Tämän patenttihakemuksen etuoikeuspäiväyksen hetkellä kohdistuu kasvava • mielenkiinto monibittiseen kvantisointiin ΔΣ-modulaattoreissa, jota on selostettu • · · esimerkiksi dokumenteissa: ”M. Sarhang-Nejad, G. C. Temes: A High-Resolution . Multibit ΣΔ ADC with Digital Correction and Relaxed Amplifier Requirements, IEEE Journal of Solid-State Circuits, Vol. 28, No. 6, June 1993”; ja ”F. Chen, B. H.

• » ·;·* 30 Leung: A High Resolution Multibit Sigma-Delta Modulator with Individual Level . *:··: Averaging, IEEE Journal of Solid-State Circuits, Vol. 30, No.4, April 1995”; ja ”R.

T. Baird, T. S. Fiez: A Low Oversampling Ratio 14-b 500-kHz ΔΣ ADC with a . *. Self-Calibrated Multibit DAC, IEEE Journal of Solid-State Circuits, Vol. 31. No. 3, • · · ·;·/ March 1996”; ja ”0. Nys, R. K. Henderson: A 19-Bit Low-Power Multibit Sigma- • · • · • · · 2 107664

Delta ADC Based on Data Weighted Averaging, IEEE Journal of Solid-State Circuits, Vol. 32. No. 7, July 1997”.

Kuvassa 1 on esitetty monibittisen ΔΣ-modulaation perusperiaate. Analoginen signaali syötetään modulaattorille 100 johdolta 101, joka on kytketty summannen 102 5 positiiviseen tulonapaan. Summaimen lähtö on kytketty integroinnin toteuttavaan silmukkasuodattimeen 103; silmukkasuodattimen siirtofunktiota merkitään yleensä H(z), koska siirtofunktioita voidaan helpoimmin käsitellä niiden z-muunnosten kautta. Silmukkasuodattimen lähtö on yhä analoginen signaali, ja se on kytketty analogia-digitaalimuuntimeen 104, joka muuntaa sen B-bittiseksi digitaaliseksi sa-10 naksi. Tämä digitaalinen sana muodostaa modulaattorin 100 lähdön lähtöjohdolle 105. Digitaalinen sana on lisäksi kytketty digitaali-analogia-takaisinmuuntimen 106 tuloon, joka muuntaa sen takaisin analogiseksi signaaliksi kytkettäväksi summaimen 102 negatiiviseen tulonapaan.

Monibittisten ΔΣ-modulaattorien epälineaarisuusilmiöt aiheutuvat suurelta osin si-15 säisen D/A-muuntimen epälineaarisuudesta, jolla muuntimella aiempi kvantisoitu näyte muunnetaan takaisin analogiseksi ennen sen vähentämistä seuraavasta kvanti-soitavasta näytteestä. Mainittujen epälineaarisuusilmiöiden kompensoimiseksi on esitetty useita menetelmiä. Kuvassa 2 on havainnollistettu tunnettua periaatetta, jossa sigma-delta-modulaattorin 200 lähtöä korjataan digitaalisesti käyttämällä A/D-20 muuntunen 104 ja lähtölinjan 105 väliin sijoitettua koijausyksikköä 201. Korjaus-yksikkö 201 voi käyttää esimerkiksi RAM-muistia muuntaakseen A/D-muuntimen :··: 104 epälineaarisesti vääristyneet lähtölukemat oikeiksi lähtösanoiksi. Toinen mene- telmä epälineaarisuusongelman ratkaisemiseksi tunnetaan nimellä dynaaminen ele- • · menttisovitus (DEM; dynamic element matching), jossa D/A-muuntimelle käytettä-25 viä elementtejä vuorotellaan.

• · • · ·

On myös tunnettua ketjuttaa useita summain-integraattoripareja korkeamman asteen • · · v ; ΔΣ-modulaattoriksi. Tällaisilla korkeamman asteen ΔΣ-modulaattoreilla on parempi signaali-kohinasuhde tietyllä ylinäytteityksellä. Kuvassa 3 on esitetty tunnettu toisen ·:··: asteen ΔΣ-modulaattori 300, jossa tulon 301 ja lähdön 307 välissä on ensimmäisen .***. 30 summaimen 302, ensimmäisen silmukkasuodattimen 303, toisen summaimen 304, • · · toisen silmukkasuodattimen 305 ja monibittisen A/D-muuntimen 306 muodostama saijakytkentä. Tulo 301 on kytketty ensimmäisen summaimen 302 positiiviseen na-* ·· ·' paan, ja ensimmäisen silmukkasuodattimen 303 lähtö on kytketty toisen summaimen : 304 positiiviseen napaan. Monibittisen A/D-muuntimen 306 lähdöstä on lisäksi kyt- .*·*. 35 kentä monibittiselle D/A-muuntimelle 308, jonka lähtö on kytketty molempien sum- mainten 302 ja 304 negatiiviseen napaan.

3 107664

Eräs kaikille tunnetuille monibittisille ΔΣ-modulaattoreille yhteinen piirre on, että analogia-digitaalimuunnos on suoritettava yhden kellojakson aikana. Muunnostulok-sen on oltava takaisinkytkentä-D/A-muuntimen käytettävissä hyvissä ajoin ennen seuraavaa integrointivaihetta, jottei takaisinkytkentäsilmukkaan ilmaantuisi epäva-5 kautta. Kuvassa 4 nähdään tunnettu flash-tyyppinen eli rinnakkaistyyppinen A/D-muunnin, joka tämän patenttihakemuksen etuoikeuspäiväyksen hetkellä on ainoa tunnettu rakenne analogia-digitaalimuunnoksen suorittamiseksi yhden kellojakson aikana. Tulojohto 410 on kytketty vertailuelimiksi kytkettyjen N:n rinnakkaisen differentiaalivahvistimen 401, 402, ..., 40N positiiviseen tuloon. Kunkin vertailueli-10 men negatiiviseen tuloon on kytketty erisuuri vertailujännitetaso Vrefl, Vre£2, ..., VrefN siten, että vertailuelimen lähtötaso on joko alhaalla tai ylhäällä riippuen siitä, onko tulolinjan 410 hetkellinen jännitetaso pienempi vai suurempi kuin kyseiseen vertailuelimeen kytketty vertailujännitetaso. Vertailuelinten lähdöt muodostavat ns. lämpömittarisignaalin, jossa ihannetapauksessa kaikki tietyn rajan alapuolella olevat 15 vertailuelinten lähdöt (so. vertailuelinten 401...40P, missä P < N) ovat ylhäällä ja loput vertailuelinten lähdöt ovat alhaalla. Vertailuelinten lähdöt on kytketty dekoo-derille 411, joka muuntaa lämpömittarisignaalin lähtöjohdolle 412 kilvoiteltavaksi B-bittiseksi digitaaliseksi sanaksi. Tekniikan tasosta tunnetaan monia ratkaisuja, joiden tarkoitus on kompensoida ns. kuplavirheitä eli samanarvoisissa vertailuelinläh-20 töjonoissa ilmeneviä epäjatkuvuuksia.

Voidaan helposti nähdä, että resoluutioltaan B-bittisen analogia-digitaalimuunnoksen toteuttamiseen tarvitaan 2B-1 vertailuelintä, eli N = 2B-1 kuvassa 4. Jos N on kovin suuri (esim. N = 255, kun B = 8), vertailuelinmatriisi vie huomattavan osan • · käytettävissä olevasta rajallisesta piirialasta ΔΣ-modulaattorin sisältävällä mikro-•‘V: 25 piirillä. Vaikka ΔΣ-modulaattorin sisäisen flash-tyyppisen A/D-muuntimen lineaari- ·:··: suusvaatimukset ovatkin melko löysät verrattuna erillisiin analogia-digitaalimuunti- miin (epälineaarisuus jaetaan edeltävän integraattorin (edeltävien integraattorien) vahvistuksella) ja vertailuelimet voidaan siten rakentaa suhteellisen pieniksi, niin kohtuuttoman suuri osuus piirialasta voi muodostua rajoittavaksi tekijäksi nykyai-> > ; 30 kaisissa elektronisissa laitteissa, joissa pieni koko on laitesuunnittelun avaintekijöi- - ... tä. Lisäksi hyvin suuri määrä rinnakkaisia vertailuelimiä voi vaikuttaa epäedullisesti ΔΣ-modulaattorin tehonkulutukseen, koska flash-tyypin A/D-muunninta edeltävän '·***: integraattorin on kyettävä ohjaamaan tällaisen laajan vertailuelinmatriisin suhteelli- sen suurta tulokapasitanssia hyvin suurella kellotaajuudella, mikä on energiaa kulut- • · · . *. 35 tava tehtävä.

• · · • · · • · · · • · · • · • · 4 107664

Esillä olevan keksinnön tavoitteena on toteuttaa ΔΣ-modulaattori, joka välttäisi korkeaan ylinäytteitystaajuuteen ja sisäisen A/D-muuntimen rinnakkaiskomparaattorien suureen määrään liittyvät haitat. Lisäksi keksinnön tavoitteena on toteuttaa menetelmä analogisen signaalin muuntamiseksi digitaaliseksi ΔΣ-modulaation avulla vä-5 häisellä energian kulutuksella ja vähäisillä laitteistototeutukseen liittyvillä vaatimuk silla.

Keksinnön tavoitteet saavutetaan jakamalla analogia-digitaalimuunnos vaiheisiin ja suorittamalla eri vaiheet eri kellojaksoilla.

Keksintö kohdistuu ΔΣ-modulaattoriin, joka käsittää 10 - ensimmäisen analogia-digitaalimuuntimen, jolla on ensimmäinen analoginen tulo ja ensimmäinen digitaalinen lähtö.

Sille on tunnusomaista, että se käsittää - ensimmäiseen digitaaliseen lähtöön kytketyn virheenkvantisointiyksikön ensimmäisen analogia-digitaalimuuntimen aiheuttaman kvantisointivirheen määrittämi- 15 seksi, - ensimmäiset signaalinyhdistelyvälineet ensimmäisen analogia-digitaalimuuntimen ja mainitun virheenkvantisointiyksikön lähtöjen yhdistämiseksi digitaalisen lähtö-signaalin muodostamiseksi.

Lisäksi keksintö kohdistuu menetelmään, joka käsittää vaiheet, joissa 20 a) vähennetään analogisesta näytteestä aiemmin digitoidun näytteen ekvivalentti, ...; b) suodatetaan vaiheen a) tulos, • · c) muunnetaan vaiheen b) tulos digitaaliseen muotoon, ;*·* d) syötetään vaiheen c) tulos takaisinkytkentäsilmukkaan käytettäväksi aiemmin • · · '·’·* digitoidun näytteen ekvivalenttina seuraavan analogisen näytteen muunnoksessa.

, : 25 Sille on tunnusomaista, että se lisäksi käsittää vaiheet, joissa ··· ; e) kvantisoidaan vaiheessa c) syntynyt kvantisointivirhe, ν’: f) yhdistetään vaiheen c) ja e) tulokset digitaaliseksi lähtösignaaliksi.

. Keksinnön mukaan ΔΣ-modulaattorissa on ainakin kaksi analogia-digitaalimuunnin- ta. Takaisinkytkentäsana, joka on myös lähtösana, muodostetaan ainakin kahdessa • » 30 vaiheessa siten, että ensimmäisessä vaiheessa ensimmäinen analogia-digitaalimuun-*:·*: nin muodostaa takaisinkytkentäsanan ensimmäisen bittiosajoukon ja toisessa vai- heessa toinen analogia-digitaalimuunnin muodostaa takaisinkytkentäsanan toisen . bittiosajoukon. Mainittujen ensimmäisen ja toisen vaiheen välissä ensimmäinen bit- tiosajoukko muunnetaan takaisin analogiseksi ja sen ja ensimmäisen analogia-digi- • · • · 5 107664 taalimuuntimen tulon välillä suoritetaan vähennyslasku; vähennyslaskun tulos syötetään toiseen analogia-digitaalimuuntimeen.

Jos keksinnön mukaisessa ΔΣ-modulaatiossa on tasan kaksi vaihetta, niin edullisimmin ensimmäinen bittiosajoukko käsittää takaisinkytkentäsanan M eniten merkitse-5 vää bittiä ja toinen bittiosajoukko käsittää takaisinkytkentäsanan N vähiten merkitsevää bittiä niin, että B eli takaisinkytkentäsanan kokonaisleveys bitteinä on M:n ja N:n summa. Jos keksinnön mukaisessa ΔΣ-modulaatiossa on enemmän kuin kaksi A/D-vaihetta, niin edullisimmin ensimmäinen bittiosajoukko käsittää takaisinkytkentäsanan M eniten merkitsevää bittiä, toinen bittiosajoukko käsittää N1 seuraavaksi 10 eniten merkitsevää bittiä, kolmas bittiosajoukko käsittää N2 seuraavaksi eniten merkitsevää bittiä ja niin edelleen, kunnes (N+l):s bittiosajoukko käsittää NN vähiten merkitsevää bittiä ja M+N1+N2+.. .+NN = B.

Jokaiselle erilliselle analogia-digitaalimuunnokselle pätee, että tarvittava vertailue-linten määrä on 2X-1, missä X = M, Nl, N2,..., NN. Jos kuitenkin keksinnön mu-15 kaisessa esimerkiksi kaksivaiheisessa ΔΣ-modulaattorissa B = 8 ja M = N = 4, niin tarvitaan vain 15 + 15 = 30 vertailuelintä, mikä on merkittävästi vähemmän kuin ne 255 vertailuelintä, jotka tarvitaan B bittiä leveän takaisinkytkentäsanan muodostamiseen tekniikan tason mukaisissa yksivaiheisissa järjestelyissä.

Keksinnölle tunnusomaisina pidetyt uudet ominaisuudet on esitetty yksityiskohtai-20 sesti oheisissa patenttivaatimuksissa. Keksintöä itseään, sen rakennetta ja toimintaperiaatetta sekä lisätavoitteita ja -etuja selostetaan kuitenkin seuraavassa eräiden suoritusmuotojen avulla ja viitaten oheisiin piirustuksiin.

• · · • » :V: Kuva 1 esittää tunnettua monibittistä ΔΣ-modulaattoria, •: · ·: kuva 2 esittää tunnettua digitaalisesti korj attua ΔΣ-modulaattoria, 25 kuva 3 esittää tunnettua toisen asteen monibittistä ΔΣ-modulaattoria, kuva 4 esittää tunnettua flash-A/D-muunninrakennetta, kuva 5 esittää keksinnön mukaista kaksivaiheista monibittistä ΔΣ-modulaattoria, kuva 6 esittää kuvan 5 suoritusmuotoon liittyvää signaalivuokaaviota, - ... kuva 7 esittää erästä muunnelmaa kuvan 5 suoritusmuodosta, « · *;** 30 kuva 8 esittää erästä muunnelmaa kuvan 5 suoritusmuodosta, *.***: kuva 9 esittää erästä muunnelmaa kuvan 5 suoritusmuodosta, :***: kuva 10 esittää kuvan 9 suoritusmuotoon liittyvää signaalivuokaaviota, ; kuva 11 esittää erästä muunnelmaa kuvan 5 suoritusmuodosta, ja • · · \\Y kuva 12 esittää erästä muunnelmaa kuvan 5 suoritusmuodosta.

• · • · ··« 6 107664

Tekniikan tason selostuksessa viitattiin kuviin 1-4, joten seuraavassa keksinnön selostuksessa keskitytään kuviin 5-12. Toisiaan vastaavia osia on piirustuksissa merkitty samoilla viitenumeroilla ja -kirjaimilla.

Kuvassa 5 nähdään keksinnön erään ensimmäisen suoritusmuodon mukainen mo-5 nibittinen ΔΣ-modulaattori. Tulojohto 501 on kytketty ensimmäisen summainyksi-kön 502 positiiviseen napaan. Ensimmäisen summainyksikön 502 lähtö on kytketty sihnukkasuodattimeen 503, joka toteuttaa integroinnin siirtofunktiolla, jonka z-muunnosta merkitään tässä H(z). Silmukkasuodattimen 503 lähtö on kytketty ensimmäiseen A/D-muuntimeen 504, jota voidaan myös kutsua karkeaksi kvantisoin-10 tiimiuntimeksi. Ensimmäisen A/D-muuntimen 504 lähtö on M bittiä leveä digitaalinen väylä, joka on kytketty ensimmäisen D/A-takaisinmuuntimen 505 tuloon, jonka takaisinmuuntimen analoginen lähtö on edelleen kytketty toisen summainyksikön 506 positiiviseen napaan. Tässä M on positiivinen kokonaisluku. Silmukkasuodattimen 503 lähtö on kytketty toisen summainyksikön 506 negatiiviseen napaan. Toisen 15 summainyksikön 506 lähtö on kytketty toiseen A/D-muuntimeen 507, jota voisimme myös nimittää hienokvantisointimuuntimeksi. Toisen A/D-muuntimen 507 lähtö on N bitin levyinen digitaalinen väylä, joka on kytketty yhdistelyelimeen 508. Tässä N on positiivinen kokonaisluku. Lisäksi ensimmäisen A/D-muuntimen 504 lähtö on kytketty yhdistelyelimeen 508 niin, että yhdistelyelimen 508 lähtö on M+N bittiä 20 leveä digitaalinen väylä, jossa ensimmäiseltä A/D-muuntimelta 504 luetut M bittiä ovat edullisimmin eniten merkitsevät bitit ja toiselta A/D-muuntimelta 507 luetut N bittiä ovat vähiten merkitsevät bitit. Käytännön toteutuksissa yhdistelyelin 508 on todennäköisimmin summainyksikkö, joka laskee sisäänmenojensa summan (ottaen • · \v huomioon niiden suhteellisen suuruusluokan), koska on mahdollista, että N vähiten : V: 25 merkitsevän bitin muodostama arvo ’’vuotaa yli” merkitsevämpiin bitteihin. Yhdiste- ·:··: lyelimen 508 lähtö on kytketty toisen D/A-takaisinmuuntimen 509 tuloon, jonka : V: lähtö on kytketty ensimmäisen summainyksikön 502 negatiiviseen napaan. Yhdiste- • .*:·. lyelimen 508 lähtö on myös kytketty lähtöjohdolle 510.

Kuvan 5 ΔΣ-modulaattori toimii seuraavasti. Tulojohdosta 501, ensimmäisestä ♦ 30 summainyksiköstä 502 ja silmukkasuodattimesta 503 koostuvan syöttöosan tehtävä • · · ’...· on samanlainen kuin tunnetuissa ΔΣ-modulaattoreissa: analogiseen signaaliin koh- distetaan tietty vähennyslaskuoperaatio summaimessa 502 ja tietty (integrointi)-.···. suodatus sihnukkasuodattimessa 503. Silmukkasuodattimen 503 siirtofunktio H(z) "·' voi sekin olla tunnettu, vaikka keksintö ei rajoitakaan siirtofunktion valintaa. Kek- : 35 sinnön mukaisesti silmukkasuodattimen 503 lähtösignaalia ei kuitenkaan kvantisoida ·** kokonaan yhdellä kertaa, vaan ainakin kahdessa vaiheessa. Ensimmäisessä kvanti- 7 107664 sointivaiheessa ensimmäinen A/D-muunnin 504 kuvaa silmukkasuodattimen 503 analogisen lähtösignaalin suhteellisen karkeaksi kvantisointiaskelruudukoksi, joka koostuisi täydellisen M+N-bittisen muunnoksen M:stä eniten merkitsevästä bitistä. Syntyvä Μ-bittinen digitaalinen sana syötetään ensimmäiseen D/A-takaisinmuunti-5 meen 505, joka tuottaa jälleen analogisen jännitteen. Analogisen jännitteen arvo on (ihannetapauksessa) tarkalleen sama kuin syöttösanaa vastaava jännite, jolloin ensimmäisen A/D -muuntunen 504 tulon ja ensimmäisen D/A-takaisinmuuntimen 505 lähdön välinen suurin ero eli kvantisointivirhe on puolet ensimmäisen A/D-muunti-men 504 kvantisointiaskelesta jompaankumpaan suuntaan.

10 Mainittu ero lasketaan vähentämällä toisessa summainyksikössä 506 ensimmäisen D/A-takaisinmuuntimen 505 lähdöstä sama signaali, joka muodosti ensimmäisen A/D-muuntimen 504 tulon. Laskettu ero kvantisoidaan toisessa A/D-muuntimessa 507. Voidaan ajatella, että toisella A/D-muuntimella 507 on hienojakoisempi kvan-tisointiaskel kuin ensimmäisellä A/D-muuntimella 504. Kvantisointiaskelten suh-15 teellinen hienojakoisuus riippuu täten toiselle A/D-muuntimelle 507 osoitettujen bittien määrästä N; hienojakoisemman kvantisointiaskelen koko on (1/2)N karkeamman kvantisointiaskelen koosta. Käytännössä toisen summainyksikön 506 lähtö vahvistetaan ja kvantisointiaskelelle käytetään samaa absoluuttista arvoa sekä ensimmäisessä 504 että toisessa 507 A/D-muuntimessa. Lohkojen 505 ja 506 tehtävien 20 sekä vaaditun vahvistuksen toteuttamiseksi voidaan käyttää pienikokoisia ns. MDAC-piiriratkaisuja tai moninkertaistaa digitaali-analogiamuuntimien lukumäärä.

: · ·: Yhdistelyelimessä 508 A/D-muuntimien 504 ja 507 lähdöt yhdistetään siten, että jos jätetään huomiotta ajoitus ja komponenttien epäideaaliset ominaisuudet, yhdistely- • · _ elimen 508 lähtö on sama kuin mitä olisi suoran M+N-bittiä leveän A/D-muunnok- ♦ * · 25 sen lähtö.

• · • · · : Aiemmin kuitenkin todettiin, että eniten merkitsevien ja vähiten merkitsevien bittien ♦ · · ·* yksinkertainen yhdistäminen korvataan edullisimmin summauksella; lisäksi, ajoitus ta ei voida jättää huomiotta nopeassa ΔΣ-modulaattorissa. Karkea A/D-muunnos ·:··· ensimmäisessä A/D-muuntimessa 504 tapahtuu yhden ΔΣ-modulaattorin toimintaa .*··. 30 ohjaavan kellotaajuusjakson aikana. Karkeasti kvantisoitu tulos on välittömästi ··· käytettävissä yhdistämistä varten yhdistelyelimessä 508, ja yhdistelyelimen lähtö on samoin välittömästi käytettävissä D/A-takaisinmuunnosta varten toisessa D/A-takaisinmuuntimessa 509. Karkeasti kvantisoidun tuloksen D/A-takaisinmuunnos « : ensimmäisessä D/A-takai sinmuuntime s s a 505 tapahtuu samanaikaisesti kuin mainit- ··· · .*··. 35 tu D/A-takaisinmuunnos toisessa D/A-takaisinmuuntimessa 509, ja vähennyslas- • · · kuoperaatio toisessa summainyksikössä 506 tapahtuu samanaikaisesti kuin toisen 8 107664 D/A-takaisinmuuntimen lähdön vähennys seuraavasta tulosignaalinäytteestä ensimmäisessä summainyksikössä 502. Näin ollen hieno-A/D-muunnos toisessa A/D-muuntimessa 507 ei tapahdu ennen seuraavaa kellojaksoa, joka myös vastaa seuraa-vaa karkeaa A/D-muunnosta ensimmäisessä A/D-muuntimessa 504. Kuten tämä 5 päättely osoittaa, yhdistelyelin 508 itse asiassa yhdistää (summaa) yhden signaali-näytteen karkeasta kvantisoinnista tulevat M bittiä ja sitä välittömästi edeltävän sig-naalinäytteen hienokvantisoinnista tulevat N bittiä.

Mikäli yhdistimen 508 lähtöarvo on takaisinkytkentänä käytetyn toisen D/A-takai-sinmuuntimen 509 tuloalueen ulkopuolella, sen arvoa voidaan rajoittaa leikkaamalla 10 niin, että se sopii mainitun tuloalueen sisään. Mainittu leikkaaminen ei ole mahdollinen virhelähde, koska takaisinkytkennän luonne pyrkii kolaamaan kaikki aiheutu neet virheet.

Komponenttien monimutkaisuudessa ja energian kulutuksessa saavutetut säästöt ovat ilmeisiä, kun verrataan kuvan 5 ΔΣ-modulaattoria perinteiseen ΛΣ-modulaatto-15 riin, jollainen on esitetty esimerkiksi kuvassa 1. Jos oletetaan, että kuvassa 1 B = 8 ja kuvassa 4 M = N = 4, ΔΣ-modulaattorit ovat verrattavissa: molemmat ovat pohjimmiltaan monibittisiä ΔΣ-modulaattoreita, joilla on 8-bittinen resoluutio A/D-muunnoksessa. Kuten aiemmin kuitenkin todettiin, vertailuelinten määrä kussakin flash-tyyppisessä A/D-muuntimessa on 2B-1 (tai 2M-1 tai 2N-1, jos käytetään ku-20 vassa 5 esiintyviä kirjaimia M ja N). Kuvan 1 perinteinen ΔΣ-modulaattori vaati 255 vertailuelintä ja silmukkasuodattimen, joka pystyy ohjaamaan vastaavansuuruista :**: tulokapasitanssia hyvin suurella nopeudella, kun taas keksinnön mukainen, kuvassa ·*:*: 5 esitetty ΔΣ-modulaattori tarvitsee vain 15+15 vertailuelintä ja ohjauskapasiteetin, • · joka on vain murto-osa edellisestä.

• · 25 Se, että yhdistetty M+N-bittinen lähtö- (ja takaisinkytkentä)sana muodostuu itse asi- *.: : assa lähtösignaalin kahdesta eri näytteestä, aiheuttaa hieman lisäkvantisointikohinaa, ··· v: mutta simulaatioilla on osoitettu, että niin kauan kuin ylinäytteityssuhde pysyy riit tävän suurena, kvantisointikohina ei aiheuta olennaista suorituskyvyn heikkenemis-*:··: tä. Kuvassa 6 on esitetty kuvan 5 ΔΣ-modulaattorirakenteen signaalivuokaavio. Sig- •***; 30 naali X(z) saapuu tulojohdolta 601, joka on kytketty ensimmäisen summaimen 602 • · · . positiiviseen syöttönapaan. Ensimmäisen summaimen lähtö on kytketty silmukka- *..* suodattimen 603 (jonka siirtofunktio on H(z)) kautta toiseen summaimeen 604. Toi- ♦ · ·;·’ sen summaimen 604 lähtönä on lähtöjohto 605, josta saadaan lähtösignaali Y(z).

Toisen summaimen 604 lähtö on lisäksi kytketty takaisinkytkentänä ensimmäisen 35 summaimen 602 negatiiviseen syöttönapaan. Karkea kvantisointikohinalähde Ec on ··· - kytketty toisen summaimen 604 toiseen positiiviseen syöttönapaan sekä z -siirto- 9 107664 fimktiolohkon 606 kautta kolmannen summaimen 607 negatiiviseen napaan. Hieno-kvantisointikohinalähde Ef on kytketty kolmannen summaimen 607 positiiviseen syöttönapaan, ja kolmannen summaimen 607 lähtö on kytketty toisen summaimen 604 toiseen positiiviseen syöttönapaan.

5 Lähtösignaali Y(z) on tulosignaalin X(z) funktio seuraavasti: v ' 1+H(z) v ’ 1+H(z) Jälkimmäisessä termissä esiintyy kaksi erilaista kohinasiirtofunktiota, joista karkeaan kvantisointivirheeseen liittyvä on astetta korkeampi. Tämä voidaan tulkita niin, että kun mennään kohti suurempia ylinäytteityssuhteita, karkean kvantisointi-10 virheen merkitys häviää nopeammin. Jos oletetaan, että M = N, karkean kvantisoin-tivirheen teho saadaan kaavasta m Λ2 2 2 = TFT e f \ 2 -l)

Voidaan osoittaa matemaattisesti, että hienokvantisointivirhe on suurin piirtein hallitsevana, jos ylinäytteityssuhde OSR ylittää tietyn rajan, nimittäin

Vl-2-2w 15 OSR>--r.—π

9 *%—M

• 999 / • · • · • * · joka antaa ylimeno-OSR:n arvoksi 50,2, kun M = 4.

• · # • · · • · ·:··· M:n ja N:n pitäminen samansuuruisina on yleensä optimiratkaisu toteutuksen mini- moidun monimutkaisuuden kannalta. Jos summa M+N pidetään vakiona ja bittejä siirretään N:stä Miään, karkean A/D-muuntimen kompleksisuus ja silmukkasuodat- • · · 20 timen ohjausosan energian kulutus kasvavat, mutta ylimeno-OSR pienenee: yhden bitin siirtäminen N:stä M:ään puolittaa ylimeno-OSR:n. Bittien lisääminen M:ään, . kun N pysyy vakiona, kasvattaisi kokonaisresoluutiota ja pitäisi ylimeno-OSR:n • · ···* muuttumattomana.

ψ • · ... Stabiilius on avaintekijä ΔΣ-modulaattoreissa. Kuvan 5 rakenteen stabiiliuteen vai- *.’** 25 kutiaa se, että suurin osa signaalitehosta siirtyy takaisinkyfkentäsilmukassa ilman li- • m :.· | säviivettä. Vain pieni koijaustermi kokee yhden kellojakson pituisen lisäviiveen.

·****: Simulaatioilla on osoitettu, että kaksivaihekvantisointia käyttävässä ΔΣ-modulaatto- 10 107664 rissa silmukkasuodatm on suunniteltava siten, että se sallii jonkin verran ylimääräistä vaihtelua kvantisoijavahvistuksessa lisääntyneen kvantisointrvirheen vuoksi. Pahimmassa tapauksessa oletetaan, että hsäkvantisomtivirhe kaksinkertaistaa kvanti-soijavahvistuksen vaihtelun. Alan ammattimiehelle on sinänsä selvää, miten suunni-5 teilaan silmukkasuodatm siten, että siinä otetaan huomioon tällainen lisääntynyt vaihtelu.

Kahden eri A/D-muunnoksen 504 ja 507 sovittaminen siten, että systemaattista virhettä ei synny, parantaa kuvan 5 mukaisen ΔΣ-modulaattorin suoritusta, vaikka simulaatioilla onkin osoitettu, että vahvistusvirhe, joka on pienempi kuin 4,4 %, on 10 siedettävä käytännön sovelluksissa. Epäsovituksen merkitys on suoraan verrannollinen ylinäytteityssuhteeseen.

Kuvassa 7 on esitetty laajennettu monibittinen monivaihe-AE-modulaattori, joka on keksinnön ensimmäisen suoritusmuodon eräs mahdollinen muunnelma. Analoginen tulojohto 501, ensimmäinen summain 502, silmukkasuodatm 503, ensimmäinen 15 A/D-muunnin 504, ensimmäinen D/A-takaisinmuunnin 505, toinen summain 506 ja toinen A/D-muunnin 507 ovat samat kuin kuvan 5 suoritusmuodossa ja niillä on myös samat tehtävät, paitsi että ensimmäisen A/D-muuntimen 504 lähtöbittien lukumäärä on nyt N1 eikä M, toisen A/D-muuntimen 507 lähtöbittien määrä on nyt N2 eikä N ja että toisen summaimen 506 ja toisen A/D-muuntimen 507 välillä on 20 yhteys ja toisen A/D-muuntimen 507 lähtö on kytketty piiriin lisättyihin osiin. Toisen A/D-muuntimen 507 N2-bittinen lähtö muunnetaan nimittäin takaisin analogi-:··: seksi kolmannen D/A-takaisinmuuntimen 701 avulla. Kolmannen summaimen 702 ·*·*: avulla vähennetään kolmannen D/A-takaisinmuuntimen 701 lähdöstä toisen A/D- • · muuntunen 507 tulo niin, että kolmannen summaimen 702 lähtö edustaa toisessa • · 25 A/D-muuntimessa 507 syntynyttä kvantisointivirhettä ja on pienempi tai yhtä suuri kuin puolet toisessa A/D-muuntimessa 507 käytetystä kvantisointiaskelesta. Saatu * · · tulos A/D-muunnetaan kolmannessa A/D-muuntimessa 703, jonka kvantisointiaskel *·* ’ on pienempi tai yhtä suuri kuin puolet toisessa A/D-muuntimessa 507 käytetystä kvantisointiaskelesta, jolloin saadaan toinen digitaalinen N3-bittinen lähtösana. 30 Vielä yksi D/A-takaisinmuunnoksen, vähennyksen ja A/D-muunnoksen käsittävä kierros suoritetaan neljännessä D/A-takaisinmuuntimessa 704, neljännessä summai-messa 705 ja neljännessä A/D-muuntimessa 706. Neljännessä A/D-muuntimessa .···. 706 käytetty kvantisointiaskel on pienempi tai yhtä suuri kuin puolet kolmannessa *’* A/D-muuntimessa 703 käytetystä kvantisointiaskelesta, ja kvantisointitulos on N4- : 35 bittinen sana.

·»· • · • · • •t 11 107664

Aiemmin selostettiin, kuinka myöhempien A/D-muunnosten pienempi kvantisointi-askelen koko on totta vain periaatteellisesti, koska lasketun kvantisointivirheen vahvistus kussakin aikaisemmassa vaiheessa antaa mahdollisuuden käyttää täsmälleen samaa kvantisointiaskelen absoluuttista arvoa kussakin A/D -muuntime s s a.

5 Yhdistelyelin 708 on järjestetty yhdistämään tulonsa Nl+N2+N3+N4-bittiseksi digitaaliseksi lähtösanaksi, joka johdetaan sekä digitaaliselle lähtöjohdolle 510 että toiselle D/A-takaisinmuuntimelle 709, jonka lähtö viedään takaisinkytkentänä ensimmäisen summaimen 502 negatiiviseen syöttönapaan. A/D-muunnosten ja D/A-takai-sinmuunnosten ajoitus on sellainen, että jos ensimmäisen A/D-muuntimen 504 N1 10 bitin levyinen lähtö liittyy tiettyyn ensimmäiseen näytteeseen, toisen A/D-muuntimen 507 N2 bitin levyinen lähtö liittyy mainittua ensimmäistä näytettä välittömästi edeltävään näytteeseen, kolmannen A/D-muuntimen 703 N3 bitin levyinen lähtö liittyy näytteeseen, joka edelsi mainittua ensimmäistä näytettä kahden kellojakson verran, ja neljännen A/D-muuntimen 706 N4 bitin levyinen lähtö liittyy näytteeseen, 15 joka edelsi mainittua ensimmäistä näytettä kolmen kellojakson verran. Toteutuksen suunnittelijan tehtäväksi jää valita bittimäärät Nl, N2, N3 ja N4. On selvää, että monibittisen monivaihe-AE-modulaation yleisperiaate voidaan toteuttaa myös niin, ettei D/A-takaisinmuunnos - A/D-muunnos -kierroksia tarvitse olla välttämättä juuri kolme, vaan niitä voi olla esimerkiksi kaksi tai useampia kuin kolme.

20 Kuva 8 esittää erästä ehdotettua muunnelmaa kuvan 5 suoritusmuodosta. Tämän muunnelman taustalla on toteamus siitä, että A/D-muunnostulos ΔΣ-modulaattorissa • · pitää tuottaa nopeasti vain siksi, että suuri osa takaisinkytkentätehosta pitää saada * · » ! takaisinkytkentäsilmukkaan jo ennen seuraavaa kellojaksoa. Harvoin on tarpecii • · · ’ *. tuottaa ΔΣ-modulaattorin varsinaista lähtöä niin nopeasti, että yhden lisäkellojakson 25 mittaisella viiveellä olisi merkitystä. Siksi kuvan 8 ΔΣ-modulaattorin lähtö muodos- • · · ’·’ * tetaan viivästyttämällä M:ää eniten merkitsevää bittiä yhdellä kellojaksolla viive- : elimessä 801 ennen niiden yhdistämistä N:ään vähiten merkitsevään bittiin toisessa yhdistelyelimessä 802 ja M+N-bittisen lähtösanan lähetystä johdolle 803. Johdolle *:·: 803 lähetetyn digitaalisen lähtösanan eniten merkitsevät bitit ja vähiten merkitsevät ·”*: 30 bitit ovat peräisin samasta näytteestä. Kuvan 8 muut piirielimet toimivat tarkalleen samoin kuin kuvan 5 mukaisessa suoritusmuodossa. ΔΣ-modulaattorien oikea toi- !..* minta kuitenkin edellyttää, että takaisinkytkentäsilmukkaan syötetty signaali on täs- * · · *·;·* mälleen sama kuin modulaattorin lähdössä esiintyvä signaali, joten kuvan 8 teoreet- : tisella suoritusmuodolla on vain vähän käytännön merkitystä.

Ml • · • · '** 35 Kuva 9 esittää kuvan 5 mukaisen suoritusmuodon laajennusta. Tässäkin tapauksessa useimmat kytkennän osat ovat täsmälleen samat kuin niiden vastineet kuvassa 5, 12 107664 mitä korostaa myös samojen viitenumeroiden käyttö. Ainoa ero kuvan 5 suoritusmuotoon on virheenmuokkauslohkon 901 käyttö toisen A/D-muuntimen 507 lähdön ja yhdistelyelimen 508 välissä. Mainittu virheenmuokkauslohko sisältää rekisterin toisen A/D-muuntimen 507 K peräkkäisen N-bittisen lähtöarvon tallentamiseksi se-5 kä painotetut summausvälineet painotetun summan muodostamiseksi mainittujen tallennettujen arvojen sisällöistä. Näitä lohkon 901 yksityiskohtaisia sisältöjä ei ole esitetty kuvassa 9. Virheenmuokkauksen periaate tarkoittaa, että sinänsä tunnetun ennustusalgoritmin avulla ennustetaan jokin tuntematon arvo sitä välittömästi edeltävistä arvoista. Toisin sanoen lohkojen 505, 506 ja 507 D/A-takaisinmuunnoksen, 10 vähennyksen ja A/D-muunnoksen synnyttämä yhden kellojakson mittainen viive kompensoidaan ennustamalla, jotta yhdistelyelimen 508 lähtö tarkemmin vastaisi ihanteellista suoraa M+N-bitin levyistä yhden näytteen A/D-muunnostulosta. Vir-heenmuokkaustoiminto saattaa edellyttää, että yhdistelyelimeen 508 syötettävien bittien määrä on eri suuri kuin N, mitä on korostettu kuvassa 9 merkitsemällä vas-15 taavan yhteyden leveyttä N’.

Edellä mainitun luvun K edulliseksi arvoksi on havaittu kolme. K:n arvo kaksi toimisi hyvin, jos puhuttaisiin vain siirtofunktioista, mutta simulaatioilla on osoitettu, että vain kahden peräkkäisen näytteen käyttö virheenmuokkauksessa pyrkii kyllästämään takaisinkytkentäsilmukan, jolloin koko ΔΣ-modulaattori olisi hyödytön. 20 Kolmen tai useamman digitaalisen arvon käyttö lohkon 901 painotetussa summauksessa edellyttää digitaalisia kertolaskutoimituksia, mikä on omiaan lisäämään kyt-·*’*·* kennän monimutkaisuutta. Kertolaskutoimitukset kuitenkin kiinnitetään suunnittelu- : Y: vaiheessa niin, että varsinaisten digitaalisten kertolaskuelimien asemesta voidaan : Y: käyttää CSD-kertoimia.

25 "Laajennuksella” tarkoitetaan tässä sitä, että ensimmäisen A/D-muuntimen 504 tuot- • · · tämän kvantisointituloksen tarkentamiseen käytettyjen toisen A/D-muuntimen 507 Y : peräkkäisten lähtöarvojen lukumäärän lisääminen yhdestä kolmeen voidaan järjestää käyttämällä FIR-suodatinta, jolla on neljä väliottoa kahden asemesta.

• · .···. Kuvassa 10 nähdään kuvan 9 mukaisen suoritusmuodon signaalivuokaavio K:n ar- 30 volla kolme. Signaali kulkee tulojohdolta 601 ensimmäisen summaimen 602, sil-mukkasuodattimen 603 ja toisen summaimen 604 kautta lähtöjohdolle 605 ja siihen • · # liittyvään takaisinkytkentäsilmukkaan, joka johtaa lähtöjohdolta 605 ensimmäiseen : .·. summaimeen 602, jotka kaikki osat ovat samanlaisia kuin vastineensa kuvassa 6.

. · Y Kvantisointikohinakertoimet tulevat toisen summaimen 604 tuloihin neljältä taholta.

• · 1 · 35 Ensimmäisen z‘ -siirtofunktiolohkon 1001, kolmannen summaimen 1002, toisen z - siirtofunktiolohkon 1003 ja kolmannen z^-siirtofunktiolohkon 1004 muodostamasta 13 107664 saijakytkennästä on yhteydet toiseen summanneen 604 ensimmäisen z^-siirtofunk-tiolohkon 1001 tulosta, kolmannen summaimen 1002 yhdestä lähdöstä ja toisen ja kolmannen z^-siirtofunktiolohkon 1003 ja 1004 lähdöistä. Näiden yhteyksien paino-tuskertoimia voidaan merkitä vastaavasti 1, kl, k2 ja k3. Karkea kvantisointikohina-5 lähde Ec on kytketty ensimmäisen z^-siirtofunktiolohkon 1001 tuloon ja hienokvan-tisointikohinalähde Ef on kytketty kolmannen summaimen 1002 yhteen tuloon.

Yleistyksen vuoksi voidaan olettaa, että virheenmuokkaustoiminnolla on FIR-tyyp-pinen yleinen siirtofunktio N(z). Nyt ΔΣ-modulaattorin lähtö voidaan kirjoittaa tulon funktiona seuraavasti: ,0 Y(-\ Y(-:\, rr-ii w(z)~‘r i-:\ (1 + H(z)(’ l+H(z)*> i+h(z) /(> Tässä summan kaksi jälkimmäistä termiä ovat kvantisointivirhetennit. Jos N(z):n on tarkoitus olla suunnilleen nolla alhaisilla taajuuksilla, niin silloin hienon virhesiirto-funktion nimittäjä lähestyy ykköstä ja tilanne on sama kuin kuvan 6 tapauksessa. Koska kuitenkin väliottojen määrän lisäämisen päätarkoitus karkeassa virheenmuok-15 kaus-FIR:ssä on alentaa käyttökelpoisten ylinäytteityssuhteiden vähimmäisrajaa, on tutkittava, mitä tapahtuu korkeammilla taajuuksilla. Edellä määriteltiin neliväliottoi-sen FIR:n tapituskertoimiksi 1, kl, k2 ja k3; jos valitaan kl = k2 = -0,945 ja k3 = 1, niin hienon virhesiirtofunktion nimittäjäksi D(z) tulee ;*/ D(z) = z_1(-0.945 - 0.945z_1 +z~2) • · · • · • « ::: 20 mikä kasvattaa hienokvantisointivirhettä alle 0,2 dB kaikilla kahtatoista suuremmilla *:**: ylinäytteityssuhteilla. Alhaisilla taajuuksilla hienokvantisointivirhe vaimenee 1 dB.

Karkea virheenmuokkaus-FIR on suunniteltava huolella, sillä on mahdollista, että « • *: ·. huonosti suunniteltu karkea virheenmuokkaus-FIR kasvattaa hienokvantisointivirhet- • · · tä enemmän kuin se pienentää karkeakvantisointivirhettä.

’: : 25 Keksintö ei sulje pois yleisesti tunnettujen muunnelmien soveltamista ΔΣ-modulaat- • · · toreissa. Kuva 11 esittää kaksivaiheisen monibittisen sisäisen A/D-muunnoksen to- teuttavaa toisen asteen ΔΣ-modulaattoria, so. yleisesti tunnetun toisen asteen muun- .«··. nelman sovellusta kuvan 5 mukaiseen suoritusmuotoon. ΛΣ-modulaattorin tulo-osa * · ’·] käsittää tulojohdon 1101, ensimmäisen summaimen 1102, ensimmäisen silmukka- : 30 suodattimen 1103, toisen summaimen 1104 ja toisen silmukkasuodattimen 1105.

Iti :: Ensimmäisen ja toisen summaimen 1102 ja 1104 negatiiviset syöttönavat on kytket ty yhteisen D/A-takaisinmuuntimen 1106 lähtöön. Kytkennän muut osat ovat saman- 14 107664 laiset kuin kuvassa 5. On myös mahdollista muodostaa korkeamman asteen takaisin-kytkentäsilmukoita. Kuva 12 esittää yleisesti tunnetun digitaalisen korjauksen periaatteen soveltamista kuvan 5 suoritusmuotoon; lähtöjohto 510 kulkee digitaalisen koijauslohkon 1201 läpi, joka voi olla mitä tahansa sinänsä tunnettua tyyppiä. Myös 5 muut lisäykset ja muunnelmat selostettuun monivaiheiseen ΔΣ-modulaattoriin ovat mahdollisia poikkeamatta oheisten patenttivaatimusten suoja-alasta. On mahdollista soveltaa useampaa kuin yhtä kuvissa 7, 8, 9, 11 ja 12 erikseen esitetyistä muunnelmista: on esimerkiksi mahdollista yhdistää kuvien 9, 11 ja 12 suoritusmuodot niin, että korkeamman asteen ΔΣ-modulaattorissa ylinäytteityssuhteen vähimmäisrajaa 10 alennetaan entisestään virheenmuokkauksen avulla ja mahdollista epälineaarisuutta kompensoidaan digitaalisella kolauksella.

• · · · • · • t • · · • · · « · • · • » · • · · • · • ·

Ml • · ·

• I I

• · t • · « • · · • 1

• M

• · * 1 1 • · • · · • · • · • · · « I » « · 1

Ml 1

Ml • ·

• · I

Claims (15)

107664

1. Delta-sigma-modulaattori analogisen signaalin muuntamiseksi digitaaliseksi lähtösignaaliksi, joka käsittää - ensimmäisen analogia-digitaalimuuntimen (504), jolla on ensimmäinen analoginen 5 tulo ja ensimmäinen digitaalinen lähtö, tunnettu siitä, että se käsittää - ensimmäiseen digitaaliseen lähtöön kytketyn virheenkvantisointiyksikön (505, 506, 507) ensimmäisen analogia-digitaalimuuntimen (504) aiheuttaman kvantisointi-virheen määrittämiseksi, 10. ensimmäiset signaalinyhdistelyvälineet (508, 708, 802) ensimmäisen analogia- digitaalimuuntimen lähdön ja mainitun virheenkvantisointiyksikön lähdön yhdistämiseksi digitaalisen lähtösignaalin muodostamiseksi.

2. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että mainittu virheenkvantisointiyksikkö käsittää 15. ensimmäiseen digitaaliseen lähtöön kytketyn digitaali-analogiamuuntimen (505), - toisen analogia-digitaalimuuntimen (507), jolla on toinen analoginen tulo ja toinen digitaalinen lähtö, - mainitun digitaali-analogiamuuntimen (505) ja mainitun toisen analogisen tulon väliin kytketyt toiset signaalinyhdistelyvälineet (506) käsitellyn tulosignaalin toimit- 20 tamiseksi toiselle analogia-digitaalimuuntimelle (507).

3. Patenttivaatimuksen 2 mukainen delta-sigma-modulaattori, tunnettu siitä, että se käsittää kytkennän mainittujen toisten signaalinyhdistelyvälineiden (506) ja en- • · v.: simmäisen analogisen tulon välissä niin, että mainitut toiset signaalinyhdistelyväli- :V: neet (506) on järjestetty laskemaan ensimmäisestä analogisesta tulosta saadun sig- ·:**: 25 naalin ja mainitulta digitaali-analogiamuuntimelta (505) saadun signaalin välinen erotus.

• • · · • · * ‘ 4. Patenttivaatimuksen 2 mukainen delta-sigma-modulaattori, tunnettu siitä, että se käsittää ensimmäisen digitaalisen lähdön ja ensimmäisen analogisen tulon väliin kytketyn takaisinkytkentäsilmukan käsitellyn tulosignaalin toimittamiseksi ensim-30 mäiselle analogia-digitaalimuuntimelle (504), jolloin mainitut ensimmäiset signaa li.: linyhdistelyvälineet (508, 708) ovat osa mainittua takaisinkytkentäsilmukkaa. * · , · · ·

5. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että • se käsittää useita virheenkvantisointiyksiköitä (505, 506, 507, 701, 702, 703, 704, ··« · .···. 705, 706) kytkettynä saajassa ensimmäiseen digitaaliseen lähtöön ensimmäisen 35 analogia-digitaalimuuntimen (504) ja mainittujen useiden virheenkvantisointiyksi-köiden (505, 506, 507, 701, 702, 703) aiheuttamien kvantisointivirheiden määrittä- 107664 miseksi, jolloin mainitut ensimmäiset signaalinyhdistelyvälineet (708) on jäljestetty yhdistämään ensimmäisen analogia-digitaalimuuntimen (504) ja mainittujen useiden virheenkvantisointiyksiköiden (505, 506, 507, 701, 702, 703, 704, 705, 706) lähdöt digitaalisen lähtösignaalin muodostamiseksi.

6. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että se käsittää - ensimmäisen digitaalisen lähdön ja ensimmäisen analogisen tulon väliin kytketyn takaisinkytkentäsilmukan käsitellyn tulosignaalin toimittamiseksi ensimmäiselle analogia-digitaalimuuntimelle (504), 10. kolmannet signaalinyhdistelyvälineet (508) ensimmäisen analogia-digitaalimuun timen (504) ja mainitun virheenkvantisointiyksikön (505, 506, 507) lähtöjen yhdistämiseksi takaisinkytkentäsignaalin muodostamiseksi mainitulle takaisinkytkentä-silmukalle, - ensimmäisen digitaalisen lähdön ja mainittujen ensimmäisten signaalinyhdistely-15 välineiden (802) väliin kytketyt viivevälineet (801) ensimmäiseltä analogia-digitaali- muuntimelta (504) saadun signaalin viivästyttämiseksi ennen ensimmäisen analogia-digitaalimuuntimen (504) ja mainitun virheenkvantisointiyksikön (505, 506, 507) lähtöjen yhdistämistä digitaalisen lähtösignaalin muodostamiseksi.

7. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että 20 se käsittää mainitun virheenkvantisointiyksikön (505, 506, 507) ja mainittujen ensimmäisten signaalinyhdistelyvälineiden (508) väliin kytketyt virheenmuokkausväli-neet(901). • · • · · • · · , v.

8. Patenttivaatimuksen 7 mukainen delta-sigma-modulaattori, tunnettu siitä, että * · · mainitut virheenmuokkausvälineet (901) käsittävät ... 25 -rekisterin mainitulta virheenkvantisointiyksiköltä (505, 506, 507) saatujen edeltä- • · · *;[/ vien lähtöjen tallentamiseksi, • · · *·’ * -painotetut summausvälineet mainitun rekisterin sisältöjen painotetun summan muodostamiseksi mainituille ensimmäisille signaalinyhdistelyvälineille (508).

• * .···. 9. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että *·* 30 se käsittää ensimmäisen digitaalisen lähdön ja ensimmäisen analogisen tulon väliin kytketyn ainakin toisen asteen takaisinkytkentäsilmukan (508, 1102, 1103, 1104, • · · 1105, 1106) käsitellyn tulosignaalin toimittamiseksi ensimmäiselle analogia-digitaa- : limuuntimelle (504).

• · · · • · · • · ’···* 10. Patenttivaatimuksen 1 mukainen delta-sigma-modulaattori, tunnettu siitä, että 35 se käsittää modulaattorilähdön (510) ja mainittuun modulaattorilähtöön kytketyn 107664 digitaalisen koijausyksikön (1201) digitaalisen lähtösignaalin digitaaliseksi korjaamiseksi.

11. Menetelmä analogisen tulosignaalin muuntamiseksi digitaaliseksi lähtösignaa-liksi, joka menetelmä käsittää vaiheet, joissa 5 a) lasketaan analogisen näytteen ja aiemmin digitoidun analogisen näytteen ekvivalentin erotus (502, 1102), b) suodatetaan (503, 1103) vaiheen a) tulos, c) muunnetaan (504) vaiheen b) tulos digitaaliseen muotoon, d) syötetään (508, 509) vaiheen c) tulos takaisinkytkentäsilmukkaan käytettäväksi 10 aiemmin digitoidun näytteen ekvivalenttina seuraavan analogisen näytteen muunnoksessa, tunnettu siitä, että se lisäksi käsittää vaiheet, joissa e) kvantisoidaan (505, 506, 507) vaiheessa c) syntynyt kvantisointivirhe, f) yhdistetään (508, 802) vaiheen c) ja e) tulokset digitaaliseksi lähtösignaaliksi.

12. Patenttivaatimuksen 11 mukainen menetelmä, tunnettu siitä, että vaihe e) kä sittää alavaiheet, joissa el) muunnetaan (505) vaiheen c) tulos analogiseen muotoon, e2) lasketaan (506) vaiheiden b) ja el) tuloksien erotus, e3) muunnetaan (507) vaiheen e2 tulos digitaaliseen muotoon.

13. Patenttivaatimuksen 11 mukainen menetelmä, tunnettu siitä, että se käsittää :··· vaiheet, joissa . y. - suoritetaan vaiheet c) ja d) tietyn kellosignaalijakson aikana, . ·. ·. - suoritetaan vaihe f) mainitun kellosignaalin seuraavan jakson aikana; • · · * *. niin että vaiheessa f) vaiheen c) tuloksen kanssa yhdistettävä kvantisoitu kvantisoin- ... 25 tivirhe liittyy aiempaan digitoituun näytteeseen kuin mainittu vaiheen c) tulos. • · · • » » :T:

14. Patenttivaatimuksen 11 mukainen menetelmä, tunnettu siitä, että vaihe e) kä sittää alavaiheen, jossa e4) tallennetaan (901) joukko peräkkäin saatuja kvantisoituja kvantisointivirheitä ja .—. muodostetaan niistä painotettu summa vaiheen e) tuloksena. • · · ·:··: 30

15. Patenttivaatimuksen 11 mukainen menetelmä, tunnettu siitä, että se käsittää . ;···; vaiheiden b) ja c) välissä vaiheet, joissa • · · . *. a’) lasketaan vaiheen b) tuloksen ja aiemmin digitoidun näytteen ekvivalentin erotus ::V (iio4), • ♦ *··** b’) suodatetaan (1105) vaiheen a’) tulos. 107664