KR100235465B1 - 플래시형 아날로그-디지탈 변환기 - Google Patents

플래시형 아날로그-디지탈 변환기 Download PDF

Info

Publication number
KR100235465B1
KR100235465B1 KR1019960018567A KR19960018567A KR100235465B1 KR 100235465 B1 KR100235465 B1 KR 100235465B1 KR 1019960018567 A KR1019960018567 A KR 1019960018567A KR 19960018567 A KR19960018567 A KR 19960018567A KR 100235465 B1 KR100235465 B1 KR 100235465B1
Authority
KR
South Korea
Prior art keywords
signal
level
analog
reference voltage
input signal
Prior art date
Application number
KR1019960018567A
Other languages
English (en)
Other versions
KR970077995A (ko
Inventor
이대영
Original Assignee
유기범
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사 filed Critical 유기범
Priority to KR1019960018567A priority Critical patent/KR100235465B1/ko
Priority to FR9706544A priority patent/FR2749455B1/fr
Priority to JP9155851A priority patent/JPH1098384A/ja
Priority to US08/865,008 priority patent/US6011503A/en
Priority to DE19722804A priority patent/DE19722804A1/de
Publication of KR970077995A publication Critical patent/KR970077995A/ko
Application granted granted Critical
Publication of KR100235465B1 publication Critical patent/KR100235465B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Abstract

본 발명은 단순한 구성으로 고속의 아나로그-디지탈 변환이 가능하도록 된 플래시형 아날로그-디지탈 변환기에 관한 것으로서, 입력신호에 대한 레벨 판정범위의 1/2의 기준값을 갖고, 입력신호가 기준값 이상인지 이하인지를 판정하는 제1비교수단과, 이 제1비교수단에 의한 비교결과 데이터를 근거로 출력될 디지탈 데이터의 최상위 비트를 생성하는 제1인코더수단, 상기 제1비교수단에 의해 1/2 이상으로 판정된 경우에는 입력신호에 대해 상기 1/2의 기준값을 감가산하는 가산수단, 이 가산수단으로부터 출력되는 신호의 레벨을 판정하기 위한 적어도 2개 이상의 제2비교수단 및, 이 제2비교수단의 비교결과 데이터를 근거로 상기 최상위 비트를 제외한 나머지 출력데이터를 생성하는 제2인코더수단을 포함하여 구성된 것을 특징으로 한다.

Description

플래시형 아날로그-디지탈 변환기
제1도는 일반적인 종래의 플래시형 아날로그-디지탈 변환기를 나타낸 구성도.
제2도는 제1도에 나타낸 장치의 동작 타이밍을 나타낸 동작타이밍도.
제3도는 종래의 다른 예에 따른 플래시형 아날로그-디지탈 변환기를 나타낸 구성도.
제4도는 본 발명의 일실시예에 따른 플래시형 아날로그-디지탈 변환기를 나타낸 구성도.
* 도면의 주요부분에 대한 부호의 설명
2 : 3상태 드라이버 3 : 콘트롤러
41 : 인코더 42 : 가산기
43 : 인코더
본 발명은 플래시(Flash)형 아날로그-디지탈 변환기에 관한 것으로, 특히 단순한 구성으로 고속의 아날로그-디지탈 변환이 가능하도록 된 플래시형 아날로그-디지탈 변환기에 관한 것이다.
최근, 전자기술이 비약적으로 발전하면서 전자 및 통신분야에 있어서는 신호처리방식이 점차 디지탈화되어 가고 있는 바, 이에 따라 아날로그신호를 디지탈데이터로 변환시켜 주는 아날로그-디지탈 변환기가 폭넓게 사용되고 있다.
현재, 일반적으로 많이 사용되고 있는 아날로그-디지탈 변환기로서는 SAR(Successive Approximation Register)형과 플래시형의 아날로그-디지탈 변환기를 들 수 있는데, 여기서 SRA형의 아날로그-디지탈 변환기는 그 회로구성이 간단한 반면에 동작속도가 매우 느리다는 단점이 있고, 플래시형 아날로그-디지탈 변환기는 회로구성이 복잡한 반면에 아날로그-디지탈 변환동작이 매우 고속으로 실행되게 된다. 따라서, 고속의 동작속도가 요구되는 시스템의 경우에는 일반적으로 플래시형 아날로그-디지탈 변환기를 사용하고 있다.
제1도는 종래의 플래시형 아날로그-디지탈 변환기의 구성을 나타낸 것으로 이는 8비트 출력의 구성을 나타낸 것이다.
제1도에서 참조부호 CP1(CP11∼CP1256)은 그 비반전단자(+)에 외부로부터의 아날로그신호입력(IN)이 결합됨과 더불어 반전단자(-)에 소정의 기준전압이 결합되어 입력신호(IN)가 기준전압 이상인 경우에는 하이레벨의 비교신호를 출력하는 비교기이다. 또한, 이때 상기 비교기(CP1)는 소정의 기준전압(VREF)과 접지 사이에 동일한 값의 저항(R)이 직렬로 접속되면서 각 저항(R)의 접속노드에 비반전단자(-)가 결합되어 있는 바, 이에 따라 비교기(CP11)로부터 비교기(CP2)의 순으로 그 기준전압이 높게 설정되면서 각 기준전압은 그 기준전압값이 일정한 간격으로 증가되게 된다.
또한, 제1도에서 참조번호 1은 상기 비교기(CP11∼CP1256)에서 출력되는 256비트의 입력을 8비트의 데이터(Y0∼Y7)로 변환하는 256 : 8 인코더이고, 2는 이후에 설명할 콘트롤러(3)로부터 인가되는 인에이블신호에 따라 상기 인코더(1)로부터 출력되는 8비트(Y0∼Y7)를 출력하는 3상태 드라이버이다.
그리고, 참조번호 3은 입력신호(IN)의 아날로그-디지탈 변환을 제어하는 콘트롤러로서, 이는 제2도에 나타낸 바와 같이 외부의 장치(도시되지 않음)로부터 변환개시신호가 인가되면, 즉 변환개시신호가 액티브로우(Active low)상태로 되면 외부장치에 대해 현재 아날로그-디지탈 변환이 실행상태임을 나타내는 로우레벨의 비지신호를 출력하고, 또 상기 변환 개시신호의 입력시부터 상기 인코더(1)에 의한 데이터변환시간을 계수하여 일정시간 후에 비지신호를 하이레벨로 설정함으로써 아날로그-디지탈 변환이 종료되었음을 표시해 주며, 외부장치로부터 독출신호가 입력되면 상기 3상태 드라이버(2)로 로우레벨의 인에이블신호를 출력하는 일련의 제어동작을 실행하게 된다.
즉, 상기한 구성으로 된 플래시형 아날로그-디지탈 변환기에 있어서는 입력신호(IN)를 각각 기준전압이 다르게 설정되어 있는 다수의 비교기(CP11∼CP1256)로 비교하여 입력신호(IN)의 전압레벨에 대응하는 256비트의 코드데이터를 생성한 후, 이를 256 : 8 인코더(1)를 통해 인코딩함으로써 아날로그 입력신호(IN)를 8비트의 디지탈 데이터로서 변환하여 출력 : 된다.
따라서, 상기한 구성에 있어서는 단지 인코더(1)에 의한 인코딩시간동안에 입력신호(IN)에 대한 디지탈 변환을 수행하게 되므로 매우 고속으로 아날로그-디지탈 변환을 실행할 수 있게 된다.
그런데, 상술한 플래시형 아날로그-디지탈 변환기에 있어서는 입력신호(IN)의 레벨판정을 각기 기준전압이 다르게 설정되는 비교기(CP1)를 통해서 실행하도록 되어 있기 때문에 예컨대 상술한 예와 같이 8비트의 아날로그-디지탈 변환기를 만드는데 256개의 비교기 및 저항이 사용되게 된다.
따라서, 상술한 종래의 플래시형 아날로그-디지탈 변환기에 있어서는 제조부품수의 증가에 따라 제조비용이 많이 들게 되고, 장치 크기가 커지게 되는 문제가 있게 된다.
상기한 문제점을 해결하기 위해 하프-플래시(Half-Flash)형의 아날로그-디지탈 변환기가 제안되어 사용되고 있다.
제3도는 현재 일반적으로 사용되고 있는 하프-플래시형 아날로그-디지탈 변환기를 나타낸 구성도로, 이는 설명을 간단히 하기 위해 4비트형의 아날로그-디지탈 변환기를 나타낸 것이다. 또한, 제3도에서 상술한 제1도와 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.
제3도에서 참조부호 CP31∼CP34는 아날로그 입력신호(IN)를 소정의 기준 전압과 비교하여 입력신호(IN)가 기준전압 이상인 경우에는 하이레벨의 비교신호를 출력하는 비교기이다. 그리고, 이들 비교기(CP31∼CP34)는 기준전압(VREF)과 접지 사이에 동일한 저항값을 갖는 다수의 저항(R)이 직렬로 접속되면서 각 저항(R)의 접속노드에 반전단자(-)가 결합되어, 비교기(CP31)는 그 반전단자(-)로 인가되는 기준전압이 3·VREF/4, 비교기(CP32)는 2·VREF/4, 비교기(CP33)는 1·VREF/4, 비교기(CP34)는 0·VREF/4(0V)로 설정되어 있다.
또한, 제3도에서 참조번호 31은 상기 비교기(CP31∼CP34)의 출력을 인코딩하여 2비트의 데이터로 변환하는 제1인코더이고, 32는 이 제1인코더(31)에서 출력되는 2비트 디지탈 데이터를 아날로그 신호로 변환하는 디지탈-아날로그 변환기, 33은 상기 아날로그 입력신호(IN)와 상기 디지탈-아날로그 변환기(32)로부터 출력되는 아날로그신호를 감가산하는 가산기이다.
또한, CP35∼CP38은 상기 가산기(33)로부터의 출력신호를 소정의 기준전압과 비교하여 출력신호가 기준전압 이상인 경우에는 하이레벨의 비교신호를 출력하는 비교기이다. 그리고, 이들 비교기(CP35∼CP38)는 기준전압(VREF/4)과 저항(R) 사이에 동일한 저항값을 갖는 다수의 저항(R)이 직렬로 접속되면서 각 저항(R)의 접속노드에 반전단자(-)가 결합되어, 비교기(CP35)는 그 반전단자(-)로 인가되는 기준전압이 3·VREF/16, 비교기(CP36)는 2·VREF/16, 비교기(CP37)는 1·VREF/16, 비교기(CP38)는 0·VREF/16(0V)로 설정되어 있다.
또한, 참조번호 34는 상기 비교기(CP35∼CP38)의 출력을 인코딩하여 2비트의 데이터로 변환하는 제2인코더이다.
그리고, 3상태 드라이버(2)는 콘트롤러(3)로부터 인에이블신호가 입력되면 상기 제1인코더(31)의 출력을 상위 2비트, 제2인코더(34)의 출력을 하위 2비트로 하여 아날로그 입력신호(IN)의 레벨에 비례하는 4비트의 디지탈 데이터를 출력하게 된다.
즉, 상기 구성에 있어서는 입력신호(IN)를 각각 3·VREF/4, 2·VREF/4, 1·VREF/4, 0·VREF/4(0V)의 기준전압을 갖는 비교기(CP31∼CP34)로 비교하여 상위 2비트의 디지탈 데이터를 생성하게 된다.
그리고, 상기 비교기(CP31∼CP34)에 의해 판정된 입력신호(IN)의 레벨값을 근거로 가산기(33)로 입력신호(IN)를 감가산한 후, 이를 다시 3·VREF/16, 2·VREF/16, 1·VREF/16, 0·VREF/16(0V)의 기준전압을 갖는 비교기(CP35∼CP38)로 비교함으로써 하위 2비트의 디지탈 데이터를 생성하게 된다.
따라서, 상기 구성에 있어서는 단지 8개의 비교기, 8비트 아날로그-디지탈 변환기의 경우에는 32개의 비교기를 사용하여 : 로그-디지탈 변환기를 구성할 수 있게 되므로 일반적인 플래시형 아날로그-디지탈 변환기에 비해 그 구성을 대폭 단순화할 수 있게 된다.
그런데, 상술한 하프-플래시형 아날로그-디지탈 변환기에 있어서는 다음과 같은 문제가 있게 된다.
즉, 플래시형 아날로그-디지탈 변환기는 데이터변환속도가 빠르다는 특성 때문에 일반적으로 고속시스템에 사용되고 있고, 또 그 데이터변환속도는 제1도에서 설명한 바와 같이 인코더의 동작속도에 크게 의존하게 된다.
그런데, 상술한 플래시형 아날로그-디지탈 변환기는 제1인코더(31)에 의해 변환출력된 데이터를 디지탈-아날로그 변환기(32)를 통해 다시 아날로그신호로 변환한 후, 다시 비교기(CP35∼CP38)와 인코더(34)를 통해 데이터변환을 실행하게 되므로, 일반적인 플래시형 아날로그-디지탈 변환기에 비해 2배 이상의 데이터변환시간을 갖게 된다.
따라서, 상술한 하프-플래시형 아날로그-디지탈 변환기는 플래시형 아날로그-디지탈 변환기의 특성을 고려할 때 사용상 많은 제약이 있게 된다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 구성이 단순하면서도 고속으로 데이터변환을 실행할 수 있도록 된 플래시형 아날로그-디지탈 변환기를 제공함에 그 목적이 있다.
상기 목적을 실현하기 위한 본 발명에 따른 플래시형 아날로그-디지탈 변환기는 입력신호에 대한 레벨판정범위의 1/2의 기준값을 갖고, 입력신호가 기준값 이상인지 이하인지를 판정하는 제1비교수단과, 이 제1비교수단에 의한 비교결과 데이터를 근거로 출력될 디지탈 데이터의 최상위 비트를 생성하는 제1인코더수단, 상기 제1비교수단에 의해 1/2이상으로 판정된 경우에는 입력신호에 대해 상기 1/2 의 기준값을 감가산하는 가산수단, 이 가산수단으로부터 출력되는 신호의 레벨을 판정하기 위한 적어도 2개 이상의 제2비교수단 및, 이 제2비교수단의 비교결과 데이터를 근거로 상기 최상위 비트를 제외한 나머지 출력데이터를 생성하는 제2인코더수단을 포함하여 구성된 것을 특징으로 한다.
상기한 구성으로 된 본 발명에 의하면, 입력신호의 레벨이 레벨판정범위의 1/2 이상인지를 판정하여 출력될 디지탈 데이터의 최상위비트를 생성하게 된다.
따라서, 아날로그-디지탈 변환을 위해 필요로 되는 비교기의 갯수를 일반적인 플래시형의 아날로그-디지탈 변환기에 비해 1/2로 절감할 수 있게 된다.
또한, 상기한 구성으로 된 본 발명에 의하면, 제1 및 제2비교수단의 출력이 제1인코더수단과 제2인코더수단에 의해 거의 동일한 시간에 처리되게 된다.
따라서, 아날로그-디지탈 변환을 위해 필요로 되는 시간이 플래시형 아날로그-디지탈 변환기와 거의 동일해지게 되므로 종래의 하프-플래시형 아날로그-디지탈 변환기에 비해 그 데이터변환시간을 대폭 절감할 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
제4도는 본 발명의 일실시예에 따른 플래시형 아날로그-디지탈 변환기를 나타낸 구성도로, 제4도에서 제1도 및 제3도와 동일한 부분에는 동일한 참조번호를 붙이고 그 상세한 설명은 생략한다.
제4도에서 참조부호 CP41및 CP42는 아날로그 입력신호(IN)를 소정의 기준전압과 비교하여 입력신호(IN)가 기준전압 이상인 경우에는 하이레벨의 비교신호를 출력하는 제1 및 제2비교기이다. 이 제1 및 : 교기(CP41,CP42)는 기준전압(VREF)과 접지 사이에 동일한 저항값을 갖는 2개의 저항(R)이 직렬로 접속되면서 저항(R)의 접속노드에 제1비교기(CP41)의 반전단자(-)가 결합됨과 더불어 저항(R)과 접지 사이에 제2비교기(CP42)의 반전단자(-)가 결합된다. 따라서, 제1비교기(CP41)는 그 반전단자(-)로 인가되는 기준전압이 1·VREF/2, 제2비교기(CP42)는 0·VREF/2(0V)로 설정된다.
즉, 상기 제1 및 제2비교기(CP41, CP42)는 입력되는 아날로그신호가 그 레벨판정범위(VREF)의 1/2 이상인지 또는 그 미만인지를 나타내는 비교신호를 출력하게 된다.
또한, 참조부호 SW는 상기 제1비교기(CP41)의 출력레벨에 따라 VREF/2의 제2기준전압을 선택적으로 입력하는 스위치로서, 이는 상기 제1비교기(CP41)로부터 하이레벨의 비교신호가 출력되는 경우에는 온되어 VREF/2의 기준전압을 입력하고, 상기 제1비교기(CP41)로부터 로우레벨의 비교신호가 출력되는 경우에는 오프되어 VREF/2의 기준전압입력을 차단하게 된다.
또한, 참조번호 42는 아날로그 입력신호(IN)와 상기 스위치(SW)로부터 출력되는 전압을 감가산하는 가산기이다.
한편, 상기 가산기(42)의 출력전압은 비교기(CP51∼CP58)의 비반전단자(+)에 결합된다. 그리고, 상기 제1 및 제2비교기(CP41, CP42)를 위한 기준전압(VREF)의 1/2레벨로 설정되는 기준전압(VREF/2)과 접지사이에 동일한 저항값을 갖는 다수의 저항(R : 본 예에서는 8개)이 직렬로 접속되면서, 각 저항(R)의 접속노드가 상기 비교기(CP51∼CP58)의 반전단자(-)에 결합되어 있다.
따라서, 상기 비교기(CP51∼CP58)는 다음 표 1과 같이 그 기준전압이 설정되게 된다.
[표 1]
또한, 참조번호 41은 상기 비교기(CP41,CP42)로부터의 2비트입력을 1비트의 데이터로서 출력하는 제1인코더이고, 43은 상기 비교기(CP51∼CP58)로부터의 8비트 입력을 3비트의 데이터로서 출력하는 제2인코더이다.
그리고, 3상태 드라이버(2)는 콘트롤러(3)로부터 인가되는 인에이블신호의 액티브로우상태에서 상기 제1인코더(41)의 출력을 상위 1비트(MSB), 상기 제2인코더(43)의 출력을 하위 3비트로 하여 4비트의 디지탈 데이터를 출력하게 된다.
즉, 상기 구성에 있어서는 아날로그신호(IN)가 입력되면 우선 제1 및 제2비교기(CP41,CP42)를 통해 입력신호(IN)가 VREF/2 이상인지 또는 그 미만인지를 판정하게 되고, 그 판정된 결과데이터를 제1인코더(41)를 통해 인코딩함으로써 출력될 디지탈데이터의 최상위비트를 생성하게 된다.
그리고, 상기 입력신호(IN)가 VREF/2 이상으로 되어 상기 제1비교기(CP41)로부터 하이레벨의 비교신호가 출력되는 경우에는 스위치(SW)가 온됨으로써 가산기(42)에서 입력신호(IN)에 대해 VREF/2의 감가산이 실행되고, 입력신호(IN)가 VREF/2미만으로 되어 상기 제1비교기(CP41)로부터 로우레벨의 비교신호가 출력되는 경우에는 스위치(SW)가 오프되어 입력신호(IN)는 가산기(42)를 통해 그대로 비교기(CP51∼CP58)로 인가되게 된다.
따라서, 상기 비교기(CP51∼CP58)의 비반전단자(+) 측에는 항상 0∼VREF/2범위의 아날로그신호가 입력되게 된다.
이어, 상기 비교기(CP51∼CP58)는 그 기준전압으로서 VREF/2의 전압이 저항(R)에 의해 분압되어 인가되게 되므로, 이들 비교기(CP51∼CP58)는 결국 VREF/2의 레벨범위를 갖는 입력신호의 레벨을 판정하는 구성으로 되게 된다.
그리고, 상기 비교기(CP51∼CP58)의 8비트 출력은 제2인코더(43)에 의해 3비트의 데이터로서 인코딩된 후 3상태 드라이버(2)의 하위 3비트 입력으로서 인가되게 된다.
즉, 상기 실시예에 있어서는 입력신호(IN)의 레벨이 VREF/2 이상인지를 판정하여 출력될 디지탈 데이터의 최상위비트를 생성한 후, 이 최상위비트를 제외한 나머지 데이터를 플래시형의 아날로그-디지탈 변환기를 통해서 생성하게 된다.
따라서, 상기 실시예에 의하면, 최상위비트가 별도의 구성에 의해서 생성되게 되므로 아날로그-디지탈 변환을 위해 필요로 되는 비교기의 갯수를 일반적인 플래시형의 아나로그-디지탈 변환기에 비해 1/2로 절감할 수 있게 된다.
또한, 상기 실시예에 있어서는 비교기(CP41,CP42,CP51∼CP58)의 출력이 제1인코더(41)와 제2인코더(43)에 의해 거의 동일한 시간에 처리되게 된다.
따라서, 그 아날로그-디지탈 변환을 위해 필요로 되는 시간이 플래시형 아날로그-디지탈 변환기와 거의 동일해지게 되므로 종래의 하프-플래시형 아날로그-디지탈 변환기에 비해 그 데이터변환시간을 대폭 절감할 수 있게 된다.
이상 설명한 바와 같이 본 발명에 의하면, 구성이 단순하면서도 고속의 데이터변환이 가능한 플래시형 아날로그-디지탈 변환기를 실현할 수 있게 된다.
또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있게 된다.

Claims (2)

  1. 입력신호에 대한 전압레벨판정범위의 1/2의 전압값을 기준전압으로하여 입력신호와 기준전압을 비교함으로써 입력신호가 기준전압 이상인지 이하인지를 판정하고, 그 판정결과에 따른 제1 또는 제2레벨의 결과신호를 출력하는 제1비교수단과, 상기 제1비교수단에 의한 결과신호가 입력단에 결합되고, 입력되는 상기 결과신호를 근거로 출력데이터의 최상위 비트를 생성하며, 상기 최상위 비트는 상기 결과신호가 제1레벨인지 제2레벨인지에 따라 ＂1＂ 또는 ＂0＂ 의 데이터값을 갖는 제1인코더수단, 기준전압과 가산수단의 사이에 결합되어 상기 제1비교수단의 결과신호에 따라 온/오프됨으로써 가산수단에 대하여 기준전압을 선택적으로 인가하는 스위칭수단, 입력신호에 대하여 상기 스위칭수단으로부터의 인가전압을 감가산하는 가산수단, 상기 가산수단으로부터 입력되는 신호의 레벨을 판정하여 그 판정결과에 따른 제1 또는 제2레벨의 결과신호를 출력하는 적어도 2개 이상의 비교기를 구비하는 제2비교수단 및, 상기 제2비교수단의 각 비교기로부터 출력되는 제1 또는 제2레벨의 결과신호를 근거로 상기 최상위 비트를 제외한 나머지 출력데이터를 생성하는 제2인코더수단을 포함하여 구성된 것을 특징으로 하는 플래시형 아날로그-디지탈 변환기.
  2. 제1항에 있어서, 상기 제2비교수단은 상기 기준전압의 범위내에서 입력신호의 레벨을 판정하는 것을 특징으로 하는 플래시형 아날로그-디지탈 변환기.
KR1019960018567A 1996-05-29 1996-05-29 플래시형 아날로그-디지탈 변환기 KR100235465B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960018567A KR100235465B1 (ko) 1996-05-29 1996-05-29 플래시형 아날로그-디지탈 변환기
FR9706544A FR2749455B1 (fr) 1996-05-29 1997-05-28 Convertisseur analogique-numerique du type parallele
JP9155851A JPH1098384A (ja) 1996-05-29 1997-05-29 フラッシュ形アナログ−ディジタル変換器
US08/865,008 US6011503A (en) 1996-05-29 1997-05-29 Half-flash type analog-to-digital converter capable of converting data at high speed
DE19722804A DE19722804A1 (de) 1996-05-29 1997-05-30 Analog-/Digital-Wandler vom Flash-Typ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960018567A KR100235465B1 (ko) 1996-05-29 1996-05-29 플래시형 아날로그-디지탈 변환기

Publications (2)

Publication Number Publication Date
KR970077995A KR970077995A (ko) 1997-12-12
KR100235465B1 true KR100235465B1 (ko) 1999-12-15

Family

ID=19460118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018567A KR100235465B1 (ko) 1996-05-29 1996-05-29 플래시형 아날로그-디지탈 변환기

Country Status (5)

Country Link
US (1) US6011503A (ko)
JP (1) JPH1098384A (ko)
KR (1) KR100235465B1 (ko)
DE (1) DE19722804A1 (ko)
FR (1) FR2749455B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100301041B1 (ko) * 1998-05-29 2001-09-22 윤종용 플래쉬방식아날로그/디지털변환장치
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
DE60027830T2 (de) * 1999-09-03 2006-10-26 Nokia Corp. Delta-Sigma Modulator mit Zweistufenquantisierung und Verfahren zur Anwendung von Zweistufenquantisierung in Delta-Sigma Modulation
US6373423B1 (en) 1999-12-14 2002-04-16 National Instruments Corporation Flash analog-to-digital conversion system and method with reduced comparators
US6611222B1 (en) 2002-06-03 2003-08-26 Charles Douglas Murphy Low-complexity high-speed analog-to-digital converters
KR20040009425A (ko) * 2002-07-23 2004-01-31 삼성전기주식회사 고속 엔코더
EP1467490B1 (en) * 2003-04-10 2006-08-02 Infineon Technologies AG Sub-ranging analog-digital converter with increased sampling accuracy and low distortion
US6903673B1 (en) * 2003-12-19 2005-06-07 Benq Corporation Analog-to-digital converting module capable of converting data at an increased resolution
GB0622199D0 (en) * 2006-11-07 2006-12-20 Cambridge Silicon Radio Ltd Rail to rail flash
GB0907382D0 (en) * 2009-04-29 2009-06-10 Cambridge Silicon Radio Ltd High speed low voltage flash
US10763880B1 (en) * 2019-02-14 2020-09-01 Nxp Usa, Inc. Analog to digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1604589A (en) * 1978-05-31 1981-12-09 Cambridge Consultants Analogue to digital convertor
JPH02268521A (ja) * 1989-04-11 1990-11-02 Matsushita Electric Ind Co Ltd Ａ／ｄ変換方法及びａ／ｄ変換装置
JP3581485B2 (ja) * 1996-04-05 2004-10-27 株式会社ルネサステクノロジ パイプライン型ａ／ｄコンバータ

Also Published As

Publication number Publication date
JPH1098384A (ja) 1998-04-14
KR970077995A (ko) 1997-12-12
FR2749455A1 (fr) 1997-12-05
DE19722804A1 (de) 1997-12-11
FR2749455B1 (fr) 2000-09-22
US6011503A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
KR100333006B1 (ko) 서브-레인징아날로그-디지탈변환기
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
KR100235465B1 (ko) 플래시형 아날로그-디지탈 변환기
EP0153778A2 (en) Multi-step parallel analog-digital converter
EP0590605B1 (en) Semi-flash A/D converter and A/D converting method
US6239734B1 (en) Apparatus and a method for analog to digital conversion using plural reference signals and comparators
US6844840B1 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
US6011502A (en) Pseudo two-step current-mode analog-to-digital converter
KR0138775B1 (ko) 전압추정기를지니는다단계플래시아날로그디지탈변환기
EP0508454B1 (en) A/D converter
US20040257257A1 (en) A/D converter and A/D conversion method
US10763880B1 (en) Analog to digital converter
US20040189504A1 (en) Semi-flash A/D converter with minimal comparator count
KR100291723B1 (ko) 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
KR100224560B1 (ko) 아날로그-디지탈 변환기
JPS5847327A (ja) アナログ−デイジタル変換器
JPH0685672A (ja) Ａｄ変換器およびアナログ・ディジタル混在システム
KR100502402B1 (ko) 축차비교형아날로그-디지탈변환회로
KR880002500B1 (ko) 16비트용 고속 a/d 콘버터
CN114978186A (zh) 一种基于电感式位置传感器系统的逐次逼近模数转换器
JPH0683071B2 (ja) Ａ／ｄ変換器
CN114696832A (zh) 模数转换器及模数转换方法
KR930004764Y1 (ko) 디지탈-아날로그 변환회로
JPH07154345A (ja) 受信信号強度表示のアナログ−デジタルコンバータおよびアナログ信号の値を予め定められた複数のビットの分解能に決定するための方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee