CN114978186A - 一种基于电感式位置传感器系统的逐次逼近模数转换器 - Google Patents
一种基于电感式位置传感器系统的逐次逼近模数转换器 Download PDFInfo
- Publication number
- CN114978186A CN114978186A CN202210586070.4A CN202210586070A CN114978186A CN 114978186 A CN114978186 A CN 114978186A CN 202210586070 A CN202210586070 A CN 202210586070A CN 114978186 A CN114978186 A CN 114978186A
- Authority
- CN
- China
- Prior art keywords
- decoding circuit
- comparator
- position sensor
- sensor system
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Abstract
本发明公开了一种基于电感式位置传感器系统的逐次逼近模数转换器，包括：用于量化信号的电阻串，连接所述电阻串各个采样点的两个译码电路，连接所述两个译码电路输出和共模电平的两个比较器，以及连接所述两个比较器输出并为所述译码电路提供数字编码值的LOGIC电路。本发明采用的应用于电感式位置传感器系统的逐次逼近模数转换器利用了电感式位置传感器系统的现有的四路输入波形，实现了更快速、更高精度的A/D转换，减小了时延的同时提高了ADC系统精度和输出数字位置编码值的速度，在追求更快ADC速度的同时又能够保持比较器数量在一个比较小的值，提高精度。
Description
技术领域
本发明属于电路技术领域领域，特别是涉及一种基于电感式位置传感器系统的逐次逼近模数转换器。
背景技术
在电感式位置传感器系统中，ADC的架构选择十分重要。积分型ADC的分辨率和线性度相对较高，电路也比较简单，但该ADC架构速度较慢，而位置传感器系统中速度至关重要，因此无法采用该ADC架构，因此选择逐次逼近型(SAR)ADC架构，这种ADC完成一次转换过程只需要几个时钟周期，比双斜坡ADC快得多。由于电感式位置传感器系统ADC输入为±SIN与±COS四路相位相差90°的信号，考虑对输入信号进行特殊处理可以提高ADC性能。
传统的逐次逼近模数转换器采用二分法来量化，但n比特ADC转换延迟至少为n个时钟周期，在电感式位置传感器系统中延时较大，且高精度下电容容值较大，需要占用较大芯片面积。
发明内容
本发明的目的是提供一种基于电感式位置传感器系统的逐次逼近模数转换器，以解决上述现有技术存在的问题。
为实现上述目的，本发明提供了一种基于电感式位置传感器系统的逐次逼近模数转换器，包括：
依次连接的电阻串、第一译码电路、第二译码电路、第一比较器、第二比较器、LOGIC电路；
所述电阻串用于量化信号，以及为所述第一译码电路与所述第二译码电路提供采样点；
所述第一译码电路与所述第二译码电路均用于获取特定采样点，并将所述特定采样点输出至所述第一比较器与所述第二比较器进行比较；
所述第一比较器与所述第二比较器均用于输出所述特定采样点与共模点大小的比较结果；
所述LOGIC电路用于基于所述比较结果为所述译码电路提供数字编码值。
可选地，其特征在于，所述第一译码电路与所述第二译码电路获取特定采样点的过程中，基于所述数字编码值获取所述特定采样点。
可选地，其特征在于，所述电阻串包括若干个首尾相连的电阻，电阻的数量根据系统需求比特数的变化调整，所述电阻串的上端连接|VSIN|波形，下端连接-|VCOS|波形。
可选地，其特征在于，所述第一译码电路与所述第二译码电路的数字编码输入端与每个所述电阻串连接，所述第一译码电路与所述第二译码电路的输出端分别与所述第一比较器的同相输入端和所述第二比较器的同相输入端连接。
可选地，其特征在于，所述第一比较器的反相输入端和第二比较器的反相输入端连接至模数转换器ADC，所述模数转换器对所述第一比较器的反相输入端和第二比较器的反相输入端输入波形信号共模电平值VCM，第二比较器2的输出端VCOMP1与输出端VCOMP2与所述LOGIC电路连接。
可选地，其特征在于，所述LOGIC电路的输入端分别与所述第一比较器输出端VCOMP1和所述第二比较器的输出端VCOMP2连接，所述LOGIC电路的输出端用于提供数字编码值到所述第一译码电路与所述第二译码电路的数字编码输入端。
可选地，其特征在于：所述第一译码电路与所述第二译码电路分别位于所述电阻串的左侧与右侧，所述第一译码电路的数字编码输入端与所述第二译码电路的数字编码输入端的位置相同，均为所述电阻串上的采样点。
可选地，其特征在于，所述LOGIC电路输出到所述第一译码电路与所述第二译码电路的数字编码值相差1。
可选地，其特征在于，所述LOGIC电路还用于区分波形所在的象限；区分波形所在的象限的具体方法为：将模数转换器ADC输入的正弦波与波形信号共模电平值VCM比较，若VSIN>VCM，则位于第一、二象限，反之则位于第三、四象限；将ADC输入的余弦波与VCM比较，若VCOS>VCM，则位于第一、四象限，反之则位于第二、三象限。
本发明的技术效果为：
本发明与现有技术相比提高了ADC速度，输出一个有效编码理论上需要的延时仅一个时钟周期，电路仅需两个比较器，减小了面积和功耗，同时还具有降低电路复杂度的优点。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明实施例中的传统逐次逼近模数转换器框图；
图2为本发明实施例中的逐次逼近模数转换器的基本原理图；
图3为本发明实施例中的逐次逼近模数转换器的系统框图；
图4为本发明实施例中的逐次逼近模数转换器的电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
实施例一
如图1所示，本实施例中提供了一种传统逐次逼近模数转换器的基本原理框图，包含四个模块：采样与保持模块、逐次逼近控制逻辑模块、比较器模块和D/A转换器模块。
Vin输入电路后经过采样与保持模块，该模块能在系统转换过程中保持输入电压的稳定。经过采样与保持模块得到的Vhold输入至比较器反相输入端，比较器同相输入端连接D/A转换器的输出电压，通过比较VD/A与Vhold得到逐次逼近控制逻辑需要的控制电平，产生数字信号的量化编码。D/A转换器的输入为共模电平Vref，SAR控制逻辑输出n比特位数字编码至D/A转换电路。SAR控制逻辑由比较器输出决定，从MSB开始逐步采用二分法逼近Vin值，输出有效位并控制D/A转换器。
实施例二
如图2-4所示，本实施例中提供一种基于电感式位置传感器系统的逐次逼近模数转换器的工作原理：
电感式位置传感器系统ADC输入四路相位差90°的波形，分别为VSIN+、VSIN-、VCOS+、VCOS-。将其调制后得到的|VSIN|与-|VCOS|波形分别加到电阻的两端，可以发现在第一个四分之一周期以内，VCM电压从电阻上的A点移至B点，第二个四分之一周期以内，VCM电压从电阻上的B点移至A点，后半周期相同。因此可以将曲线分为四个象限，一、三象限内，物体正转则VCM由A点移至B点，物体反转则VCM由B点移至A点；二、四象限内，物体正转则VCM由B点移至A点，物体反转则VCM由A点移至B点。
图4示出了本发明的实例性实施例。图中电路为全周期5bit电路，增加精度只需增加电阻串电阻数量，显然在本发明的构思下不同精度的电路也在本发明的保护之下。
本实施例中还提供一种基于电感式位置传感器系统的逐次逼近模数转换器，包括：用于量化信号的电阻串，连接所述电阻串各个采样点的译码电路1和译码电路2，连接两个译码电路输出和共模电平的比较器1和比较器2，以及连接两个比较器输出并为译码电路提供数字编码值CODE的LOGIC电路。
电阻串包括R1～R7七个首尾相连的电阻，R1最上端为A点，接|VSIN|波形，R7最下端为B点，接|VCOS|波形。A点连接至译码电路输入端Vi1，B点连接至译码电路输入端Vi8，R1与R2连接点连接至译码电路输入端Vi2，R2与R3连接点连接至译码电路输入端Vi3，以此类推。电阻串用于量化VCM在电阻串上的位置，将每个电阻两端位置输入至译码电路，提供采样点。
译码电路1与译码电路2为3-8译码电路，其输入连接至电阻串上的每一个节点，数字编码输入由LOGIC电路的CODE值提供，输出连接至比较器1和比较器2的同相输入端。当译码电路输入的三位数字编码b2、b1、b0分别为0、0、0时，所述输出VO＝Vi1；b2、b1、b0分别为0、0、1时，VO＝Vi2，b2、b1、b0分别为0、1、0时，VO＝Vi3，以此类推。译码电路输入数字编码比特位根据系统需求比特数的变化。两个译码电路分别位于所述电阻串左右两侧，输入相同，均为所述电阻串上的采样点。译码电路用于将数字编码转化为特定采样点，并将采样点输出至比较器比较。
比较器1与比较器2的同相输入端分别连接至译码电路1与译码电路2的输出，反相输入端连接至ADC输入波形信号共模电平值VCM，输出VCOMP1与VCOMP2连接至LOGIC电路。比较器1与比较器2用于比较电阻串采样点电压与共模电平VCM的大小，并将结果VCOMP1与VCOMP2输出到LOGIC电路进行后续处理，由于所述译码电路1的数字编码比所述译码电路2的数字编码小1，因此VCOMP1≥VCOMP2，VCOMP1与VCOMP2只有分别为00，10，11三种可能。比较器用于输出采样点与共模点大小比较结果以控制LOGIC电路。
LOGIC电路输入端连接至比较器1和比较器2的输出VCOMP1与VCOMP2，输出提供数字编码CODE值至译码电路1与译码电路2的数字编码输入端。LOGIC电路输出至译码电路1与译码电路2的数字编码值CODE永远相差1，即译码电路1与译码电路2电路采样的点位于电阻串上某一电阻的两端，VO2为下端，VO1为上端。当VCOMP1与VCOMP2分别为10时，说明当前时刻VCM的值正好位于采样电阻上，ADC输出此时的数字编码值。若下一时刻VCOMP1与VCOMP2变为00，且LOGIC电路判断状态处于一、三象限，则ADC判断物体反转，下一时刻CODE＝CODE-1，若LOGIC电路判断状态处于二、四象限，则ADC判断物体正转，下一时刻CODE＝CODE-1；若下一时刻VCOMP1与VCOMP2变为11，且LOGIC电路判断状态处于一、三象限，则ADC判断物体正转，下一时刻CODE＝CODE+1，若LOGIC电路判断状态处于二、四象限，则ADC判断物体反转，下一时刻CODE＝CODE+1。以上过程将一个周期信号分为四个象限，每个象限3bit精度，因此全周期精度为5bit，且能够判断物体旋转方向。
实施例二
本实施例提供一种基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，包括依次连接的电阻串、第一译码电路1、第二译码电路2、第一比较器1、第二比较器2、LOGIC电路；
所述电阻串用于量化信号，以及为所述第一译码电路1与所述第二译码电路2提供采样点；
所述第一译码电路1与所述第二译码电路2均用于获取特定采样点，并将所述特定采样点输出至所述第一比较器1与所述第二比较器2进行比较；
所述第一比较器1与所述第二比较器2均用于输出所述特定采样点与共模点大小的比较结果；
所述LOGIC电路用于基于所述比较结果为所述译码电路提供数字编码值。
所述第一译码电路1与所述第二译码电路2获取特定采样点的过程中，基于所述数字编码值获取所述特定采样点。
所述电阻串包括若干个首尾相连的电阻，电阻的数量根据系统需求比特数的变化调整，所述电阻串的上端连接|VSIN|波形，下端连接-|VCOS|波形。
所述第一译码电路1与所述第二译码电路2的数字编码输入端与每个所述电阻串连接，所述第一译码电路1与所述第二译码电路2的输出端分别与所述第一比较器1的同相输入端和所述第二比较器2的同相输入端连接。
所述第一比较器1的反相输入端和第二比较器2的反相输入端连接至模数转换器ADC，所述模数转换器对所述第一比较器1的反相输入端和第二比较器2的反相输入端输入波形信号共模电平值VCM，第二比较器2的输出端VCOMP1与输出端VCOMP2与所述LOGIC电路连接。
所述LOGIC电路的输入端分别与所述第一比较器1输出端VCOMP1和所述第二比较器2的输出端VCOMP2连接，所述LOGIC电路的输出端用于提供数字编码值到所述第一译码电路1与所述第二译码电路2的数字编码输入端。
所述第一译码电路1与所述第二译码电路2分别位于所述电阻串的左侧与右侧，所述第一译码电路1的数字编码输入端与所述第二译码电路2的数字编码输入端的位置相同，均为所述电阻串上的采样点。
所述LOGIC电路输出到所述第一译码电路1与所述第二译码电路2的数字编码值相差1。
所述LOGIC电路还用于区分波形所在的象限；区分波形所在的象限的具体方法为：将模数转换器ADC输入的正弦波与波形信号共模电平值VCM比较，若VSIN>VCM，则位于第一、二象限，反之则位于第三、四象限；将ADC输入的余弦波与VCM比较，若VCOS>VCM，则位于第一、四象限，反之则位于第二、三象限。
综上所述，本发明具有高速度、低延时、高精度、电路复杂度低等优点，可以广泛地应用于模拟集成电路的各种工艺中。
以上所述，仅为本申请较佳的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，包括依次连接的电阻串、第一译码电路、第二译码电路、第一比较器、第二比较器、LOGIC电路；
所述电阻串用于量化信号，以及为所述第一译码电路与所述第二译码电路提供采样点；
所述第一译码电路与所述第二译码电路均用于获取特定采样点，并将所述特定采样点输出至所述第一比较器与所述第二比较器进行比较；
所述第一比较器与所述第二比较器均用于输出所述特定采样点与共模点大小的比较结果；所述共模点为模块输入交流电压信号的DC值；
所述LOGIC电路用于基于所述比较结果为所述译码电路提供数字编码值。
2.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述第一译码电路与所述第二译码电路获取特定采样点的过程中，基于所述数字编码值获取所述特定采样点。
3.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述电阻串包括若干个首尾相连的电阻，电阻的数量根据系统需求比特数的变化调整，所述电阻串的上端连接|VSIN|波形，下端连接-|VCOS|波形，所述|VSIN|波形为输入正弦波调制后得到的正弦波绝对值波形，所述-|VCOS|波形为输入余弦波调制后得到的负余弦波绝对值波形。
4.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述第一译码电路与所述第二译码电路的数字编码输入端与每个所述电阻串连接，所述第一译码电路与所述第二译码电路的输出端分别与所述第一比较器的同相输入端和所述第二比较器的同相输入端连接。
5.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述第一比较器的反相输入端和第二比较器的反相输入端连接至模数转换器ADC，所述模数转换器对所述第一比较器的反相输入端和第二比较器的反相输入端输入波形信号共模电平值VCM，第二比较器2的输出端VCOMP1与输出端VCOMP2与所述LOGIC电路连接。
6.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述LOGIC电路的输入端分别与所述第一比较器输出端VCOMP1和所述第二比较器的输出端VCOMP2连接，所述LOGIC电路的输出端用于提供数字编码值到所述第一译码电路与所述第二译码电路的数字编码输入端。
7.根据权利要求4所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于：所述第一译码电路与所述第二译码电路分别位于所述电阻串的左侧与右侧，所述第一译码电路的数字编码输入端与所述第二译码电路的数字编码输入端的位置相同，均为所述电阻串上的采样点。
8.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述LOGIC电路输出到所述第一译码电路与所述第二译码电路的数字编码值相差1。
9.根据权利要求1所述的基于电感式位置传感器系统的逐次逼近模数转换器，其特征在于，所述LOGIC电路还用于区分波形所在的象限；区分波形所在的象限的具体方法为：将模数转换器ADC输入的正弦波与波形信号共模电平值VCM比较，若VSIN>VCM，则位于第一、二象限，反之则位于第三、四象限；将ADC输入的余弦波与VCM比较，若VCOS>VCM，则位于第一、四象限，反之则位于第二、三象限。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210586070.4A CN114978186A (zh) | 2022-05-27 | 2022-05-27 | 一种基于电感式位置传感器系统的逐次逼近模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210586070.4A CN114978186A (zh) | 2022-05-27 | 2022-05-27 | 一种基于电感式位置传感器系统的逐次逼近模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114978186A true CN114978186A (zh) | 2022-08-30 |
Family
ID=82955708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210586070.4A Withdrawn CN114978186A (zh) | 2022-05-27 | 2022-05-27 | 一种基于电感式位置传感器系统的逐次逼近模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114978186A (zh) |
-
2022
- 2022-05-27 CN CN202210586070.4A patent/CN114978186A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101007063B1 (ko) | Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치 | |
| US7710305B2 (en) | Unified architecture for folding ADC | |
| US20210313998A1 (en) | Signal conversion circuit utilizing switched capacitors | |
| EP3447921B1 (en) | Hybrid successive approximation register analog to digital converter | |
| US8854243B2 (en) | AD converter circuit and ad conversion method | |
| EP0590605B1 (en) | Semi-flash A/D converter and A/D converting method | |
| CN109379082B (zh) | 一种逐次逼近模数转换器 | |
| JP2015211391A (ja) | Ａｄ変換器及びａｄ変換方法 | |
| CN108631778B (zh) | 逐次逼近模数转换器及转换方法 | |
| US9467161B1 (en) | Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same | |
| US6433725B1 (en) | High speed analog-to-digital converter | |
| US6011502A (en) | Pseudo two-step current-mode analog-to-digital converter | |
| CN110995268B (zh) | 多阶逐次逼近型n bit模数转换器 | |
| JPH01133422A (ja) | 全並列逐次比較形アナログ‐デジタル変換器 | |
| US6011503A (en) | Half-flash type analog-to-digital converter capable of converting data at high speed | |
| TW202306324A (zh) | 訊號轉換裝置、動態元件匹配電路與動態元件匹配方法 | |
| CN114978186A (zh) | 一种基于电感式位置传感器系统的逐次逼近模数转换器 | |
| Mayes et al. | A multistep A/D converter family with efficient architecture | |
| CN110880937B (zh) | 基于渐进逼近架构的n bit模数转换器 | |
| CN215420236U (zh) | 一种用于sar adc的量化器电路 | |
| US6836237B2 (en) | Analog-to-digital converter | |
| CN111431535A (zh) | 一种2b/cycle逐次逼近模数转换器及其量化方法 | |
| CN112653469B (zh) | 一种混合型sar-adc电路及模数转换方法 | |
| CN114448439B (zh) | 一种基于tdc的两步式逐次逼近型模数转换器 | |
| US20240113720A1 (en) | Time-interleaved analog to digital converter based on flash analog to digital conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220830 |