CN111431535A - 一种2b/cycle逐次逼近模数转换器及其量化方法 - Google Patents

一种2b/cycle逐次逼近模数转换器及其量化方法 Download PDF

Info

Publication number
CN111431535A
CN111431535A CN202010320057.5A CN202010320057A CN111431535A CN 111431535 A CN111431535 A CN 111431535A CN 202010320057 A CN202010320057 A CN 202010320057A CN 111431535 A CN111431535 A CN 111431535A
Authority
CN
China
Prior art keywords
dac
quantization
capacitor
comparator
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010320057.5A
Other languages
English (en)
Other versions
CN111431535B (zh
Inventor
李靖
高威
宁宁
于奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010320057.5A priority Critical patent/CN111431535B/zh
Publication of CN111431535A publication Critical patent/CN111431535A/zh
Application granted granted Critical
Publication of CN111431535B publication Critical patent/CN111431535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种2b/cycle逐次逼近模数转换器及其量化方法，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑模块，DAC模块用于对输入信号进行采样，其输出信号通过选择模块传输至比较器模块，复用DAC模块，通过三次预切的方式来产生三次参考电压；选择模块用于将每次预切产生的DAC模块的输出信号分别输出到三个比较器中获得对应的比较结果，重新编码模块对三个比较器获得的三个比较结果进行编码获得对应的二进制码，逐次逼近逻辑模块用于对重新编码模块在每次量化获得的二进制码进行处理产生对应的输出码字并控制DAC模块中量化电容的切换。本发明通过复用DAC模块产生三个参考电压，减少了传统2b/cycle SAR ADC中的辅助DAC，大大减小了模数转化器芯片的面积以及功耗。

Description

一种2b/cycle逐次逼近模数转换器及其量化方法
技术领域
本发明属于模拟集成电路技术领域，涉及一种2b/cycle的逐次逼近模拟数字转换器及其量化方法。
背景技术
为了提高传统SAR ADC(逐次逼近模数转换器)的速度，有文献提出了2b/cycle的模拟数字转换器(ADC)，这种转换器能够在一个量化周期内量化出来2个数字码字，因此对于一个N位的ADC，2b/cycle SAR ADC只需要在N/2个周期内便能够将N个数字码字量化出来，比普通SAR ADC的速度快一倍。
传统的2b/cycle SAR ADC需要两个DAC，一个和普通的SAR ADC中的DAC一样用来采样和量化输入信号的主DAC，一个用来配合主DAC进行插值产生量化比较所需要的三个参考电压的辅助DAC，3个参考电压用以与主DAC产生的残差信号进行比较，从而实现在一个量化周期内能够产生3个比较结果，即温度计码，再将温度计码转换为二进制码，以实现2b/cycle的功能。由于电容会消耗很大的芯片面积，所以多出来的DAC和电阻内插或电容内插结构会使芯片面积大大增加，另外辅助DAC和主DAC之间存在电容失配以及内插结构存在的电阻失配或电容失配，也增加了数字校正的复杂性。
发明内容
针对上述传统2b/cycle SAR ADC需要两个DAC导致的芯片面积大、电路复杂性高和存在失配问题，本发明提出了一种只需要使用一个DAC电容阵列且不需要电容内插或者电阻内插结构的新型2b/cycle逐次逼近模数转换器(SAR ADC)，并提出对应的量化方法，与传统的2b/cycle SAR ADC相比，减少了辅助DAC以及内插结构，大大减小了ADC芯片的面积和电路版图的复杂性。
本发明的技术方案为：
一种2b/cycle逐次逼近模数转换器，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑模块，
所述DAC模块包括DAC电容阵列，所述DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C1、C2、C3、……、CN+1，其中N为所述模数转换器的位数；所述N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；
所述比较器模块包括三个比较器，每次量化时切换两个量化电容Ci和Ci+1获得对应的第i位输出码字和第i+1位输出码字，其中i为正整数且i∈[1，N-1]，i从1开始取；每次量化时控制量化电容Ci和Ci+1下极板连接情况分别为连接参考高电压和参考低电压、连接参考高电压和参考高电压、连接参考低电压和参考高电压，所述选择模块分别将三种连接情况下所述DAC模块的输出信号输入到所述三个比较器的输入端进行比较；
所述重新编码模块用于对所述三个比较器的比较结果进行编码获得对应的二进制码；
所述逐次逼近逻辑模块用于对所述重新编码模块在每次量化获得的二进制码进行处理产生对应的第i位输出码字和第i+1位输出码字并控制所述DAC模块中量化电容的切换。
具体的，当所述DAC模块采用双端结构时，所述DAC模块包括两组DAC电容阵列，所述两组DAC电容阵列的输出信号在所述选择模块的控制下分别连接到三个比较器的输入端，每个比较器分别将对应连接情况下所述两组DAC电容阵列的输出信号进行比较获得比较结果。
具体的，所述两组DAC电容阵列中，第一组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接正向输入信号、参考高电压或参考低电压，第二组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接负向输入信号、参考高电压或参考低电压，每次量化时第一组DAC电容阵列的量化电容Ci和Ci+1下极板连接情况分别为连接参考高电压和参考低电压、连接参考高电压和参考高电压、连接参考低电压和参考高电压，第二组DAC电容阵列的量化电容Ci和Ci+1下极板连接情况分别为连接参考低电压和参考高电压、连接参考低电压和参考低电压、连接参考高电压和参考低电压。
具体的，当所述DAC模块采用单端结构时，所述DAC模块包括一组DAC电容阵列，所述一组DAC电容阵列的输出信号在所述选择模块的控制下分别连接到三个比较器的输入端，每个比较器分别将对应连接情况下所述一组DAC电容阵列的输出信号与共模电压进行比较获得比较结果。
基于本发明提出的2b/cycle逐次逼近模数转换器，本发明还提出其对应的量化方法，其中对应量化方法的技术方案如下：
一种2b/cycle逐次逼近模数转换器的量化方法，所述2b/cycle逐次逼近模数转换器包括一个DAC模块，所述DAC模块包括DAC电容阵列，所述DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C1、C2、C3、……、CN+1，其中N为所述模数转换器的位数；所述N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；
所述2b/cycle逐次逼近模数转换器的量化方法包括如下步骤：
步骤一、将所述2b/cycle逐次逼近模数转换器上电复位，所述DAC模块采样保持，所述DAC电容阵列中N+1个量化电容的下极板均连接输入信号，上极板均连接共模电压；
步骤二、将所述DAC电容阵列中N+1个量化电容的上极板都断开与共模电压的连接，下极板都断开与输入信号的连接；开始进行量化，每次量化时切换两个量化电容Ci和Ci+1获得对应的第i位输出码字和第i+1位输出码字，i为正整数且i∈[1，N]，i从1开始取直到i取N；
第
Figure BDA0002461009350000031
次量化时，由第
Figure BDA0002461009350000032
次量化之前确定的第1位输出码字至第i-1位输出码字控制量化电容C1至Ci-1的切换，将量化电容Ci+2至CN+1的下极板均连接参考低电压，控制量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，待所述DAC电容阵列的电容电压完全建立后输出给第一比较器，第一比较器对DAC电容阵列的输出采样完毕后，断开DAC电容阵列与第一比较器的连接；随后控制量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压或控制量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第二比较器，第二比较器对DAC电容阵列的输出采样完毕后，断开DAC电容阵列与第二比较器的连接；随后控制量化电容Ci和Ci+1的下极板连接方式改变，变化为控制量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压或控制量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第三比较器，第三比较器对DAC电容阵列的输出采样完毕后，断开DAC电容阵列与第三比较器的连接；三个比较器将会互不干扰的对三次预切的DAC电容阵列输出进行比较，将三个比较器的比较结果进行编码获得二位的二进制码作为第i位输出码字和第i+1位输出码字；
若N为奇数，第
Figure BDA0002461009350000033
次量化时根据前
Figure BDA0002461009350000034
次量化时确定的第1位输出码字至第N-1位输出码字控制量化电容C1至CN-1的切换，将量化电容CN+1的下极板连接参考低电压，控制量化电容CN的下极板连接参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第一比较器进行比较获得比较结果，根据第一比较器的比较结果确定第N位输出码字。
具体的，所述第一比较器、第二比较器、第三比较器分别将所述一组DAC电容阵列的输出信号与共模电压进行比较。具体的，所述DAC模块包括一组DAC电容阵列，所述第一比较器、第二比较器、第三比较器分别将所述一组DAC电容阵列的输出信号与共模电压进行比较。
具体的，所述DAC模块包括两组DAC电容阵列，其中第一组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接正向输入信号、参考高电压或参考低电压，第二组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接负向输入信号、参考高电压或参考低电压；
第
Figure BDA0002461009350000041
次量化时，第一组DAC电容阵列中量化电容C1至Ci-1的切换由第
Figure BDA0002461009350000042
次量化之前确定的第1位输出码字至第i-1位输出码字控制，将第一组DAC电容阵列中量化电容Ci+2至CN+1的下极板均连接参考低电压，控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，第二组DAC电容阵列中量化电容C1至Ci-1的切换由第
Figure BDA0002461009350000043
次量化之前确定的第1位输出码字至第i-1位输出码字控制，将第二组DAC电容阵列中量化电容Ci+2至CN+1的下极板均连接参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第一比较器，第一比较器对两组所述DAC电容阵列的输出采样完毕后，断开两组所述DAC电容阵列与第一比较器的连接；
随后控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考低电压，或者控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第二比较器，第二比较器对两组所述DAC电容阵列的输出采样完毕后，断开两组所述DAC电容阵列与第二比较器的连接；
随后控制第一组DAC电容阵列中量化电容Ci和Ci+1下极板与第二组DAC电容阵列中量化电容Ci和Ci+1下极板的连接方式改变，变化为控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，或者变化为控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考低电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第三比较器，第三比较器对两组所述DAC电容阵列的输出采样完毕后，断开两组所述DAC电容阵列与第三比较器的连接。
本发明的有益效果为：本发明提出的2b/cycle逐次逼近模数转换器只需要一个DAC模块，重复利用一个DAC模块通过预切的方式来产生三次参考电压进行量化，相比传统2b/cycle逐次逼近模数转换器减少了辅助DAC，也不需要电容内插或者电阻内插结构，大大减小了ADC芯片的面积和电路版图的复杂性，也减小了功耗和失配。
附图说明
图1为本发明提出的一种2b/cycle逐次逼近模数转换器的系统框图。
图2为本发明提出的一种2b/cycle逐次逼近模数转换器的量化方法在实施例中第一次量化时第一次DAC开关预切的示意图。
图3为本发明提出的一种2b/cycle逐次逼近模数转换器的量化方法在实施例中第一次量化时第二次DAC开关预切的示意图。
图4为本发明提出的一种2b/cycle逐次逼近模数转换器的量化方法在实施例中第一次量化时第三次DAC开关预切的示意图。
图5为本发明提出的一种2b/cycle逐次逼近模数转换器的量化方法在实施例中采样点的位置示意图。
具体实施方式
下面结合附图和具体实施例进一步详细描述本发明的技术方案。
本发明提出的一种2b/cycle逐次逼近模数转换器，如图1所示，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑(SAR LOGIC)模块，其中DAC模块用于对输入信号进行采样，其输出信号通过选择模块传输至比较器模块；DAC模块包括DAC电容阵列，DAC电容阵列是基于共模电压复位的N位二进制开关电容阵列，DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C1、C2、C3、……、CN+1，其中N为模数转换器的位数。选择模块包括三组开关，比较器模块包括三个比较器，选择模块用于将DAC模块的输出信号与比较器模块中不同比较器的输入端相连。重新编码模块是对三个比较器的输出码字进行重新编码，即将温度计码转换成2位的二进制码，其输出端连接逐次逼近逻辑模块的输入端；逐次逼近逻辑模块用于对重新编码模块在每次量化获得的二进制码进行处理产生对应的输出码字并控制DAC模块中量化电容的切换。
本发明提出的一种2b/cycle逐次逼近模数转换器可以是单端结构也可以是双端结构，单端结构中DAC模块包括一组DAC电容阵列，一组DAC电容阵列的N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；比较器将一组DAC电容阵列的输出信号与共模电压进行比较获得比较结果。双端结构中DAC模块包括两组DAC电容阵列，第一组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接正向输入信号、参考高电压或参考低电压，第二组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接负向输入信号、参考高电压或参考低电压；比较器将两组DAC电容阵列的输出信号进行比较获得比较结果。参考高电压和参考低电压分别为模数转化器的参考高电压和参考低电压，共模电压值为参考高电压的电压值的一半。
基于本发明提出的2b/cycle逐次逼近模数转换器，本发明给出了其对应的量化方法，包括如下步骤：
步骤一、将模数转化器上电复位，DAC模块采样保持，单端结构中将一组DAC电容阵列的N+1个量化电容的上级板均连接共模电压，下极板均连接输入信号；双端结构中将两组DAC电容阵列的N+1个量化电容的上级板均连接共模电压，第一组DAC电容阵列的N+1个量化电容下极板均连接正向输入信号，第二组DAC电容阵列的N+1个量化电容下极板均连接负向输入信号。
步骤二、将每个量化电容的上极板先与共模电平断开，之后下极板与输入信号断开。
A、进行第一次量化时第一次DAC开关预切
单端结构中，将DAC电容阵列中最高位电容C1下极板连接参考高电平(VREFT)、次高位电容C2下极板连接参考低电平(VREFB)，其余电容C3、……、CN+1下极板连接参考低电平VREFB，待DAC电容阵列的电容电压完全建立后，选择模块将DAC电容阵列的N+1个量化电容的上极板与第一比较器的一个输入端连接，比较器另一个输入端连接共模电压，并将量化电容上极板电压送达第一比较器的输入端，待比较器对DAC的输出采样完毕后，断开第一比较器与DAC电容阵列的量化电容上极板的连接。
双端结构中，将第一组DAC电容阵列中最高位电容C1下极板连接参考高电平(VREFT)、次高位电容C2下极板连接参考低电平(VREFB)，其余P端电容C3、……、CN+1下极板连接参考低电平VREFB，将第二组DAC电容阵列中最高位电容C1下极板连接参考低电平(VREFB)、次高位电容C2下极板连接参考高电平(VREFT)，其余N端电容C3、……、CN+1下极板连接参考高电平VREFT，待DAC电容阵列的电容电压完全建立后，选择模块将第一组DAC电容阵列(即P端电容阵列)的N+1个量化电容的上极板与第一比较器的一个输入端连接，将第二组DAC电容阵列(即N端电容阵列)的N+1个量化电容的上极板与第一比较器的另一个输入端连接，并将P、N两端量化电容上极板电压送达第一比较器的差分输入端，待比较器对DAC的输出采样完毕后，断开第一比较器与DAC电容阵列的量化电容上极板的连接。
B、第一次量化时第二次DAC开关预切
单端结构中，将DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考高电平VREFT(或者也可以将DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考高电平VREFT)，其余电容C3、……、CN+1下极板连接参考低电平VREFB，待DAC电容阵列的电容电压完全建立后，选择模块将一组DAC电容阵列的N+1个量化电容的上极板与第二比较器的一个输入端连接，比较器另一个输入端连接共模电压，并将量化电容上极板电压送达第二比较器的输入端，待比较器对DAC的输出采样完毕后，断开第二比较器与DAC电容阵列的量化电容上极板的连接。
双端结构中，将第一组DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考高电平VREFT，其余P端电容C3、……、CN+1下极板连接参考低电平VREFB，将第二组DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考低电平VREFB，其余N端电容C3、……、CN+1下极板连接参考高电平VREFT，待DAC电容阵列的电容电压完全建立后，选择模块将第一组DAC电容阵列(即P端电容阵列)的N+1个量化电容的上极板与第二比较器的一个输入端连接，将第二组DAC电容阵列(即N端电容阵列)的N+1个量化电容的上极板与第二比较器的另一个输入端连接，并将P、N两端量化电容上极板电压送达第二比较器的差分输入端，待比较器对DAC的输出采样完毕后，断开第二比较器与DAC电容阵列的量化电容上极板的连接。与单端结构类似，双端结构中在这一步可以将第一组DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考高电平VREFT，将第二组DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考低电平VREFB。
C、第一次量化时第三次DAC开关预切
单端结构中，控制DAC电容阵列中最高位电容C1和次高位电容C2的下极板连接方式改变，如果步骤B中是最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考高电平VREFT，步骤C中就变换为DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考高电平VREFT，如果步骤B中是最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考高电平VREFT，步骤C中就变换为DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考高电平VREFT。DAC电容阵列中其余电容C3、……、CN+1下极板还是连接参考低电平VREFB，待DAC电容阵列的电容电压完全建立后，选择模块将一组DAC电容阵列的N+1个量化电容的上极板与第三比较器的一个输入端连接，比较器另一个输入端连接共模电压，并将量化电容上极板电压送达第三比较器的输入端，待比较器对DAC的输出采样完毕后，断开第三比较器与DAC电容阵列的量化电容上极板的连接。
双端结构中，将两组DAC电容阵列中最高位电容C1和次高位电容C2的下极板连接方式改变，与单端结构类似，如果步骤B中第一组DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考高电平VREFT，第二组DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考低电平VREFB，那种步骤C中就变换为将第一组DAC电容阵列中最高位电容C1下极板连接参考高电平VREFT、次高位电容C2下极板连接参考高电平VREFT，将第二组DAC电容阵列中最高位电容C1下极板连接参考低电平VREFB、次高位电容C2下极板连接参考低电平VREFB，反之亦然。第一组DAC电容阵列的其余P端电容C3、……、CN+1下极板仍然连接参考低电平VREFB，第二组DAC电容阵列其余N端电容C3、……、CN+1下极板仍然连接参考高电平VREFT。待DAC电容阵列的电容电压完全建立后，选择模块将第一组DAC电容阵列(即P端电容阵列)的N+1个量化电容的上极板与第三比较器的一个输入端连接，将第二组DAC电容阵列(即N端电容阵列)的N+1个量化电容的上极板与第三比较器的另一个输入端连接，并将P、N两端量化电容上极板电压送达第三比较器的差分输入端，待比较器对DAC的输出采样完毕后，断开第三比较器与DAC电容阵列的量化电容上极板的连接。
D、三个比较器分别互不干扰的对A、C、B三种连接方式下的DAC电容阵列的三个输出信号进行比较获得三个比较结果，将三个比较结果经过重新编码模块进行重新编码，三个比较器的比较结果即为温度计码。编码方式为：假定单端结构的输出小于共模电压或双端结构的P端电容上极板电压小于N端电容上极板电压，则比较结果为1，反之为0；按照第一比较器的比较结果、第二比较器的比较结果、第三比较器的比较结果的顺序进行排列：
若温度计码为111，那么对应的二进制码为11；
若温度计码为101，那么对应的二进制码为10；
若温度计码为001，那么对应的二进制码为01；
若温度计码为000，那么对应的二进制码为00；
根据以上ABCD步骤获得了第一次量化的两个输出码字即第1位输出码字和第2位输出码字。
步骤三、将第一次量化获得的二进制码送入SAR LOGIC模块中，控制DAC对应开关的切换从而控制对应量化电容C1和C2的切换，后面的量化过程中量化电容C1和C2的下极板连接不再变化。随后进行第二次量化，与步骤二中第一次量化类似，控制量化电容C3和C4的下极板切换，其余量化电容C5至CN+1下极板仍然保持(单端结构中C5至CN+1下极板接参考高电平VREFT，双端结构中P端电容C5至CN+1下极板接参考高电平VREFT，N端电容C5至CN+1下极板接参考低电平VREFB)，三个比较器分别获得C3和C4的三种下极板切换情况对应的比较结果，进行编码获得对应的二进制码即可获得第二次量化的两个输出码字即第3位输出码字和第4位输出码字。
步骤四、按照步骤三、四依次进行第三次量化、第四次量化、……、第
Figure BDA0002461009350000081
次量化，直至将所有的码字量化出来为止。
当N为偶数时，直接按照上述步骤依次量化即可，量化电容CN+1不进行切换。若N为奇数，则最后一次量化时，只对量化电容CN进行一次预切10，即单端结构将量化电容CN下极板接参考高电平VREFT，量化电容CN+1下极板仍然接参考低电平VREFB，待DAC电容阵列的电容电压完全建立并将量化电容上极板电压送达第一比较器的输入端后获得第一比较器的比较结果，把第一比较器的比较结果送到SAR LOGIC中，完成最后一位的量化。双端结构中将P端量化电容CN下极板接参考高电平VREFT，P端量化电容CN+1下极板接参考低电平VREFB，N端量化电容CN下极板接参考低电平VREFB，N端量化电容CN+1下极板接参考高电平VREFT，待DAC电容阵列的电容电压完全建立并将P、N两端量化电容上极板电压送达第一比较器的差分输入端获得第一比较器的比较结果，把第一比较器的比较结果送到SAR LOGIC中，完成最后一位的量化。此时可以利用上一个量化周期结束的标志信号(比如锁存器锁存完成的标志信号)来把第二、三个开关锁住。
传统的2b/cycle ADC需要通过辅助DAC来产生3个每次量化所需要的参考电压，而本发明只需要一个DAC，重复利用这个主DAC，通过预切的方式来产生三次参考电压，相比传统2b/cycle逐次逼近模数转换器减少了辅助DAC。
在每次量化进行第二次DAC开关预切和第三次DAC开关预切时，对量化电容Ci和Ci+1下极板的切换方式可以改变，以单端结构为例，量化电容Ci和Ci+1下极板在第二次DAC开关预切和第三次DAC开关预切时可以分别为11和01，也可以分别为01和11，其中1表示接参考高电平VREFT，0表示接参考低电平VREFB，不过三次DAC开关预切如果按照10、11、01这样的顺序，可以发现每次进行预切的时候，两位电容开关总是只有一个在变化，所以比较省功耗，逻辑设计起来也会比较简单，因此优选按照10、11、01这样的顺序。
下面以6位2b/cycle SAR ADC的双端结构为例进行说明，如图2-4所示为实施例中DAC模块的电路示意图，每组电容阵列包括7个量化电容，按权重由高到低的顺序给所述DAC电路图的7个量化电容编号为C1、C2、……C7，两组DAC阵列的量化电容上极板分别连接在选择模块中的6个开关上，然后通过选择开关再与比较器模块中的三个比较器的正向输入和负向输入端相连，P端电容下极板通过开关阵列分别连接正向输入信号、参考高电压或参考低电压，N端电容下极板通过开关阵列分别连接负向输入信号、参考高电压或参考低电压。
假如一个采样点位于图5所示的位置，则详细的量化过程如下所示：
首先将DAC中P、N端电容阵列的上极板接共模电压VCM、下极板分别接正向输入信号VIP和负向输入信号VIN，采样完成后：
N端电容总电荷为：
QTOTN＝(VIN-VCM)·CTOT (1)
P端电容总电荷为：
QTOTP＝(VIP-VCM)·CTOT (2)
量化时：
首先P端最高位、次高位电容下极板分别接VREFT、VREFB，P端剩余电容下极板接VREFB，N端最高位、次高位电容下极板分别接VREFB、VREFT，N端剩余电容下极板接VREFT。
Figure BDA0002461009350000101
Figure BDA0002461009350000102
其中CTOT表示P或N端的电容总和，VREF是参考高电压VREFT的电压值，本实施例中让VREFT＝VREF＝VDD，VREFB＝GND＝0，VXN是每次电容开关切换后N端电容阵列上极板的电压，VXP是P端电容阵列的上极板电压。
将式(1)和式(3)、式(2)和式(4)联立，可得：
VXP＝VREF-VIP (5)
VXN＝VREF-VIN (6)
VXP-VXN＝0-(VIP-VIN) (7)
从式(7)中可以看出，此时输入信号在与0进行比较。
之后P端最高位、次高位电容下极板分别接VREFT、VREFT，P端剩余电容下极板接VREFB，N端最高位、次高位电容下极板分别接VREFB、VREFB，N端剩余电容下极板接VREFT。
Figure BDA0002461009350000103
Figure BDA0002461009350000104
将式(1)和式(8)、式(2)和式(9)联立，可得：
Figure BDA0002461009350000105
Figure BDA0002461009350000106
Figure BDA0002461009350000107
从式(12)中可以看出，此时输入信号在与
Figure BDA0002461009350000108
进行比较。
最后P端最高位、次高位电容下极板分别接VREFB、VREFT，P端剩余电容下极板接VREFB，N端最高位、次高位电容下极板分别接VREFT、VREFB，N端剩余电容下极板接VREFT。
Figure BDA0002461009350000111
Figure BDA0002461009350000112
将式(1)和式(13)、式(2)和式(14)联立，可得：
Figure BDA0002461009350000113
Figure BDA0002461009350000114
Figure BDA0002461009350000115
从式(17)中可以看出，此时输入信号在与
Figure BDA0002461009350000116
进行比较。
从上述推导中可以看出三个在第一次量化中需要的参考电压已经产生，即
Figure BDA0002461009350000117
Figure BDA0002461009350000118
从图5中采样点的位置可以看出，采样点比0、
Figure BDA0002461009350000119
这三个参考电压都大，按照上述步骤四的要求与上述推导可知，所以第一比较器、第二比较器与第三比较器的比较结果均为1，对应的2位二进制码字为11。
之后开始第二次量化：
根据第一次量化获得的二进制码字11控制量化电容C1、C2的切换，本次量化对量化电容C3、C4的下极板连接方式进行控制，P端电容C3、C4的下极板分别接VREFT、VREFB，P端剩余电容C5至C7下极板接VREFB，N端电容C3、C4的下极板分别接VREFB、VREFT，N端剩余电容C5至C7下极板接VREFT。
Figure BDA00024610093500001110
Figure BDA00024610093500001111
将式(1)和式(18)、式(2)和式(19)联立，可得：
Figure BDA00024610093500001112
Figure BDA00024610093500001113
Figure BDA00024610093500001114
从式(22)中可以看出，此时输入信号在与
Figure BDA00024610093500001115
进行比较。
之后P端电容C3、C4的下极板分别接VREFT、VREFT，P端剩余电容C5至C7下极板接VREFB，N端电容C3、C4的下极板分别接VREFB、VREFB，N端剩余电容C5至C7下极板接VREFT。
Figure BDA0002461009350000121
Figure BDA0002461009350000122
将式(1)和式(23)、式(2)和式(24)联立，可得：
Figure BDA0002461009350000123
Figure BDA0002461009350000124
Figure BDA0002461009350000125
从式(27)中可以看出，此时输入信号在与
Figure BDA0002461009350000126
进行比较。
最后P端电容C3、C4的下极板分别接VREFB、VREFT，P端剩余电容C5至C7下极板接VREFB，N端电容C3、C4的下极板分别接VREFT、VREFB，N端剩余电容C5至C7下极板接VREFT。
Figure BDA0002461009350000127
Figure BDA0002461009350000128
将式(1)和式(23)、式(2)和式(24)联立，可得：
Figure BDA0002461009350000129
Figure BDA00024610093500001210
Figure BDA00024610093500001211
从式(32)中可以看出，此时输入信号在与
Figure BDA00024610093500001212
进行比较。
从上述推导中可以看出三个在第二次量化中需要的参考电压已经产生，即
Figure BDA00024610093500001213
Figure BDA00024610093500001214
从图5中采样点的位置可以看出，该采样点大于
Figure BDA00024610093500001215
小于
Figure BDA00024610093500001216
按照上述步骤四的要求与上述推导可知，所以第一比较器、第二比较器的比较结果为0，第三比较器的比较结果为1，对应的2位二进制码字为10。
之后开始最后一次即第三次量化：
根据第一次量化获得的二进制码11控制C1、C2切换，根据第二次量化获得的二进制码10控制C3、C4切换，本次量化对量化电容C5、C6的下极板连接方式进行控制，P端电容C5、C6的下极板分别接VREFT、VREFB，P端剩余电容即C7下极板接VREFB，N端电容C5、C6的下极板分别接VREFB、VREFT，N端剩余电容即C7下极板接VREFT。
Figure BDA0002461009350000131
Figure BDA0002461009350000132
将式(1)和式(33)、式(2)和式(34)联立，可得：
Figure BDA0002461009350000133
Figure BDA00024610093500001316
Figure BDA0002461009350000134
从式(37)中可以看出，此时输入信号在与
Figure BDA0002461009350000135
进行比较。
之后P端电容C5、C6的下极板分别接VREFT、VREFT，P端剩余电容即C7下极板接VREFB，N端电容C5、C6的下极板分别接VREFB、VREFB，N端剩余电容即C7下极板接VREFT。
Figure BDA0002461009350000136
Figure BDA0002461009350000137
将式(1)和式(38)、式(2)和式(39)联立，可得：
Figure BDA0002461009350000138
Figure BDA0002461009350000139
Figure BDA00024610093500001310
从式(42)中可以看出，此时输入信号在与
Figure BDA00024610093500001311
进行比较。
最后P端电容C5、C6的下极板分别接VREFB、VREFT，P端剩余电容即C7下极板接VREFB，N端电容C5、C6的下极板分别接VREFT、VREFB，N端剩余电容即C7下极板接VREFT。
Figure BDA00024610093500001312
Figure BDA00024610093500001313
将式(1)和式(43)、式(2)和式(44)联立，可得：
Figure BDA00024610093500001314
Figure BDA00024610093500001315
Figure BDA0002461009350000141
从式(47)中可以看出，此时输入信号在与
Figure BDA0002461009350000142
进行比较。
从上述推导中可以看出三个在量化中需要的参考电压已经产生，即
Figure BDA0002461009350000143
Figure BDA0002461009350000144
从图5中采样点的位置可以看出，该采样点小于
Figure BDA0002461009350000145
大于
Figure BDA0002461009350000146
按照上述步骤四的要求与上述推导可知，所以第一比较器、第二比较器的比较结果为0，第三比较器的比较结果为1，对应的2位二进制码字为01。
按照以上的步骤就可以把图5中的采样点转换成一组6位的二进制数字码字111001，即得到了模数转换器的6位输出码字。
以上对本发明所提供的2b/cycle逐次逼近模数转换器及其量化方法进行了详细介绍，本发明中应用了具体实施例对本发明的原理和实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制；同时，对本领域的一般技术人员，根据本发明的思想，在具体实施方法及应用范围上均会有改变之处，以上改变都应属于本发明的保护范围内。

Claims (7)

1.一种2b/cycle逐次逼近模数转换器，包括DAC模块、选择模块、比较器模块、重新编码模块和逐次逼近逻辑模块，其特征在于，
所述DAC模块包括DAC电容阵列，所述DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C1、C2、C3、……、CN+1，其中N为所述模数转换器的位数；所述N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；
所述比较器模块包括三个比较器，每次量化时切换两个量化电容Ci和Ci+1获得对应的第i位输出码字和第i+1位输出码字，其中i为正整数且i∈[1,N-1]，i从1开始取；每次量化时控制量化电容Ci和Ci+1下极板连接情况分别为连接参考高电压和参考低电压、连接参考高电压和参考高电压、连接参考低电压和参考高电压，所述选择模块分别将三种连接情况下所述DAC模块的输出信号输入到所述三个比较器的输入端进行比较；
所述重新编码模块用于对所述三个比较器的比较结果进行编码获得对应的二进制码；
所述逐次逼近逻辑模块用于对所述重新编码模块在每次量化获得的二进制码进行处理产生对应的第i位输出码字和第i+1位输出码字并控制所述DAC模块中量化电容的切换。
2.根据权利要求1所述的2b/cycle逐次逼近模数转换器，其特征在于，所述DAC模块包括两组DAC电容阵列，所述两组DAC电容阵列的输出信号在所述选择模块的控制下分别连接到三个比较器的输入端，每个比较器分别将对应连接情况下所述两组DAC电容阵列的输出信号进行比较获得比较结果。
3.根据权利要求2所述的2b/cycle逐次逼近模数转换器，其特征在于，所述两组DAC电容阵列中，第一组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接正向输入信号、参考高电压或参考低电压，第二组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接负向输入信号、参考高电压或参考低电压，每次量化时第一组DAC电容阵列的量化电容Ci和Ci+1下极板连接情况分别为连接参考高电压和参考低电压、连接参考高电压和参考高电压、连接参考低电压和参考高电压，第二组DAC电容阵列的量化电容Ci和Ci+1下极板连接情况分别为连接参考低电压和参考高电压、连接参考低电压和参考低电压、连接参考高电压和参考低电压。
4.根据权利要求1所述的2b/cycle逐次逼近模数转换器，其特征在于，所述DAC模块包括一组DAC电容阵列，所述一组DAC电容阵列的输出信号在所述选择模块的控制下分别连接到三个比较器的输入端，每个比较器分别将对应连接情况下所述一组DAC电容阵列的输出信号与共模电压进行比较获得比较结果。
5.一种2b/cycle逐次逼近模数转换器的量化方法，其特征在于，所述2b/cycle逐次逼近模数转换器包括一个DAC模块，所述DAC模块包括DAC电容阵列，所述DAC电容阵列包括N+1个量化电容，按照权重从高到低依次编号为C1、C2、C3、……、CN+1，其中N为所述模数转换器的位数；所述N+1个量化电容的上级板均连接共模电压，下极板分别通过开关后连接输入信号、参考高电压或参考低电压；
所述2b/cycle逐次逼近模数转换器的量化方法包括如下步骤：
步骤一、将所述2b/cycle逐次逼近模数转换器上电复位，所述DAC模块采样保持，所述DAC电容阵列中N+1个量化电容的下极板均连接输入信号，上极板均连接共模电压；
步骤二、将所述DAC电容阵列中N+1个量化电容的上极板都断开与共模电压的连接，下极板都断开与输入信号的连接；开始进行量化，每次量化时切换两个量化电容Ci和Ci+1获得对应的第i位输出码字和第i+1位输出码字，i为正整数且i∈[1,N]，i从1开始取直到i取N；
第
Figure FDA0002461009340000021
次量化时，由第
Figure FDA0002461009340000022
次量化之前确定的第1位输出码字至第i-1位输出码字控制量化电容C1至Ci-1的切换，将量化电容Ci+2至CN+1的下极板均连接参考低电压，控制量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，待所述DAC电容阵列的电容电压完全建立后输出给第一比较器，第一比较器对所述DAC电容阵列的输出采样完毕后断开所述DAC电容阵列与第一比较器的连接；随后控制量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压或控制量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第二比较器，第二比较器对所述DAC电容阵列的输出采样完毕后断开所述DAC电容阵列与第二比较器的连接；随后控制量化电容Ci和Ci+1的下极板连接方式改变，变化为控制量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压或控制量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第三比较器，第三比较器对所述DAC电容阵列的输出采样完毕后断开所述DAC电容阵列与第三比较器的连接；将三个比较器的比较结果进行编码获得二位的二进制码作为第i位输出码字和第i+1位输出码字；
若N为奇数，第
Figure FDA0002461009340000023
次量化时根据前
Figure FDA0002461009340000024
次量化时确定的第1位输出码字至第N-1位输出码字控制量化电容C1至CN-1的切换，将量化电容CN+1的下极板连接参考低电压，控制量化电容CN的下极板连接参考高电压，待所述DAC电容阵列的电容电压完全建立后输出给第一比较器进行比较获得比较结果，根据第一比较器的比较结果确定第N位输出码字。
6.根据权利要求5所述的2b/cycle逐次逼近模数转换器的量化方法，其特征在于，所述DAC模块包括一组DAC电容阵列，所述第一比较器、第二比较器、第三比较器分别将所述一组DAC电容阵列的输出信号与共模电压进行比较。
7.根据权利要求5所述的2b/cycle逐次逼近模数转换器的量化方法，其特征在于，所述DAC模块包括两组DAC电容阵列，其中第一组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接正向输入信号、参考高电压或参考低电压，第二组DAC电容阵列的N+1个量化电容下极板分别通过开关后连接负向输入信号、参考高电压或参考低电压；
第
Figure FDA0002461009340000031
次量化时，第一组DAC电容阵列中量化电容C1至Ci-1的切换由第
Figure FDA0002461009340000032
次量化之前确定的第1位输出码字至第i-1位输出码字控制，将第一组DAC电容阵列中量化电容Ci+2至CN+1的下极板均连接参考低电压，控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，第二组DAC电容阵列中量化电容C1至Ci-1的切换由第
Figure FDA0002461009340000033
次量化之前确定的第1位输出码字至第i-1位输出码字控制，将第二组DAC电容阵列中量化电容Ci+2至CN+1的下极板均连接参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第一比较器，第一比较器对两组所述DAC电容阵列的输出采样完毕后断开两组所述DAC电容阵列与第一比较器的连接；
随后控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考低电压，或者控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第二比较器，第二比较器对两组所述DAC电容阵列的输出采样完毕后断开两组所述DAC电容阵列与第二比较器的连接；
随后控制第一组DAC电容阵列中量化电容Ci和Ci+1下极板与第二组DAC电容阵列中量化电容Ci和Ci+1下极板的连接方式改变，变化为控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考低电压，或者变化为控制第一组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考高电压和参考高电压，控制第二组DAC电容阵列中量化电容Ci和Ci+1的下极板连接参考低电压和参考低电压，待两组所述DAC电容阵列的电容电压完全建立后输出给第三比较器，第三比较器对两组所述DAC电容阵列的输出采样完毕后断开两组所述DAC电容阵列与第三比较器的连接。
CN202010320057.5A 2020-04-22 2020-04-22 一种2b/cycle逐次逼近模数转换器及其量化方法 Active CN111431535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010320057.5A CN111431535B (zh) 2020-04-22 2020-04-22 一种2b/cycle逐次逼近模数转换器及其量化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010320057.5A CN111431535B (zh) 2020-04-22 2020-04-22 一种2b/cycle逐次逼近模数转换器及其量化方法

Publications (2)

Publication Number Publication Date
CN111431535A true CN111431535A (zh) 2020-07-17
CN111431535B CN111431535B (zh) 2023-05-12

Family

ID=71554306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010320057.5A Active CN111431535B (zh) 2020-04-22 2020-04-22 一种2b/cycle逐次逼近模数转换器及其量化方法

Country Status (1)

Country Link
CN (1) CN111431535B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113014263A (zh) * 2021-03-09 2021-06-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347417A (zh) * 2012-05-08 2013-11-16 Himax Tech Ltd 多位元週期的逐漸逼近式類比至數位轉換器
JP2015130587A (ja) * 2014-01-07 2015-07-16 富士通株式会社 Ａ／ｄ変換器およびａ／ｄ変換方法
CN105915220A (zh) * 2016-04-05 2016-08-31 天津大学 基于一位冗余位的带数字校准的逐次逼近型模数转换器
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107359876A (zh) * 2017-06-27 2017-11-17 东南大学 适用于双端sar‑adc的dac电容阵列及对应开关切换方法
US20180083647A1 (en) * 2016-09-20 2018-03-22 Kabushiki Kaisha Toshiba Successive approximation register analog-to-digital converter
CN108039890A (zh) * 2017-12-05 2018-05-15 珠海格力电器股份有限公司 一种逐次逼近型adc电路及模数转换方法
US10171097B1 (en) * 2017-08-15 2019-01-01 Realtek Semiconductor Corporation Correcting device of successive approximation analog-to-digital conversion
CN109194333A (zh) * 2018-08-09 2019-01-11 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法
CN109391269A (zh) * 2017-08-14 2019-02-26 联发科技股份有限公司 逐次逼近寄存器型模拟数字转换器及其控制方法
CN111049525A (zh) * 2019-12-20 2020-04-21 西安电子科技大学 一种超高速逐次逼近型模数转换器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201347417A (zh) * 2012-05-08 2013-11-16 Himax Tech Ltd 多位元週期的逐漸逼近式類比至數位轉換器
JP2015130587A (ja) * 2014-01-07 2015-07-16 富士通株式会社 Ａ／ｄ変換器およびａ／ｄ変換方法
CN105915220A (zh) * 2016-04-05 2016-08-31 天津大学 基于一位冗余位的带数字校准的逐次逼近型模数转换器
US20180083647A1 (en) * 2016-09-20 2018-03-22 Kabushiki Kaisha Toshiba Successive approximation register analog-to-digital converter
CN106992781A (zh) * 2017-03-27 2017-07-28 电子科技大学 二进制电荷重分配型逐次逼近模数转换器的预测量化方法
CN107359876A (zh) * 2017-06-27 2017-11-17 东南大学 适用于双端sar‑adc的dac电容阵列及对应开关切换方法
CN109391269A (zh) * 2017-08-14 2019-02-26 联发科技股份有限公司 逐次逼近寄存器型模拟数字转换器及其控制方法
US10171097B1 (en) * 2017-08-15 2019-01-01 Realtek Semiconductor Corporation Correcting device of successive approximation analog-to-digital conversion
CN108039890A (zh) * 2017-12-05 2018-05-15 珠海格力电器股份有限公司 一种逐次逼近型adc电路及模数转换方法
CN109194333A (zh) * 2018-08-09 2019-01-11 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法
CN111049525A (zh) * 2019-12-20 2020-04-21 西安电子科技大学 一种超高速逐次逼近型模数转换器

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
JIAN LUO等: "A Low Voltage and Low Power 10-bit Non-Binary 2b/Cycle Time and Voltage Based SAR ADC", 《PUBLISHED IN: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 *
JIAN LUO等: "A Novel 2b/Cycle Time And Voltage Based Conversion Technique In SAR ADC", 《2018 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID STATE CIRCUITS (EDSSC)》 *
LONG ZHAO等: "A 6b 2b/cycle SAR ADC beyond 1GS/s with hybrid DAC structure and low kickback noise comparators", 《2015 IEEE 11TH INTERNATIONAL CONFERENCE ON ASIC (ASICON)》 *
代国宪: "2b/cycle高速逐次逼近型模数转换器设计研究", 《中国优秀硕士学位论文全文数据库信息科技辑》 *
夏华松: "低压低功耗2b/cycle逐次逼近型模数转换器设计", 《中国优秀硕士学位论文全文数据库基础科学辑》 *
高威: "14位150MS/s流水线SAR ADC的设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113014263A (zh) * 2021-03-09 2021-06-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN113014263B (zh) * 2021-03-09 2024-03-22 南京航空航天大学 一种逐次逼近型adc的电容阵列和开关逻辑电路

Also Published As

Publication number Publication date
CN111431535B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN107493104B (zh) 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法
KR102001762B1 (ko) Dac 커패시턴스 어레이, sar형 아날로그-디지털 컨버터 및 전력 소비의 감소 방법
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
KR102017310B1 (ko) 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN108306644B (zh) 基于10位超低功耗逐次逼近型模数转换器前端电路
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN112332849B (zh) 一种实现低功耗低噪声的数模转换器和模数转换器
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
CN111641413A (zh) 一种高能效sar adc的电容阵列开关方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN113014263B (zh) 一种逐次逼近型adc的电容阵列和开关逻辑电路
CN111431535B (zh) 一种2b/cycle逐次逼近模数转换器及其量化方法
CN111431534B (zh) 一种量化多路输入的模拟数字转换器
CN112968704B (zh) 基于暂态电容切换方式的逐次逼近型模数转换器量化方法
CN113258931B (zh) Sar adc电路
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器
CN109936370B (zh) 一种应用于sar adc的低功耗开关算法
CN109039338B (zh) 差分电容阵列及其开关切换方法
CN110266312B (zh) 一种应用于sar adc的dac开关方法
Yao et al. Variable resolution SAR ADC architecture with 99.6% reduction in switching energy over conventional scheme
CN114448439B (zh) 一种基于tdc的两步式逐次逼近型模数转换器
CN110572158B (zh) 逐次逼近型adc的电容阵列电路及其电容开关控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant