KR100291723B1 - 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 - Google Patents

기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 Download PDF

Info

Publication number
KR100291723B1
KR100291723B1 KR1019970068231A KR19970068231A KR100291723B1 KR 100291723 B1 KR100291723 B1 KR 100291723B1 KR 1019970068231 A KR1019970068231 A KR 1019970068231A KR 19970068231 A KR19970068231 A KR 19970068231A KR 100291723 B1 KR100291723 B1 KR 100291723B1
Authority
KR
South Korea
Prior art keywords
reference voltage
input signal
analog
digital converter
unit
Prior art date
Application number
KR1019970068231A
Other languages
English (en)
Other versions
KR19990049303A (ko
Inventor
이명호
Original Assignee
전주범
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자주식회사 filed Critical 전주범
Priority to KR1019970068231A priority Critical patent/KR100291723B1/ko
Publication of KR19990049303A publication Critical patent/KR19990049303A/ko
Application granted granted Critical
Publication of KR100291723B1 publication Critical patent/KR100291723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기(A/D converter)에 관한 것으로, 특히 입력신호에 따라 비교기의 기준전압을 재설정하여 비교를 제어하는 과정을 반복함으로써, 사용소자 갯수의 감소로 인해 차지면적을 감소시킬 수 있으며, 또한 고속 및 정밀변환을 가능토록하는 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기에 관한 것이다.
본 발명은 입력신호의 변동폭과 분해능을 고려해서 N비트플래쉬부내 비교기의 사용갯수를 정하고, 입력신호의 변화추이에 따라 기준전압의 재설정과정을 반복수행하도록 함으로서, 종래와 동일한 분해능에서는 비교기의 사용갯수감소로 인해 차지면적을 감소시킬 수 있으며, 입력신호의 변동폭에 해당하는 적은 양의 신호처리로 인해 처리속도가 향상되며, 오차를 갖는 소자를 적게 사용함으로써, 정밀한 변환이 가능하게 되고, 또한 종래와 동일한 갯수의 비교기를 사용하는 경우에는 그만큼 분해능을 향상시킬 수 있게 되는 것이다.

Description

기준전압 가변설정방식을 이용한 아날로그/디지탈변환기
본 발명은 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기(A/D converter)에 관한 것으로, 특히 입력신호에 따라 비교기의 기준전압을 재설정하여 비교를 제어하는 과정을 반복함으로써, 사용소자 갯수의 감소로 인해 차지면적을 감소시킬 수 있으며, 또한 고속 및 정밀변환을 가능토록하는 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기에 관한 것이다.
일반적으로, 아날로그를 디지탈로 또는 디지탈을 아날로그로 변환하는 A/D변환기 또는 D/A변환기는 신호처리기술에서 필수적인 중요한 응용회로이며, 최근에는 디지탈방송시스템, 디지탈카메라등, 디지탈화가 가속화되면서 아날로그/디지탈변환기와 디지탈/아날로그변환기의 소형화, 고속화 및 고분해능이 요망되고 있다.
제1도는 종래 플래쉬방식의 아날로그/디지탈변환기를 도시한 구성도로서, 제1도를 참조하면, 종래의 플래쉬방식 아날로그/디지탈변환기(Flash A/D conver ter)는 고정된 기준전압(+Vref∼-Vref)을 분할하여 병렬비교기에 해당 기준전압을 각각 제공하기 위한 기준저항체인부(11)와, 상기 기준저항체인부(11)로부터 출력된 기준전압과 입력신호(Sin)를 각각 비교하여 출력하는 병렬비교부(12)와, 상기 병렬비교부(12)의 출력신호를 부호화하는 엔코더(13)로 이루어져 있다.
그러나, 이와같은 플래쉬방식 아날로그/디지탈변환기의 문제점으로는 N비트 아날로그/디지탈변환기에서 비교기의 사용갯수가 2N-1로서, 출력신호(Sout)의 비트수에 대응하는 비교기의 갯수와 비교기에 기준전압을 제공하기 위한 저항이 각각 필요하게 되는데, 이는 많은 비교기 및 저항의 사용으로 차지면적이 증가하고, 또한 특성상 자체오차를 갖는 저항을 다수가 포함하는 관계로, 정확한 기준전압의 제공에 어려움이 따르는 등과같은 문제점이 있었다.
그리고, 제2도는 종래 다른 아날로그/디지탈변환기의 구성도로서, 제2도를 참조하면, 종래의 다른 아날로그/디지탈변환기인 2단 플래쉬 아날로그/디지탈변환기(Two-step flash A/D converter)는 샘플링앤홀딩부(21), 2단의 N비트플래쉬부 (22,25), 디지탈 수정로직(23), N비트DAC(24)등으로 구성되어 있다.
그러나, 이와같은 종래의 다른 아날로그/디지탈변환기는, 상기 플래쉬 아날로그/디지탈변환기와는 달리, 다수의 비교기와 저항체인으로 구성되어 있지 않은 관계로 차지면적은 감소하지만, 플래쉬를 2단으로 구성하고 있는 관계로, 처리속도가 현저히 떨어진다는 문제점이 있었다.
마지막으로, 제3도는 종래 또다른 아날로그/디지탈변환기의 구성도로서, 제3도를 참조하면, 종래의 또다른 아날로그/디지탈변환기인 파이프라인 아날로그/디지탈변환기(Pipelined A/D converter)는 다수의 스테이지(1~K)로 이루어지고, 상기 각 스테이지(1~K)는 샘플링앤홀딩부(31), N비트플래쉬부(32), N비트DAC(33) 및 가산기(34)등으로 이루어져 있다.
그러나, 이와같은 종래의 아날로그/디지탈변환기는, 상기한 2단 플래쉬 아날로그/디지탈변환기와는 달리, 2단으로 플래쉬를 통하지 않기 때문에 속도면에서는 양호한 편이지만, 처리특성상 별도의 데이타보정단계를 거쳐야 하므로 별도의 보정회로가 추가되어 차지면적이 증가하게 되는 문제점이 있었다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 입력신호에 따라 비교기의 기준전압을 재설정하여 비교를 제어하는 과정을 반복함으로써, 사용소자 갯수의 감소로 인하여 차지면적을 감소시킬 수 있으며, 또한 고속 및 정밀변환을 가능토록하는 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기를 제공하는데 있다.
제1도는 종래 아날로그/디지탈변환기의 구성도이다.
제2도는 종래의 다른 아날로그/디지탈변환기의 구성도이다.
제3도는 종래의 또 다른 아날로그/디지탈변환기의 구성도이다.
제4도는 본 발명에 따른 아날로그/디지탈변환기의 구성도이다.
* 도면의 주요부분에 대한 부호의 설명
41 : 샘플링앤홀딩부(Sampling & Holding portion)
42 : N비트플래쉬부(N-bits flash portion)
43 : 기준전압설정/제어부 44 : 엔코더(encoder)
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 아날로그/디지탈변환기는 입력신호를 샘플링하여 홀딩하는 샘플링 & 홀딩부(S & H부)를 포함하는 아날로그/디지탈변환기에 있어서, 상기 샘플링 & 홀딩부로부터의 샘플링된 신호를 기준전압설정/제어부로부터 제공되는 기준전압과 비교하여 그 비교결과를 출력하기 위한 N비트플래쉬부; 초기에 센터를 중심으로 하여 (+)측과 (-)측으로 소정범위를 갖는 기준전압이 설정되어 있으며, 이 초기기준전압을 상기 N비트플래쉬부로 제공하고, 상기 N비트플래쉬부로부터의 신호에 기초해서 입력신호가 기준전압의 범위에 포함되지 않는 경우에는 기준전압을 재설정하여 상기 N비트플래쉬부로 재설정한 기준전압을 다시 제공하고, 포함되는 경우에는 입력신호를 엔코더로 출력함과 동시에 이 입력신호를 중심으로 기준전압을 재설정하여 후속 입력신호의 기준 전압으로서 상기 N비트플래쉬부로 제공하기 위한 기준전압설정/제어부; 상기 기준전압설정/제어부의 출력신호를 부호화하기 위한 엔코더; 를 구비함을 특징으로 한다.
이하, 본 발명에 따른 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기에 대해서 첨부한 도면을 참조하여 상세하게 설명한다.
제4도는 본 발명에 따른 아날로그/디지탈변환기의 구성도로서, 제4도를 참조하면, 본 발명에 따른 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기에서, 41은 샘플링앤홀딩부(Sampling & Holding portion)이며, 이는 입력신호(Sin)를 소정의 시간 간격으로 샘플링하여 홀딩하는 기능을 수행하는 회로부이다.
42는 N비트플래쉬부(N bits flash portion)이며, 이는 기준전압설정/제어부로부터 제공되는 기준전압(즉, 초기설정된 기준전압(+Vref∼-Vref) 또는 재설정된 기준전압(+Vref'∼-Vref'))을 등전압으로 각각 분할하는 다수의 저항으로 이루어진 기준저항체인과, 상기 기준저항체인으로부터 제공되는 각각의 기준전압과 입력신호를 비교하는 다수의 비교기로 이루어진 병렬비교기를 포함하여 이루어지며, 상기 샘플링앤홀딩부(41)로부터의 샘플링된 입력신호를 상기 해당 기준전압과 비교하여 그 비교결과를 출력하는 회로부이다.
상기 N비트플래쉬부(42)는 아날로그/디지탈변환기의 정해진 분해능에 해당하는 비교기의 갯수보다 적은 수의 비교기를 사용하여 구성할 수 있다.
43은 기준전압설정/제어부(Reference voltage setting/controlling portion)이며, 이는 초기에 기준전압의 중심(center)을 설정한 후 이 중심으로부터 (+)측과 (-)측으로 소정범위를 갖는 기준전압(+Vref∼-Vref)이 설정되어 있으며, 이 초기기준전압(+Vref∼-Vref)을 상기 N비트플래쉬부(42)로 제공하고, 상기 N비트플래쉬부(42)로부터 입력되는 신호(S2)에 기초해서 입력신호(Sin)가 기준전압의 범위에 포함되지 않는 경우에는 기준전압을 재설정하여 상기 N비트플래쉬부(42)로 재설정한 기준전압(+Vref∼-Vref')을 다시 제공하며, 포함되는 경우에는 상기 N비트플래쉬부(42)로부터의 신호(S2)를 엔코더로 출력함과 동시에, 이 입력신호(S2)를 중심으로하는 기준전압을 재설정하여 후속 입력신호(Sin)의 기준전압으로서 상기 N비트플래쉬부(42)로 제공하는 회로부이다.
또한, 상기 기준전압설정/제어부(43)는 상기 입력신호(Sin)가 초기 설정된 기준전압범위보다 높은 경우에는 상기 초기설정된 기준전압을 설정된 전압(비트)만큼 상승시키고, 보다 낮은 경우에는 설정된 전압(비트)만큼 하강시키며, 이러한 과정의 반복에 의하여 상기 입력신호(Sin)가 재설정된 기준전압에 포함되도록 하며, 이후부터는 입력되는 신호(S2)를 중심으로 하는 기준전압을 재설정하여 후속하는 입력신호(Sin)에 대한 기준전압을 제공하도록 구성한다.
그리고, 상기 기준전압설정/제어부(43)는 상기 N비트플래쉬부(42)의 출력이 기준전압의 중앙(center)보다 위인 경우에는 기준전압의 범위를 그 차이만큼 상승시켜 재설정하고, 반면에 상기 N비트플래쉬부(42)의 출력이 기준전압의 중앙보다 아래인 경우에는 기준전압의 범위를 그 차이만큼 하강시켜 재설정하도록 구성한다.
44는 엔코더(ENCODER)이며, 이는 상기 기준전압설정/제어부(43)의 출력신호 (S3)를 부호화하는 회로부이다.
이와같이 구성된 본 발명의 아날로그/디지탈변환기에 따른 동작을 첨부도면에 의거하여 하기에 상세히 설명한다.
제4도를 참조하면, 입력신호(Sin)는 샘플링앤홀딩부(41)에서 소정의 시간간격으로 샘플링된후 홀딩되어 N비트플래쉬부(42)로 출력되며, 상기 N비트플래쉬부 (42)는 상기 입력받은 샘플링된 신호를 기준전압설정/제어부(43)로부터 제공되는 기준전압(+Vref~-Vref)을 비교기 각각의 기준전압으로 분할하고, 상기 각 비교기는 해당 기준전압과 입력신호(S1)를 비교한 다음에 그 비교결과를 기준전압설정/제어부(43)로 출력하는데, 상기 N비트플래쉬부(42)의 비교결과는 해당 기준전압보다 입력신호의 레벨이 크면 "1"을 출력하고, 아니면 "0"을 출력한다.
예를 들어, 3비트 아날로그/디지탈변환기(ADC)일 경우에 있어서, 입력신호 (Sin)의 최대변동폭을 3V라고 하고, 이에 따라 초기 기준전압을 +5V∼+2V로 설정하며, 이때 필요한 비교기의 갯수(2N-1,N=3)는 7개인데, 입력신호의 변동폭과 분해능을 고려해서 4개(COMP1∼COMP4)의 비교기를 사용하고, 이에 대응하는 기준저항을 4개(R1∼R4)로 구성하고, 상기 기준저항(R1∼R4)은 상기 기준전압 +5V∼+2V를 각각 설정된 저항치에 따라 등전압으로 분할하는데, 기준저항(R1)에 +2V가, 기준저항 (R1+R2)에 +3V가, 기준저항(R1+R2+R3)에 +4V가, 기준저항(R1+R2+R3+R4)에 +5V가 각각 걸리게 되도록 구성한 N비트플래쉬부(42)의 동작을 살펴보면 다음과 같다.
먼저, 상기 비교기(COMP1)는 기준저항(R1)에 걸리는 전압(VR1)과 입력신호를, 비교기(COMP2)는 기준저항(R1+R2)에 걸리는 전압(V(R1+R2))과 입력신호를, 비교기(COMP3)는 기준저항(R1+R2+R2)에 걸리는 전압(V(R1+R2+R3))과 입력신호를, 비교기(COMP4)는 기준저항(R1+R2+R3+R4)에 걸리는 전압(V(R1+R2+R3+R4))과 입력신호를 비교하여 그 비교결과를 각각 출력하는데, 이때 초기에 설정된 기준전압을 입력신호가 위로 벗어나는 경우(입력신호의 전압성분이 +5V이상인 경우)에는 비교기의 출력신호가 모두 "1"이 되어 "1,1,1,1"이 되고, 반대로 초기에 설정된 기준전압을 입력전압이 아래로 벗어나는 경우(입력신호의 전압성분이 +2V이하인 경우)에는 출력신호가 모두 "0"이 되어 "0,0,0,0"이 되며, 그외 입력신호가 상기 초기설정된 기준전압범위에 포함되는 경우에는 "0,1,1,1", "0,0,1,1", "0,0,0,1" 등으로 출력될 것이다.
상기 기준전압설정/제어부(43)는 초기에 기준전압(+Vref∼-Vref)이 설정되어 있는데, 상기 N비트플래쉬부(42)로 초기 설정된 기준전압을 제공한 후 상기 N비트플래쉬부(42)로부터의 출력신호가 "1,1,1,1", 또는 "0,0,0,0"일 경우에는 입력신호가 기준전압범위를 위 또는 아래로 벗어나는 경우에 해당하는 것으로 판단하고, 초기 기준전압을 다시 설정하게 되는데, 만일 "1,1,1,1"일 경우에는 기준전압을 1V 상승시켜 +6V∼+3V로 재설정하여 상기 N비트플래쉬부(42)로 제공하며, "0,0,0,0"일 경우에는 기준전압을 1V하강시켜 +4V∼+2V로 재설정한다. 이때 상기 기준전압 재설정시 상승 또는 하강시키는 전압크기는 입력신호의 변화폭 등의 입력신호특성을 고려해서 설정하는 것으로, 상기 예에 보인 1V외에 1.5V, 2V 등의 다른 전압크기로 설정할 수 있다.
이와같이, 기준전압을 재설정한후에도 출력이 "1,1,1,1"이거나 "0,0,0,0"이면, 기준전압 재설정과정을, 상기 설명한 바와같은 동일한 과정으로, 계속 반복하다가 출력이 "0,1,1,1", "0,0,1,1",'0,0,0,1" 중에 하나이면 기준전압이 정상적으로 설정된 것이며, 신호(S3)를 엔코더(44)로 출력함과 동시에, 입력신호(S2)를 기준전압을 중심으로 하여 기준전압을 다시 설정한 후 상기 N비트플래쉬부(42)로 제공하여, 후속되는 입력신호의 비교처리를 위한 기준전압이 된다. 한편, 상기 엔코더(44)는 상기 기준전압설정/제어부(43)의 출력신호를 부호화하여 최종 출력한다.
상기한 본 발명은 입력신호의 변동폭과 분해능을 고려해서 N비트플래쉬부내 비교기의 갯수를 정하고, 입력신호의 변화추이에 따라 기준전압의 재설정과정을 반복수행하도록 함으로서, 종래와 동일한 분해능을 갖는 본 발명의 아날로그/디지탈변환기는 비교기의 사용갯수가 감소되고 이에따라 차지면적을 감소시킬 수 있으며, 입력신호의 전체범위에 대해서 신호처리를 수행하는 종래와는 달리, 입력신호의 변동폭에 한정하여 신호처리를 수행하는 본 발명에서는 적은 양의 신호처리로 인해 속도가 향상되며, 오차를 갖는 사용소자를 적게 사용함으로써, 정밀한 변환이 가능하게된다. 또한, 본 발명은 종래와 동일한 갯수의 비교기를 사용하는 경우에는 그 만큼 분해능이 향성되는 것이다.
상술한 바와같은 본 발명에 따르면, 입력신호에 따라 비교기의 기준전압을 재설정하여 비교를 제어하는 과정을 반복함으로써, 종래의 아날로그/디지탈변환기와 동일한 분해능에서는 사용소자 갯수를 줄일 수 있게 되어 차지면적을 감소시킬 수 있으며. 또한 고속 및 정밀변환을 가능토록하는 특별한 효과가 있으며, 또한 종래의 변환기와 동일한 비교기를 사용하면, 그만큼 분해능을 향상시킬 수 있게 되는 효과가 있는 것이다.
이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성의 범위내에서 다양한 변경 및 개조가 가능한다.

Claims (2)

  1. 입력신호를 샘플링하여 홀딩하는 샘플링 & 홀딩부(S & H부)(41)를 포함하는아날로그/디지탈변환기에 있어서, 디지탈데이타의 출력비트보다 적은 수의 비교기로 구성되어 상기 샘플링 & 홀딩부(41)로부터 출력되는 샘플링된 입력신호를 기준전압설정/제어부로부터 제공되는 기준전압을 등분한 기준값과 비교하여 그 비교결과를 출력하는 N비트플래쉬부(42); 초기에 센터를 중심으로 하여 (+)측과 (-)측으로 소정범위를 갖는 기준전압이 설정되어, 상기 초기기준전압(+Vref∼-Vref)을 상기 N비트플래쉬부(42)로 제공한 후, 상기 N비트플래쉬부(42)로부터의 비교결과에 기초해서 입력신호가 기준전압의 범위에 포함되지 않는 경우에는 기준전압을 재설정하여 상기 N비트플래쉬부(42)로 재설정한 기준전압(+VreF∼-Vref)을 다시 제공하고, 포함되는 경우에는 입력신호를 엔코더로 출력함과 동시에 이 입력신호를 중심으로 기준전압을 재설정하여 후속 입력신호의 기준전압으로서 상기 N비트플래쉬부 (42)로 제공하기 위한 기준전압설정/제어부(43); 상기 기준전압설정/제어부(43)의 출력신호를 부호화하기 위한 엔코더(44); 를 구비함을 특징으로 하는 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기.
  2. 제1항에 있어서, 상기 기준전압설정/제어부(43)는 상기 N비트플래쉬부(42)의 출력이 모두 "1"인 경우에는 기준전압의 범위를 소정크기만큼 상승시켜 재설정하고, 반면에 상기 N비트플래쉬부(42)의 출력이 모두 "0"인 경우에는 기준전압의 범위를 소정크기만큼 하강시켜 재설정하도록 구성한 것을 특징으로 하는 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기.
KR1019970068231A 1997-12-12 1997-12-12 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 KR100291723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068231A KR100291723B1 (ko) 1997-12-12 1997-12-12 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068231A KR100291723B1 (ko) 1997-12-12 1997-12-12 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기

Publications (2)

Publication Number Publication Date
KR19990049303A KR19990049303A (ko) 1999-07-05
KR100291723B1 true KR100291723B1 (ko) 2001-06-01

Family

ID=37526112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068231A KR100291723B1 (ko) 1997-12-12 1997-12-12 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기

Country Status (1)

Country Link
KR (1) KR100291723B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244196B1 (ko) * 2019-11-27 2021-04-26 주식회사 현대케피코 Adc 모듈의 오차를 보정하는 방법 및 그 전자 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100528689B1 (ko) * 1997-12-30 2006-01-27 엘지전자 주식회사 아날로그/디지털변환기의레퍼런스전압조절장치
KR100316534B1 (ko) * 1999-12-30 2001-12-12 박종섭 아날로그/디지털 변환기
KR100714891B1 (ko) * 2002-12-23 2007-05-04 주식회사 애트랩 이미지 신호처리 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102244196B1 (ko) * 2019-11-27 2021-04-26 주식회사 현대케피코 Adc 모듈의 오차를 보정하는 방법 및 그 전자 장치

Also Published As

Publication number Publication date
KR19990049303A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR101007063B1 (ko) Ｓａｒ 방식의 아날로그/디지털 변환기의 디지털 에러수정 방법 및 장치
US8482446B2 (en) A/D converter circuit, electronic apparatus and A/D conversion method
EP0153778B1 (en) Multi-step parallel analog-digital converter
KR0139508B1 (ko) 세미플래쉬형 아날로그/디지탈 변환기 및 변환 방법
US5627537A (en) Differential string DAC with improved integral non-linearity performance
CA2004317C (en) Successive comparison type analog-to-digital converting apparatus
US5187483A (en) Serial-to-parallel type analog-digital converting apparatus and operating method thereof
US5581255A (en) Embedded subranging analog to digital converter
US6844840B1 (en) Successive-approximation-register (SAR) analog-to-digital converter (ADC) and method utilizing N three-way elements
US20120026023A1 (en) Successive approximation ad conversion circuit
KR0138775B1 (ko) 전압추정기를지니는다단계플래시아날로그디지탈변환기
KR100291723B1 (ko) 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기
KR100235465B1 (ko) 플래시형 아날로그-디지탈 변환기
US5455583A (en) Combined conventional/neural network analog to digital converter
US20060244643A1 (en) Quantizer in a Multilevel Sigma-Delta Analogue/Digital Converter
KR100300240B1 (ko) 직병렬형a/d변환기
JPH11154866A (ja) 逐次比較型ａｄ変換器
US20060114140A1 (en) Two step flash analog to digital converter
US5537114A (en) Analogue-digital converter and slaving loop using such a converter
US5424736A (en) Latched neural network A/D converter
JPH07106967A (ja) アナログ・デジタル変換器
KR20040084751A (ko) Ａ/ｄ 변환기
KR100287878B1 (ko) 아날로그/디지탈 컨버터
KR20190095589A (ko) 오버플로우 방지를 위한 브릿지 커패시터 디지털 아날로그 변환기
JPH07212232A (ja) 区分的線形ガンマ補正されたアナログからデジタルへの変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee