KR100287878B1 - 아날로그/디지탈 컨버터 - Google Patents
아날로그/디지탈 컨버터 Download PDFInfo
- Publication number
- KR100287878B1 KR100287878B1 KR1019980026655A KR19980026655A KR100287878B1 KR 100287878 B1 KR100287878 B1 KR 100287878B1 KR 1019980026655 A KR1019980026655 A KR 1019980026655A KR 19980026655 A KR19980026655 A KR 19980026655A KR 100287878 B1 KR100287878 B1 KR 100287878B1
- Authority
- KR
- South Korea
- Prior art keywords
- digital
- analog
- comparator
- output
- converter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
비교기에 입력될 기준전압의 변동폭을 줄여서 비교기의 에러를 방지하여 정확한 디지탈 값을 저장하기에 알맞은 아날로그/디지탈 컨버터를 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 아날로그/디지탈 컨버터는 복수개의 비트신호를 출력하고 또한 비교기를 통해 비교출력된 디지탈값을 저장하는 레지스터부, 상기 레지스터부로 부터 복수개의 비트신호를 입력받아서 제 1, 제 2 기준전압을 선택적으로 출력하는 디지탈/아날로그 컨버터와, 상기 디지탈/아날로그 컨버터의 제 1, 제 2 기준전압을 각각 제 1, 제 2 클럭신호에 의해 선택출력하기 위한 제 1, 제 2 스위치와, 상기 디지탈/아날로그 컨버터로부터 출력된 전압과 아날로그 입력전압값을 비교하여 디지탈값을 출력하는 비교기와, 상기 레지스터부의 최하위비트를 노아게이트의 한입력으로 하고 상기 제 1, 제 2 클럭신호에 의해서 노아게이트의 타입력에 입력시키는 제 3, 제 4 스위치와, 상기 레지스터부의 최하위비트값과 상기 제 3, 제 4 스위치에 의해서 선택된 값을 논리합하여 최하위비트값을 변화시키는 노아게이트와, 상기 비교기를 통하여 출력된 디지탈값을 제 1 클럭신호에 동기시켜서 상기 레지스터부에 출력하기 위한 제 5 스위치부로 구성됨을 특징으로 한다.
Description
본 발명은 대한 것으로, 특히 디지탈/아날로그 컨버터로 부터 출력되는 기본전압의 변동폭이 커서 비교기에 셋팅에러가 발생되는 것을 방지하기 위한 아날로그/디지탈 컨버터에 관한 것이다.
첨부 도면을 참조하여 종래 아날로그/디지탈 컨버터에 대하여 설명하면 다음과 같다.
도 1은 종래 아날로그/디지탈 컨버터의 구성도이고, 도 2는 종래 아날로그/디지탈 컨버터의 동작설명도이다.
종래 아날로그/디지탈 컨버터는 SAR(Successive Approximate Resister)형 아날로그/디지탈 컨버터로써 SAR형 아날로그/디지탈 컨버터는 아날로그 입력전압값과 디지탈/아날로그 컨버터(2)의 출력전압값을 순차적으로 비교기(3)에서 비교하여서 비교된 값을 SAR부(1)에 저장하는 것이다.
종래의 아날로그/디지탈 컨버터는 도 1에 도시한 바와 같이 디지탈/아날로그 컨버터(2)의 출력전압을 제어하기 위한 복수개의 비트신호(최상위비트(MSB:Most Significant Bit)···최하위비트(LSB:Least Significant Bit))를 출력하며 또한 비교기(3)의 비교된 디지탈값을 저장하기 위한 SAR부(1)와, 상기 SAR부(1)의 비트신호를 받아서 상기 비교기(3)로 기준전압을 출력하는 디지탈/아날로그 컨버터(2)와, 아날로그 입력전압과 디지탈/아날로그 컨버터(2)의 출력전압을 비교하는 비교기(3)로 구성된다.
상기와 같은 구성을 갖는 종래 아날로그/디지탈 컨버터의 동작을 설명하면 다음과 같다.
도 1과 도 2에 도시한 바와 같이 최초로 비교할 때는 SAR부(1)에서 출력되는 최상위 비트(MSB:Most Significant Bit)를 '1'로 맞추고 나머지 모든 비트들을 '0'으로 맞춘다. 이에 따라서 디지탈/아날로그 컨버터(2)는 비교기의 기준전압(Vref)으로 를 출력한다. 비교기(3)는 와 아날로그 입력전압값을 비교한다. 이때 디지탈/아날로그 컨버터(2)의 출력전압값이 아날로그 입력전압값보다 크면 MSB를 '1'에서 '0'으로 만들고, 디지탈/아날로그 컨버터(2)의 출력전압값이 아날로그 입력전압값보다 작으면 MSB를 '1'을 그대로 남겨둔다.
이후에 그다음 최상위 비트를 '1'로 만들어서 위와 같은 방식으로 비교하여 SAR부(1)에 저장한다. 이렇게 X개의 비트를 최하위 비트(LSB:Least Significant Bit)까지 X번 비교하면 비교기(3)를 통해서 아날로그/디지탈 변환된 디지탈값이 SAR부(1)에 저장된다.
상기와 같이 종래 아날로그/디지탈 컨버터는 다음과 같은 문제가 있다.
디지탈/아날로그 컨버터는 최상위 비트를 비교할 때는 디지탈/아날로그 컨버터의 출력전압값의 변동이 커서 오버클램핑(overclamping)과 언더클램핑(underclamping)에 의해서 셋팅 에러가 발생해서 비교기에서 잘못된 비교값을 출력할 수 있다. 따라서 SAR부는 잘못된 디지탈 값을 저장하게 된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 비교기에 입력될 기준전압의 변동폭을 줄여서 비교기의 에러를 방지하여 정확한 디지탈 값을 저장하기에 알맞은 아날로그/디지탈 컨버터를 제공하는 데 그 목적이 있다.
도 1은 종래 아날로그/디지탈 컨버터의 구성도
도 2는 종래 아날로그/디지탈 컨버터의 동작설명도
도 3은 본 발명 아날로그/디지탈 컨버터의 구성도
도 4는 본 발명의 구동시 사용되는 클럭신호도
도 5는 본 발명 아날로그/디지탈 컨버터의 동작설명도
도면의 주요 부분에 대한 부호의 설명
11: SAR부 12: 노아게이트
13: 디지탈/아날로그 컨버터 14: 비교기
상기와 같은 목적을 달성하기 위한 본 발명 아날로그/디지탈 컨버터는 복수개의 비트신호를 출력하고 또한 비교기를 통해 비교출력된 디지탈값을 저장하는 레지스터부, 상기 레지스터부로 부터 복수개의 비트신호를 입력받아서 제 1, 제 2 기준전압을 선택적으로 출력하는 디지탈/아날로그 컨버터와, 상기 디지탈/아날로그 컨버터의 제 1, 제 2 기준전압을 각각 제 1, 제 2 클럭신호에 의해 선택출력하기 위한 제 1, 제 2 스위치와, 상기 디지탈/아날로그 컨버터로부터 출력된 전압과 아날로그 입력전압값을 비교하여 디지탈값을 출력하는 비교기와, 상기 레지스터부의 최하위비트를 노아게이트의 한입력으로 하고 상기 제 1, 제 2 클럭신호에 의해서 노아게이트의 타입력에 입력시키는 제 3, 제 4 스위치와, 상기 레지스터부의 최하위비트값과 상기 제 3, 제 4 스위치에 의해서 선택된 값을 논리합하여 최하위비트값을 변화시키는 노아게이트와, 상기 비교기를 통하여 출력된 디지탈값을 제 1 클럭신호에 동기시켜서 상기 레지스터부에 출력하기 위한 제 5 스위치부로 구성됨을 특징으로 한다.
첨부 도면을 참조하여 본 발명 아날로그/디지탈 컨버터에 대하여 설명하면 다음과 같다.
도 3은 본 발명 아날로그/디지탈 컨버터의 구성도이고, 도 4는 본 발명의 구동시 사용되는 클럭신호도이며, 도 5는 본 발명 아날로그/디지탈 컨버터의 동작설명도이다.
본 발명의 아날로그/디지탈 컨버터는 SAR(Successive Approximate Resister)형 아날로그/디지탈 컨버터로써 SAR형 아날로그/디지탈 컨버터는 아날로그 입력전압값과 디지탈/아날로그 컨버터(13)로부터 출력되는 비교전압을 비교기(14)를 통해 비교하여서 출력된 디지탈값을 SAR부(11)에 저장하는 것이다.
이와 같은 본 발명 아날로그/디지탈 컨버터의 구성에 대하여 설명하면 다음과 같다.
도 3에 도시한 바와 같이 디지탈/아날로그 컨버터(13)의 출력전압을 제어하기 위한 복수개의 비트신호(최상위비트(MSB:Most Significant Bit)···최하위비트(LSB:Least Significant Bit))를 출력하며 또한 비교기(14)를 통해 출력된 디지탈값을 저장하기 위한 SAR부(11)와, 상기 SAR부(11)의 최상위 비트만 '1'을 갖는 복수개의 비트신호를 받아서 상기 비교기(14)로 제 1, 제 2 기준전압을 선택적으로 출력하는 디지탈/아날로그 컨버터(13)와, 제 1 클럭신호(CLK1)와 제 2 클럭신호(CLK2)에 따라 상기 디지탈/아날로그 컨버터(13)의 제 1, 제 2 기준전압을 선택하여 비교기(14)에 전달하는 스위치1(S1)과 스위치2(S2), 상기 SAR부(11)의 최하위비트(LSB:Least Significant Bit)를 한입력으로 하고 제 1, 제 2 클럭신호(CLK1,CLK2)에 따라서 출력구동전압(VDD)과 접지전압(GND)을 선택적으로 타입력으로 입력받아서 LSB1을 출력시키는 노아게이트(12)와, 상기 제 1, 제 2 클럭신호를 받아서 LSB1의 출력을 선택적으로 제어하는 스위치3(S3)과 스위치4(S4)와, 아날로그 입력전압값과 디지탈/아날로그 컨버터(13)의 출력전압을 비교하는 비교기(14)와, 상기 비교기(14)를 통해 비교출력된 디지탈값을 상기 제 1 클럭신호(CLK1)에 동기시켜서 SAR부(11)에 전달하는 스위치5(S5)로 구성된다.
상기와 같은 구성을 갖는 본 발명 아날로그/디지탈 컨버터의 동작에 대하여 설명하면 다음과 같다.
먼저 디지탈/아날로그 컨버터(13)의 출력신호인 제 1 기준전압(Vref1)은 이고, 제 2 기준전압(Vref2)는 이다. 이때 N은 SAR부(11)의 비트수이고 은 LSB1이 '1'이 됨에 의해서 발생한 것이다.
여기서 SAR부(11)가 8비트이고 제 2 클럭신호(CLK2)가 '하이'가 될 경우에 디지탈/아날로그 컨버터(13)로 출력되는 기준출력전압의 변동폭은 가 된다.
먼저 본 발명 SAR형 아날로그/디지탈 컨버터는 SAR부(11)로 부터 최상위 비트(MSB:Most Significant Bit)를 비교할 때에는 도 3과 도 4와 도 5에 도시한 바와 같이 제 2 클럭신호(CLK2)가 '하이'가 되어서 스위치2와 스위치4가 온(ON)되고 노아게이트(12)로는 '1'이 출력된다. 그리고 디지탈/아날로그 컨버터(13)는 를 비교기(14)의 기준전압으로 출력한다. 이후에 비교기(14)의 아날로그 입력전압값과 비교한다. 그러나 비교기(14)로 부터 비교출력된 디지탈값은 제 1 클럭신호(CLK1)가 '로우'신호이므로 SAR부(11)로 전달되지 못한다.
다음에 제 1 클럭신호(CLK1)가 '하이'일 때는 도 3과 도 4와 도 5에 도시한 바와 같이 스위치1, 스위치3, 스위치5(S1,S3,S5)은 온(ON)되고 노아게이트(12)의 LSB1은 '0'을 나타내기 때문에 디지탈/아날로그 컨버터(13)는 를 비교기(14)의 기준전압으로 출력한다.
이후에 디지탈/아날로그 컨버터(13)로 부터 출력된 기준전압값과 아날로그 입력전압값을 비교해서 디지탈/아날로그 컨버터(13)의 출력전압값이 아날로그 입력전압값보다 크면 비교기(14)는 '0'을 출력하여서 SAR부(11)의 MSB에 '0'을 저장하고, 디지탈/아날로그 컨버터(13)의 출력전압값이 아날로그 입력전압값보다 작으면 비교기(14)는 '1'을 출력하여 SAR부(11)에 '1'을 저장한다.
이후에 그다음 최상의 비트를 '1'로 만들어서 상기와 같은 일련의 과정을 최하위 비트(LSB:Least Significant Bit)까지 계속 반복해서 디지탈/아날로그 컨버터(13)로 부터 출력되는 제 1, 제 2 기준전압을 비교기(14)를 통해서 비교하고 비교출력된 디지탈값을 SAR부(11)에 저장한다.
이와 같이 제 2 클럭신호(CLK2)에 의해서 디지탈/아날로그 컨버터(13)로 의 제 2 기준전압이 발생하고, 다음에 제 1 클럭신호(CLK1)에 의해서 디지탈/아날로그 컨버터(13)로 의 제 1 기준전압이 출력됨으로써 디지탈/아날로그 컨버터(13)로 출력되는 기준전압의 전압변동폭이 (LSB1이 '1'이 됨에 따라 변한값)만큼 줄어든다.
상기와 같은 본 발명 아날로그/디지탈 컨버터는 다음과 같은 효과가 있다.
비교기로 출력되는 디지탈/아날로그 컨버터의 기준전압의 변동폭을 LSB1( )(N:SAR부의 비트수)로 줄여서 비교기의 셋팅에러를 방지할 수 있다.
Claims (7)
- 복수개의 비트신호를 출력하고 또한 비교기를 통해 비교출력된 디지탈값을 저장하는 레지스터부,상기 레지스터부로 부터 복수개의 비트신호를 입력받아서 제 1, 제 2 기준전압을 선택적으로 출력하는 디지탈/아날로그 컨버터와,상기 디지탈/아날로그 컨버터의 제 1, 제 2 기준전압을 각각 제 1, 제 2 클럭신호에 의해 선택출력하기 위한 제 1, 제 2 스위치와,상기 디지탈/아날로그 컨버터로부터 출력된 전압과 아날로그 입력전압값을 비교하여 디지탈값을 출력하는 비교기와,상기 레지스터부의 최하위비트를 노아게이트의 한입력으로 하고 상기 제 1, 제 2 클럭신호에 의해서 노아게이트의 타입력에 입력시키는 제 3, 제 4 스위치와,상기 레지스터부의 최하위비트값과 상기 제 3, 제 4 스위치에 의해서 선택된 값을 논리합하여 최하위비트값을 변화시키는 노아게이트와,상기 비교기를 통하여 출력된 디지탈값을 제 1 클럭신호에 동기시켜서 상기 레지스터부에 출력하기 위한 제 5 스위치부로 구성됨을 특징으로 하는 아날로그/디지탈 컨버터.
- 제 1 항에 있어서, 상기 레지스터부의 복수개의 비트신호중 최상위비트만 '1'을 출력하고 나머지 비트는 '0'을 출력하는 것을 특징으로 하는 아날로그/디지탈 컨버터.
- 제 1 항에 있어서, 상기 제 1 기준전압은 상기 제 1 클럭신호가 '하이'일 때
- 제 3 항에 있어서, 상기
- 제 1 항에 있어서, 제 1, 제 2 클럭신호는 서로 반전된 신호임을 특징으로 하는 아날로그/디지탈 컨버터.
- 제 1 항에 있어서, 상기 제 3 스위치는 제 1 클럭신호가 '하이'일 때에 접지전압을 상기 노아게이트의 타입력에 입력함을 특징으로 하는 아날로그/디지탈 컨버터.
- 제 1 항에 있어서, 상기 제 4 스위치는 제 2 클럭신호가 '하이'일 때에 구동전압(VDD)을 상기 노아게이트의 타입력에 입력함을 특징으로 하는 아날로그/디지탈 컨버터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026655A KR100287878B1 (ko) | 1998-07-02 | 1998-07-02 | 아날로그/디지탈 컨버터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026655A KR100287878B1 (ko) | 1998-07-02 | 1998-07-02 | 아날로그/디지탈 컨버터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007364A KR20000007364A (ko) | 2000-02-07 |
| KR100287878B1 true KR100287878B1 (ko) | 2001-05-02 |
Family
ID=19542880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026655A KR100287878B1 (ko) | 1998-07-02 | 1998-07-02 | 아날로그/디지탈 컨버터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100287878B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100867546B1 (ko) * | 2006-08-21 | 2008-11-06 | 삼성전기주식회사 | 아날로그 디지털 변환기 |
-
1998
- 1998-07-02 KR KR1019980026655A patent/KR100287878B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000007364A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717542B2 (en) | Analog to digital converter | |
| US5745067A (en) | Two stage analoge-to-digital converter having unique fine encoding circuitry | |
| EP0590605B1 (en) | Semi-flash A/D converter and A/D converting method | |
| US5187483A (en) | Serial-to-parallel type analog-digital converting apparatus and operating method thereof | |
| JP4263050B2 (ja) | 逐次比較型ａ／ｄコンバータ | |
| US4937579A (en) | Method of converting analog signals into digital signals and system for carrying out the method | |
| EP3113366A1 (en) | Method for testing analog-to-digital converter and system therefor | |
| KR100287878B1 (ko) | 아날로그/디지탈 컨버터 | |
| KR100300240B1 (ko) | 직병렬형a/d변환기 | |
| US5966088A (en) | Analog/digital converter and voltage comparator capable of fast producing of output offset voltage | |
| US6700523B2 (en) | Analog to digital converter selecting reference voltages in accordance with feedback from prior stages | |
| KR100291723B1 (ko) | 기준전압 가변설정방식을 이용한 아날로그/디지탈변환기 | |
| KR100261997B1 (ko) | 아날로그-디지탈 변환기 | |
| US6414621B1 (en) | Analog to digital converter having a parallel converter and logic for generating serial data | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| US5786783A (en) | Analog-to-digital converter having signal pipeline and reference pipelines | |
| KR100280494B1 (ko) | 아날로그/디지털 변환기 | |
| JP2009188736A (ja) | Ａｄ変換器 | |
| JPH10107632A (ja) | ２段階アナログ・デジタル変換器 | |
| JPH1188171A (ja) | Ａ／ｄ変換器 | |
| CN114499526A (zh) | 模数转换电路 | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| JP2005277943A (ja) | Ａ／ｄコンバータ | |
| JPH03198428A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G15R | Request for early opening | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050124 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |