KR100280494B1 - 아날로그/디지털 변환기 - Google Patents

아날로그/디지털 변환기 Download PDF

Info

Publication number
KR100280494B1
KR100280494B1 KR1019980034705A KR19980034705A KR100280494B1 KR 100280494 B1 KR100280494 B1 KR 100280494B1 KR 1019980034705 A KR1019980034705 A KR 1019980034705A KR 19980034705 A KR19980034705 A KR 19980034705A KR 100280494 B1 KR100280494 B1 KR 100280494B1
Authority
KR
South Korea
Prior art keywords
output data
analog
outputting
compensation
signal
Prior art date
Application number
KR1019980034705A
Other languages
English (en)
Other versions
KR20000015023A (ko
Inventor
이상대
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980034705A priority Critical patent/KR100280494B1/ko
Publication of KR20000015023A publication Critical patent/KR20000015023A/ko
Application granted granted Critical
Publication of KR100280494B1 publication Critical patent/KR100280494B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그/디지털 변환기에 관한 것으로, 종래 아날로그/디지털 변환기는 입력전압과 기준전압을 단순히 비교하여 디지털화하고 이를 아무런 처리없이 저장한 후 출력함으로써, 그 변환된 값의 신뢰성이 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 출력데이터를 특정 프로그램에 따라 보상하는 출력데이터 보상수단과; 제어신호에 따라 출력데이터 또는 출력데이터 보상수단의 보상된 출력데이터를 선택하여 내부 데이터 버스로 출력하는 선택수단을 더 포함하여 디지털 변환된 출력데이터를 출력하고, 이를 자료로하여 아날로그/디지털 변환기의 동작 특성을 판단한 후에, 그 아날로그/디지털 변환기의 출력데이터를 보상하는 보상수단을 두고, 그 보상수단에 의해 보상된 출력데이터 또는 보상되지 않은 출력데이터를 선택적으로 출력하는 선택수단을 둠으로써, 출력데이터를 이상적인 값으로 보상하여 출력하여 신뢰성을 향상시키는 효과가 있다.

Description

아날로그/디지털 변환기
본 발명은 아날로그/디지털 변환기에 관한 것으로, 특히 아날로그/디지털 변환기의 출력데이터를 출력하기 전에 그 출력데이터를 이상적인 값으로 처리함으로써, 정확도를 향상시킴과 아울러 출력데이터를 임의로 조작하여 응용범위를 확대시키는데 적당하도록 한 아날로그/디지털 변환기에 관한 것이다.
일반적으로, 종래 아날로그/디지털 변환기는 그 출력을 직접 레지스터(register)에서 읽어들여 출력함으로써, 정확도가 감소할 수 있으며, 이와 같은 종래 아날로그/디지털 변환기를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 아날로그/디지털 변환기의 블록도로서, 이에 도시한바와 같이 아날로그/디지털 변환기의 동작 비트수 등을 결정하는 제어신호를 출력하는 아날로그/디지털 변환제어부(10)와; 상기 아날로그/디지털 변환제어부(10)의 제어신호에 따라 아날로그/디지털 변환기의 동작시점에서 인에이블신호를 출력하는 디지털 제어 레지스터부(20)와; 상기 디지털 제어 레지스터부(20)의 인에이블신호에 따라 아날로그인 입력전압(Vin)을 입력시키는 샘플앤홀드부(30)와; 제어신호에 따라 아날로그인 기준전압(Vref)의 값을 선택하여 출력하는 기준전압 선택부(40)와; 상기 샘플앤홀드부(30)와 기준전압 선택부(40)를 통해 입력되는 입력전압(Vin)과 기준전압(Vref)을 비교하여 그 결과를 디지털 값으로 출력하는 비교부(50)와; 상기 디지털 제어 레지스터부(20)의 인에이블신호에 따라 상기 비교부(50)를 통해 출력되는 디지털신호를 순차적으로 저장하며, 상기 아날로그/디지털 변환제어부(10)에서 설정한 비트 만큼이 출력데이터가 저장되면, 내부 데이터 버스(BUS)를 통해 저장된 출력데이터를 출력하는 출력데이터 저장레지스터부(60)와; 상기 출력데이터 저장레지스터부(60)에 저장된 데이터값에 따른 제어신호를 상기 기준전압 선택부(40)로 출력하는 기준전압 선택제어부(70)로 구성된다.
이하, 상기와 같이 구성된 종래 아날로그/디지털 변환기의 동작을 설명한다.
먼저, 아날로그/디지털 변환제어부(10)는 아날로그/디지털 변환기의 동작모드를 설정한다. 즉, 아날로그/디지털 변환기를 통해 출력되는 디지털신호가 특정비트 단위로 출력될 수 있도록 그 비트 값을 설정하며, 그 설정된 값에 따른 제어신호를 출력한다.
그 다음, 디지털 제어레지스터부(20)는 상기 아날로그/디지털 변환제어부(10)의 제어신호에 따라 특정한 주기로 인에이블신호를 출력한다. 이때의 인에이블신호를 인가받은 샘플앤홀드부(30)는 상기 인에이블신호가 인가되는 시점의 입력전압(Vin)의 값을 검출하여 출력한다.
이와 동시에, 기준전압 선택부(40)에서는 출력데이터 저장레지스터부(60)에 저장되는 값에 따라 제어신호를 출력하는 기준전압 선택제어부(70)의 제어에 따라 특정한 값의 기준전압(Vref)을 선택하여 출력한다.
그 다음, 비교부(50)에서는 각각 상기 샘플앤홀드부(30)와 기준전압 선택부(40)를 통해 인가되는 아날로그신호인 입력전압(Vin)과 기준전압(Vref)의 값을 비교하여 로우 또는 하이의 출력신호를 출력한다.
그 다음, 상기 비교부(50)의 디지털 출력신호는 상기 출력데이터 저장레지스터부(60)에 상기 아날로그/디지털 변환제어부(10)에서 설정한 비트수만큼 순차적으로 저장된다.
이와 같이 저장된 데이터의 값을 검출한 상기 기준전압 선택제어부(70)는 그 제어신호를 변경하여 상기 기준전압 선택부(40)에서 다른 값의 기준전압(Vref)을 선택할 수 있도록 하며, 상기 출력데이터 저장레지스터부(60)는 설정된 비트 수의 출력데이터를 저장하면, 내부 데이터 버스(BUS)를 통해 특정 비트의 출력데이터를 출력하게 된다.
상기한 바와 같이 종래 아날로그/디지털 변환기는 입력전압과 기준전압을 단순히 비교하고 이를 아무런 처리없이 저장한 후 출력함으로써, 그 변환된 값의 신뢰성이 감소하는 문제점과 아울러 출력데이터를 조작할 수 없어 응용범위가 한정되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 디지털 값으로 변환된 출력데이터를 이상적인 값으로 수정처리하고, 출력데이터값을 변환시킬 수 있는 아날로그/디지털 변환기를 제공함에 그 목적이 있다.
도1은 종래 아날로그/디지털 변환기의 블록도.
도2는 본 발명 아날로그/디지털 변환기의 블록도.
*도면의 주요 부분에 대한 부호의 설명*
10:아날로그/디지털 변환제어부 20:디지털 제어레지스터부
30:샘플앤홀드부 40:기준전압 선택부
50:비교부 60:출력데이터 저장레지스터부
70:기준전압 선택제어부 80:출력데이터 보상부
90:출력데이터 선택부
상기와 같은 목적은 아날로그/디지털 변환기의 동작 비트수 등을 결정하는 제어신호를 출력하는 아날로그/디지털 변환제어수단과; 상기 아날로그/디지털 변환제어수단의 제어신호에 따라 아날로그신호인 입력전압을 검출하는 입력전압 검출수단과; 변환되어 출력되는 디지털 신호인 출력데이터에 아날로그신호인 기준전압의 값을 선택적으로 출력하는 기준전압 검출수단과; 상기 입력전압과 기준전압을 비교하여 디지털 신호인 출력데이터를 출력하는 비교수단과; 상기 비교수단을 통해 디지털신호로 변환된 출력신호를 특정 비트 수만큼 저장한 후, 출력하는 저장수단을 포함하는 아날로그/디지털 변환기에 있어서, 상기 저장수단에 저장된 출력데이터를 특정 프로그램에 따라 보상하는 출력데이터 보상수단과; 상기 아날로그/디지털 변환제어수단의 제어신호에 따라 상기 저장수단의 출력데이터 또는 출력데이터 보상수단의 보상된 출력데이터를 선택하여 내부 데이터 버스로 출력하는 선택수단을 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 아날로그/디지털 변환기의 블록도로서, 이에 도시한 바와 같이 도1에 도시한 종래 기술구성에서 상기 출력데이터 저장레지스터부(60)의 출력데이터를 인가받아 그 출력데이터의 보상여부 및 보상값을 결정하고, 그에 따라 출력데이터를 보상하여 출력하는 출력데이터 보상부(80)와; 상기 아날로그/디지털 변환제어부(10)의 제어신호에 따라 출력데이터 보상부(80)에서 보상된 출력데이터 또는 상기 출력데이터 저장레지스터부(60)의 출력데이터를 선택하여 출력하는 출력데이터 선택부(90)를 더 포함하여 구성된다.
상기 출력데이터 보상부(80)는 특정 프로그램에 따라 보상범위와 보상값을 결정하여 이에 따른 제어신호를 출력하는 보상제어부(81)와; 상기 보상제어부(81)의 제어에 따라 상기 출력데이터 저장레지스터부(60)의 출력데이터를 특정한 연산을 통해 보상하는 연산수행부(82)와; 상기 연산수행부(82)를 통해 보상된 출력데이터를 특정 비트만큼 저장하고, 일정한 비트 수가 되면 출력하는 보상 출력데이터 저장레지스터부(83)로 구성된다.
이하, 상기와 같이 구성된 본 발명 아날로그/디지털 변환기의 동작을 설명한다.
먼저, 아날로그/디지털 변환제어부(10)는 아날로그/디지털 변환기의 동작모드를 설정한다. 즉, 아날로그/디지털 변환기를 통해 출력되는 디지털신호가 특정비트 단위로 출력될 수 있도록 그 비트 값을 설정하며, 그 설정된 값에 따른 제어신호를 출력한다.
그 다음, 디지털 제어레지스터부(20)는 상기 아날로그/디지털 변환제어부(10)의 제어신호에 따라 특정한 주기로 인에이블신호를 출력한다. 이때의 인에이블신호를 인가받은 샘플앤홀드부(30)는 상기 인에이블신호가 인가되는 시점의 입력전압(Vin)의 값을 검출하여 출력한다.
이와 동시에, 기준전압 선택부(40)에서는 출력데이터 저장레지스터부(60)에 저장되는 값에 따라 제어신호를 출력하는 기준전압 선택제어부(70)의 제어에 따라 특정한 값의 기준전압(Vref)을 선택하여 출력한다.
그 다음, 비교부(50)에서는 각각 상기 샘플앤홀드부(30)와 기준전압 선택부(40)를 통해 인가되는 아날로그신호인 입력전압(Vin)과 기준전압(Vref)의 값을 비교하여 로우 또는 하이의 출력신호를 출력한다.
그 다음, 상기 비교부(50)의 디지털 출력신호는 상기 출력데이터 저장레지스터부(60)에 상기 아날로그/디지털 변환제어부(10)에서 설정한 비트 수만큼 순차적으로 저장된다. 이때, 상기 출력데이터 저장레지스터부(60)에 저장되는 출력데이터의 값을 살펴보면 아날로그/디지털 변환기의 실질적인 동작특성을 알 수 있으며, 이에 따라 보상값과 보상범위를 알 수 있게 된다.
이와 같이 영역별 보상값을 계산한 후에, 상기 보상제어부(81)를 특정한 값으로 프로그램시킨다. 이에 따라 보상제어부(81)는 그 프로그램에 따른 제어신호를 출력하게 되며, 이 제어신호를 인가받은 연산수행부(82)에서는 상기 출력데이터 저장레지스터부(60)의 출력데이터를 가산, 감산 등의 연산을 통해 특정한 값으로 보상하고, 이를 보상 출력데이터 저장레지스터부(83)에 저장한다.
그 다음, 상기 아날로그/디지털 변환제어부(10)의 제어신호를 인가받은 출력데이터 선택부(90)는 상기 보상되지 않은 출력데이터 저장레지스터부(60) 또는 상기 보상된 보상 출력데이터 저장레지스터부(83)의 출력데이터를 선택하여 내부 데이터 버스(BUS)를 통해 출력하게 된다.
상기한 바와 같이 본 발명 아날로그/디지털 변환기는 디지털 변환된 출력데이터를 출력하고, 이를 자료로하여 아날로그/디지털 변환기의 동작 특성을 판단한 후에, 그 아날로그/디지털 변환기의 출력데이터를 보상하는 보상수단을 두고, 그 보상수단에 의해 보상된 출력데이터 또는 보상되지 않은 출력데이터를 선택적으로 출력하는 선택수단을 둠으로써, 출력데이터를 이상적인 값으로 보상하여 출력하여 신뢰성을 향상시키는 효과와 아울러 출력데이터를 임의의 특정한 값으로 변환시킴이 가능하여 응용범위를 확대 시킬 수 있는 효과가 있다.

Claims (2)

  1. 아날로그/디지털 변환기의 동작 비트수 등을 결정하는 제어신호를 출력하는 아날로그/디지털 변환제어수단과; 상기 아날로그/디지털 변환제어수단의 제어신호에 따라 아날로그신호인 입력전압을 검출하는 입력전압 검출수단과; 변환되어 출력되는 디지털 신호인 출력데이터에 아날로그신호인 기준전압의 값을 선택적으로 출력하는 기준전압 검출수단과; 상기 입력전압과 기준전압을 비교하여 디지털 신호인 출력데이터를 출력하는 비교수단과; 상기 비교수단을 통해 디지털신호로 변환된 출력신호를 특정 비트 수만큼 저장한 후, 출력하는 저장수단을 포함하는 아날로그/디지털 변환기에 있어서, 상기 저장수단에 저장된 출력데이터를 특정 프로그램에 따라 보상하는 출력데이터 보상수단과; 상기 아날로그/디지털 변환제어수단의 제어신호에 따라 상기 저장수단의 출력데이터 또는 출력데이터 보상수단의 보상된 출력데이터를 선택하여 내부 데이터 버스로 출력하는 선택수단을 더 포함하여 된 것을 특징으로 하는 아날로그/디지털 변환기.
  2. 제 1 항에 있어서, 상기 출력데이터 보상수단은 특정 프로그램에 따라 보상범위와 보상값을 결정하여 이에 따른 제어신호를 출력하는 보상제어수단과; 상기 보상제어수단의 제어에 따라 상기 저장부의 출력데이터를 특정한 연산을 통해 보상하는 연산수단과; 상기 연산수단을 통해 보상된 출력데이터를 특정 비트만큼 저장하고, 일정한 비트 수가 되면 출력하는 보상 출력데이터 저장수단으로 구성하여 된 것을 특징으로 하는 아날로그/디지털 변환기.
KR1019980034705A 1998-08-26 1998-08-26 아날로그/디지털 변환기 KR100280494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034705A KR100280494B1 (ko) 1998-08-26 1998-08-26 아날로그/디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034705A KR100280494B1 (ko) 1998-08-26 1998-08-26 아날로그/디지털 변환기

Publications (2)

Publication Number Publication Date
KR20000015023A KR20000015023A (ko) 2000-03-15
KR100280494B1 true KR100280494B1 (ko) 2001-02-01

Family

ID=19548389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034705A KR100280494B1 (ko) 1998-08-26 1998-08-26 아날로그/디지털 변환기

Country Status (1)

Country Link
KR (1) KR100280494B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731030B1 (ko) * 2000-12-21 2007-06-22 엘지.필립스 엘시디 주식회사 아날로그-디지털 변환회로 및 아날로그 신호를 디지털 신호로 변환하는 방법
JP3855969B2 (ja) * 2003-06-10 2006-12-13 株式会社デンソー 車載電子制御装置の製造方法

Also Published As

Publication number Publication date
KR20000015023A (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
US7030800B2 (en) Analog-to-digital conversion apparatus and method
KR0157122B1 (ko) 디지탈 보상형 아날로그 디지탈 변환기
US5745067A (en) Two stage analoge-to-digital converter having unique fine encoding circuitry
US4580126A (en) Method of testing analog/digital converter and structure of analog/digital converter suited for the test
KR0139508B1 (ko) 세미플래쉬형 아날로그/디지탈 변환기 및 변환 방법
US5432514A (en) Method and apparatus for detecting abnormality in analog-to-digital converter
JPH0856160A (ja) Adコンバータの異常検出装置
KR100280494B1 (ko) 아날로그/디지털 변환기
KR100268886B1 (ko) 아날로그/디지탈 컨버터
JPH01131918A (ja) Ad変換器
US4924224A (en) High-accuracy A/D converter
EP1102404A2 (en) Analog-to-digital converter, microcomputer, and analog-to-digital conversion method
US6549149B2 (en) Method and device for detecting signals
JP2001257592A (ja) 計測装置
KR100284285B1 (ko) 싸이클릭 아날로그/디지털 변환기
KR19990079358A (ko) 아날로그/디지털 변환기의 오프셋 보상 회로
JP2735076B2 (ja) アナログ/ディジタル変換器の試験方法
KR100287878B1 (ko) 아날로그/디지탈 컨버터
JP2001144614A (ja) D/a変換器の診断方法およびアナログ出力装置
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
KR100286323B1 (ko) 아날로그디지털변환기
KR20060023341A (ko) 아날로그 디지탈 변환 장치
KR20020014522A (ko) 에러 보정이 가능한 연속 근사 레지스터 타입의아날로그-디지털 변환 장치 및 에러 보정 방법
US6642702B1 (en) Detection circuit for maximum value of three phase signal and detection method of the same
JPH03198428A (ja) A/d変換器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee