JP2001144614A - Ｄ／ａ変換器の診断方法およびアナログ出力装置 - Google Patents
Ｄ／ａ変換器の診断方法およびアナログ出力装置Info
- Publication number
- JP2001144614A JP2001144614A JP32287199A JP32287199A JP2001144614A JP 2001144614 A JP2001144614 A JP 2001144614A JP 32287199 A JP32287199 A JP 32287199A JP 32287199 A JP32287199 A JP 32287199A JP 2001144614 A JP2001144614 A JP 2001144614A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- analog
- diagnostic
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】アナログ出力装置のＤ／Ａ変換器の診断精度を
向上し、またプラント制御中のオンライン診断を可能に
する。 【解決手段】計算機１からＤＡＣ２にディジタル出力Ｖ
DOを入力し、ＤＡＣ２でアナログ出力ＶO に変換し、増
幅器３を介して外部出力する。このとき、計算機１か
ら、診断用ＤＡＣ４に診断用ディジタル出力ＶDref（Ｖ
DO±α）を入力し、そのアナログ出力ＶrefとＤＡＣ２
の出力ＶOコンパレータ５で比較する。ＤＡＣ２の出力
ＶOが誤差の上下限閾値（±α）内にあるか否かで、コ
ンパレータ５の出力レベルがＨｉｇｈ／Ｌｏｗに変化す
るので、計算機１にフィードバックしてＤＡＣ２が正常
か異常化を診断する。
向上し、またプラント制御中のオンライン診断を可能に
する。 【解決手段】計算機１からＤＡＣ２にディジタル出力Ｖ
DOを入力し、ＤＡＣ２でアナログ出力ＶO に変換し、増
幅器３を介して外部出力する。このとき、計算機１か
ら、診断用ＤＡＣ４に診断用ディジタル出力ＶDref（Ｖ
DO±α）を入力し、そのアナログ出力ＶrefとＤＡＣ２
の出力ＶOコンパレータ５で比較する。ＤＡＣ２の出力
ＶOが誤差の上下限閾値（±α）内にあるか否かで、コ
ンパレータ５の出力レベルがＨｉｇｈ／Ｌｏｗに変化す
るので、計算機１にフィードバックしてＤＡＣ２が正常
か異常化を診断する。
Description
【０００１】
【発明の属する技術分野】本発明は、プラントや機器の
制御信号を演算して出力するアナログ出力装置に関し、
特にデジタル／アナログ（Ｄ／Ａと略す）変換器の診断
装方式に関する。
制御信号を演算して出力するアナログ出力装置に関し、
特にデジタル／アナログ（Ｄ／Ａと略す）変換器の診断
装方式に関する。
【０００２】
【従来の技術】従来のアナログ出力装置の診断では、た
とえば、計算機やコントローラからのデジタルデータを
Ｄ／Ａ変換器でアナログ信号に変換してプラント等に出
力するとともに、アナログ信号またはその微分値を上限
値、下限値の２種類の基準電圧と比較して、アナログ出
力の変化分が上下限の範囲内に属するか判定し、結果を
ＰＩ／Ｏを介して計算機に知らせる（特開平５−４８４
５６号）。
とえば、計算機やコントローラからのデジタルデータを
Ｄ／Ａ変換器でアナログ信号に変換してプラント等に出
力するとともに、アナログ信号またはその微分値を上限
値、下限値の２種類の基準電圧と比較して、アナログ出
力の変化分が上下限の範囲内に属するか判定し、結果を
ＰＩ／Ｏを介して計算機に知らせる（特開平５−４８４
５６号）。
【０００３】あるいは、デジタルテスタからのデジタル
信号を、一方が診断対象デバイス、他方が標準デバイス
の２つのＡ／Ｄ変換器に入力し、両Ａ／Ｄ変換器からの
アナログ信号を比較器で比較し、比較器からの差分出力
をデジタルテスタに取り込んで、差分が所定の範囲を超
えていれば不良と判定する（特開平１０−１１２６５１
号）。
信号を、一方が診断対象デバイス、他方が標準デバイス
の２つのＡ／Ｄ変換器に入力し、両Ａ／Ｄ変換器からの
アナログ信号を比較器で比較し、比較器からの差分出力
をデジタルテスタに取り込んで、差分が所定の範囲を超
えていれば不良と判定する（特開平１０−１１２６５１
号）。
【０００４】
【発明が解決しようとする課題】上記した特開平５−４
８４５６号の診断技術では、比較器の基準電圧が固定と
なるため、上限値以下、下限値以上の信号は正常とみな
されてしまう。従って、アナログ出力の変化が緩やか
で、上下限内で微妙に変動するような信号の異常検出が
困難となり、診断精度が低い。この診断精度を向上させ
るためには、基準電圧値を多数設けなければならず、回
路が複雑でサイズの増大やコストアップをもたらすだけ
でなく、診断中はアナログ信号出力値を変動させてしま
うため、オンライン（制御中）の診断ができないという
問題がある。
８４５６号の診断技術では、比較器の基準電圧が固定と
なるため、上限値以下、下限値以上の信号は正常とみな
されてしまう。従って、アナログ出力の変化が緩やか
で、上下限内で微妙に変動するような信号の異常検出が
困難となり、診断精度が低い。この診断精度を向上させ
るためには、基準電圧値を多数設けなければならず、回
路が複雑でサイズの増大やコストアップをもたらすだけ
でなく、診断中はアナログ信号出力値を変動させてしま
うため、オンライン（制御中）の診断ができないという
問題がある。
【０００５】また、特開平１０−１１２６５１号の診断
技術では、２つのＤ／Ａ変換器には同じデジタル信号が
入力されるため、比較器の差分出力はアナログレベルが
変化する信号となり、このアナログ変化を評価するため
には、再びＡ／Ｄ変換してデジタルテスタに取り込む必
要がある。このため、高価なＡ／Ｄ変換器が必要になる
という問題がある。さらに、アナログ出力装置に用いら
れるＤ／Ａ変換器を、制御中（オンライン）に診断する
点の考慮がない。
技術では、２つのＤ／Ａ変換器には同じデジタル信号が
入力されるため、比較器の差分出力はアナログレベルが
変化する信号となり、このアナログ変化を評価するため
には、再びＡ／Ｄ変換してデジタルテスタに取り込む必
要がある。このため、高価なＡ／Ｄ変換器が必要になる
という問題がある。さらに、アナログ出力装置に用いら
れるＤ／Ａ変換器を、制御中（オンライン）に診断する
点の考慮がない。
【０００６】本発明の目的は、上記した従来技術の問題
点を克服し、診断精度が高くかつオンラインでの診断が
容易なＤ／Ａ変換器の診断方法、及びコンパクトで安価
な診断装置を付加したアナログ出力装置を提供すること
にある。
点を克服し、診断精度が高くかつオンラインでの診断が
容易なＤ／Ａ変換器の診断方法、及びコンパクトで安価
な診断装置を付加したアナログ出力装置を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明は、演算されたディジタルデータを入力し、アナログ
信号に変換して出力するディジタル／アナログ変換器
（以下、第１のＤ／Ａ変換器と呼ぶ）の診断方法におい
て、前記ディジタルデータに誤差の範囲を示す閾値を加
算して診断用Ｄ／Ａ変換器に入力し、前記第１のＤ／Ａ
変換器から出力されるアナログデータと前記診断用Ｄ／
Ａ変換器から出力される診断用アナログデータをコンパ
レータに入力して比較し、両者の大小関係に応じて得ら
れるコンパレータ出力のハイレベル（Ｈ）またはロウレ
ベル（Ｌ）に基づいて、前記第１のＤ／Ａ変換器の異常
の有無を判定することを特徴とする。
明は、演算されたディジタルデータを入力し、アナログ
信号に変換して出力するディジタル／アナログ変換器
（以下、第１のＤ／Ａ変換器と呼ぶ）の診断方法におい
て、前記ディジタルデータに誤差の範囲を示す閾値を加
算して診断用Ｄ／Ａ変換器に入力し、前記第１のＤ／Ａ
変換器から出力されるアナログデータと前記診断用Ｄ／
Ａ変換器から出力される診断用アナログデータをコンパ
レータに入力して比較し、両者の大小関係に応じて得ら
れるコンパレータ出力のハイレベル（Ｈ）またはロウレ
ベル（Ｌ）に基づいて、前記第１のＤ／Ａ変換器の異常
の有無を判定することを特徴とする。
【０００８】前記閾値として正と負（または大と小）の
値を、タイミングを変えて前記ディジタルデータに加算
（あるいは減算）し、前記アナログデータが上限または
下限の誤差範囲を超えるときに、前記第１のＤ／Ａ変換
器の異常を判定することを特徴とする。
値を、タイミングを変えて前記ディジタルデータに加算
（あるいは減算）し、前記アナログデータが上限または
下限の誤差範囲を超えるときに、前記第１のＤ／Ａ変換
器の異常を判定することを特徴とする。
【０００９】また、本発明は演算されたディジタルデー
タを入力し、アナログ信号に変換する第１のＤ／Ａ変換
器を介して外部にアナログ出力するアナログ出力装置の
自己診断方法において、前記第１のＤ／Ａ変換器から出
力されるアナログデータをサンプリングするとともにそ
のサンプル値をホールドし、該ホールドの期間中に前記
Ｄ／Ａ変換器の診断方法を実行することを特徴とする。
タを入力し、アナログ信号に変換する第１のＤ／Ａ変換
器を介して外部にアナログ出力するアナログ出力装置の
自己診断方法において、前記第１のＤ／Ａ変換器から出
力されるアナログデータをサンプリングするとともにそ
のサンプル値をホールドし、該ホールドの期間中に前記
Ｄ／Ａ変換器の診断方法を実行することを特徴とする。
【００１０】本発明の方法を適用可能にするアナログ出
力装置は、制御演算を行う計算装置と、演算されたディ
ジタルデータを入力してアナログ信号に変換する第１の
Ｄ／Ａ変換器を備え、変換されたアナログ出力をプラン
ト等の出力端に出力するものにおいて、前記計算装置に
より前記ディジタルデータに誤差の範囲を示す閾値を加
算された診断用ディジタルデータを入力する診断用Ｄ／
Ａ変換器と、前記第１のＤ／Ａ変換器から出力されるア
ナログデータと前記診断用Ｄ／Ａ変換器から出力される
診断用アナログデータを比較するコンパレータと、前記
コンパレータの比較結果を前記計算装置にフィードバッ
クする回路（信号線）を有し、前記コンパレータの出力
レベルのハイ（Ｈ）またはロウ（Ｌ）に基づいて、前記
第１のＤ／Ａ変換器の異常の有無を判定する自己診断装
置を設けたことを特徴とする。なお、前記計算装置はプ
ラント等の制御出力を演算する制御装置（コントロー
ラ）に置き換えられてもよい。
力装置は、制御演算を行う計算装置と、演算されたディ
ジタルデータを入力してアナログ信号に変換する第１の
Ｄ／Ａ変換器を備え、変換されたアナログ出力をプラン
ト等の出力端に出力するものにおいて、前記計算装置に
より前記ディジタルデータに誤差の範囲を示す閾値を加
算された診断用ディジタルデータを入力する診断用Ｄ／
Ａ変換器と、前記第１のＤ／Ａ変換器から出力されるア
ナログデータと前記診断用Ｄ／Ａ変換器から出力される
診断用アナログデータを比較するコンパレータと、前記
コンパレータの比較結果を前記計算装置にフィードバッ
クする回路（信号線）を有し、前記コンパレータの出力
レベルのハイ（Ｈ）またはロウ（Ｌ）に基づいて、前記
第１のＤ／Ａ変換器の異常の有無を判定する自己診断装
置を設けたことを特徴とする。なお、前記計算装置はプ
ラント等の制御出力を演算する制御装置（コントロー
ラ）に置き換えられてもよい。
【００１１】前記第１のＤ／Ａ変換器と前記出力端の間
に、前記計算装置による制御周期内にサンプリングとホ
ールドの切替を行うサンプル・ホールド回路を設け、前
記ホールドの期間に前記自己診断装置によるオンライン
診断を実行するようにしたことを特徴とする。また、前
記出力端が複数の場合、各出力端と前記第１のＤ／Ａ変
換器との間に複数のサンプル・ホールド回路を設けたこ
とを特徴とする。
に、前記計算装置による制御周期内にサンプリングとホ
ールドの切替を行うサンプル・ホールド回路を設け、前
記ホールドの期間に前記自己診断装置によるオンライン
診断を実行するようにしたことを特徴とする。また、前
記出力端が複数の場合、各出力端と前記第１のＤ／Ａ変
換器との間に複数のサンプル・ホールド回路を設けたこ
とを特徴とする。
【００１２】本発明によれば、前記診断用Ｄ／Ａ変換器
に、前記第１（外部出力用）のＤ／Ａ変換器のディジタ
ル入力値に閾値αを加算（＋α）及び減算（−α）し、
両Ｄ／Ａ変換器のアナログ出力値を入力したコンパレー
タの出力レベルにより、外部出力用Ｄ／Ａ変換器の動作
を診断する。
に、前記第１（外部出力用）のＤ／Ａ変換器のディジタ
ル入力値に閾値αを加算（＋α）及び減算（−α）し、
両Ｄ／Ａ変換器のアナログ出力値を入力したコンパレー
タの出力レベルにより、外部出力用Ｄ／Ａ変換器の動作
を診断する。
【００１３】従来のコンパレータで固定された基準電圧
Ｖrefに変えて、計算装置からＶrefを任意に可変設定で
きるので、ディジタル入力値に応じて閾値αを可変する
ことで、広域レンジの診断が可能になる。また、閾値α
を小さして比較範囲を狭くし、Ｄ／Ａ変換器の出力レベ
ルが僅かに変動する異常でも検出できるようにしたの
で、診断精度を向上できる。また、このＤ／Ａ変換器の
診断では、外部出力用Ｄ／Ａ変換器の出力を変えない
為、アナログ信号出力値は保持され、制御中のオンライ
ン診断が可能になる。
Ｖrefに変えて、計算装置からＶrefを任意に可変設定で
きるので、ディジタル入力値に応じて閾値αを可変する
ことで、広域レンジの診断が可能になる。また、閾値α
を小さして比較範囲を狭くし、Ｄ／Ａ変換器の出力レベ
ルが僅かに変動する異常でも検出できるようにしたの
で、診断精度を向上できる。また、このＤ／Ａ変換器の
診断では、外部出力用Ｄ／Ａ変換器の出力を変えない
為、アナログ信号出力値は保持され、制御中のオンライ
ン診断が可能になる。
【００１４】特に、複数の出力端を持つアナログ出力装
置に適用する場合、外部出力用Ｄ／Ａ変換器と各出力端
の間にサンプル・ホールド回路を付加すれば、多点のア
ナログ信号出力に対するＤ／Ａ変換動作の診断を、１点
の場合と同じ構成の診断装置で実現できるので、コンパ
クトで安価なアナログ出力装置を実現できる。
置に適用する場合、外部出力用Ｄ／Ａ変換器と各出力端
の間にサンプル・ホールド回路を付加すれば、多点のア
ナログ信号出力に対するＤ／Ａ変換動作の診断を、１点
の場合と同じ構成の診断装置で実現できるので、コンパ
クトで安価なアナログ出力装置を実現できる。
【００１５】
【発明の実施の形態】以下、本発明の複数の実施例につ
いて図面を参照しながら詳細に説明する。図１は本発明
の一実施例によるアナログ出力装置の構成を示す。アナ
ログ出力装置は制御演算を行う計算機１と、計算機１の
信号線６を介して出力されるディジタルデータをアナロ
グ信号に変換するＤ／Ａ変換器（ＤＡＣ）２と、変換さ
れたアナログ信号をレベル変換して外部へ出力する増幅
器３からなる。
いて図面を参照しながら詳細に説明する。図１は本発明
の一実施例によるアナログ出力装置の構成を示す。アナ
ログ出力装置は制御演算を行う計算機１と、計算機１の
信号線６を介して出力されるディジタルデータをアナロ
グ信号に変換するＤ／Ａ変換器（ＤＡＣ）２と、変換さ
れたアナログ信号をレベル変換して外部へ出力する増幅
器３からなる。
【００１６】さらに、本実施例は計算機１の信号線７を
介して出力される診断用ディジタルデータをアナログ信
号に変換する診断用Ｄ／Ａ変換器（診断用ＤＡＣ）４
と、ＤＡＣ２及びＤＡＣ４双方のアナログ信号出力値を
比較するコンパレータ５を設け、比較結果であるコンパ
レータ５の出力レベル（Ｈｉｇｈ／Ｌｏｗ）を信号線８
を介して計算機１にフィードバックするＤＡＣ２の診断
用回路を設けている。また、計算機１はその制御演算部
１０からのディジタルデータに±αして診断用ディジタ
ルデータを生成し、出力するとともに、コンパレータ５
の出力レベルのＨ／Ｌにより、ＤＡＣ２の正常／異常を
判定する診断部１１を有している。これら制御演算部１
０及び診断部１１の機能は、たとえば制御演算プログラ
ムや診断プログラムによって実現され、計算機１のＣＰ
Ｕや主メモリ等によって実行される。
介して出力される診断用ディジタルデータをアナログ信
号に変換する診断用Ｄ／Ａ変換器（診断用ＤＡＣ）４
と、ＤＡＣ２及びＤＡＣ４双方のアナログ信号出力値を
比較するコンパレータ５を設け、比較結果であるコンパ
レータ５の出力レベル（Ｈｉｇｈ／Ｌｏｗ）を信号線８
を介して計算機１にフィードバックするＤＡＣ２の診断
用回路を設けている。また、計算機１はその制御演算部
１０からのディジタルデータに±αして診断用ディジタ
ルデータを生成し、出力するとともに、コンパレータ５
の出力レベルのＨ／Ｌにより、ＤＡＣ２の正常／異常を
判定する診断部１１を有している。これら制御演算部１
０及び診断部１１の機能は、たとえば制御演算プログラ
ムや診断プログラムによって実現され、計算機１のＣＰ
Ｕや主メモリ等によって実行される。
【００１７】図２はＤＡＣの診断処理の手順の一例を示
す。計算機１のＣＰＵは制御演算部１０のディジタルデ
ータＶDOをＤＡＣ２に出力する際に、診断部１１に対し
て診断指令を出して本診断処理を起動する。起動された
診断部１１は、まずディジタルデータＶDOに閾値αを加
算した診断用ディジタルデータＶDref（ＶDO＋α）を生
成し、診断用ＤＡＣ４に出力する（ｓ１０１）。
す。計算機１のＣＰＵは制御演算部１０のディジタルデ
ータＶDOをＤＡＣ２に出力する際に、診断部１１に対し
て診断指令を出して本診断処理を起動する。起動された
診断部１１は、まずディジタルデータＶDOに閾値αを加
算した診断用ディジタルデータＶDref（ＶDO＋α）を生
成し、診断用ＤＡＣ４に出力する（ｓ１０１）。
【００１８】この結果、ＤＡＣ２からはアナログデータ
ＶO 、ＤＡＣ４からは診断用アナログデータＶref（＝
ＶO ＋α）が出力される。前者はコンパレータの入力信
号端（＋）、後者は基準信号端（−）にそれぞれ入力さ
れるので、入力信号が基準信号より小さければコンパレ
ータ出力はＬｏｗレベル（０）、入力信号が基準信号よ
り大きければＨｉｇｈレベル（１）となる。診断部１１
はコンパレータ５の出力を取り込み、Ｌｏｗレベルか否
かを判定する（ｓ１０２）。Ｌｏｗレベルであれば、Ｄ
ＡＣ２のアナログ出力は上限閾値（＋α）以下の誤差
で、正常である。
ＶO 、ＤＡＣ４からは診断用アナログデータＶref（＝
ＶO ＋α）が出力される。前者はコンパレータの入力信
号端（＋）、後者は基準信号端（−）にそれぞれ入力さ
れるので、入力信号が基準信号より小さければコンパレ
ータ出力はＬｏｗレベル（０）、入力信号が基準信号よ
り大きければＨｉｇｈレベル（１）となる。診断部１１
はコンパレータ５の出力を取り込み、Ｌｏｗレベルか否
かを判定する（ｓ１０２）。Ｌｏｗレベルであれば、Ｄ
ＡＣ２のアナログ出力は上限閾値（＋α）以下の誤差
で、正常である。
【００１９】次に、ディジタルデータＶDOから閾値αを
減算した診断用ディジタルデータＶDref（ＶDO−α）を
生成し、診断用ＤＡＣ４に出力する（ｓ１０３）。そし
て、コンパレータ５の出力を取り込み、Ｈｉｇｈレベル
か否かを判定する（ｓ１０４）。Ｈｉｇｈレベルであれ
ば、ＤＡＣ２のアナログ出力は下限閾値（−α）以下の
誤差である。この結果、ＤＡＣ２の誤差は±αの範囲内
にあり、正常と判定される（ｓ１０５）。一方、ステッ
プｓ１０２でＨｉｇｈレベル、あるいはステップｓ１０
４でＬｏｗレベルと判定されれば、ＤＡＣ２のアナログ
出力の誤差は許容上限または下限を超えていることにな
り、ＤＡＣ２は異常と判定される（ｓ１０６）。
減算した診断用ディジタルデータＶDref（ＶDO−α）を
生成し、診断用ＤＡＣ４に出力する（ｓ１０３）。そし
て、コンパレータ５の出力を取り込み、Ｈｉｇｈレベル
か否かを判定する（ｓ１０４）。Ｈｉｇｈレベルであれ
ば、ＤＡＣ２のアナログ出力は下限閾値（−α）以下の
誤差である。この結果、ＤＡＣ２の誤差は±αの範囲内
にあり、正常と判定される（ｓ１０５）。一方、ステッ
プｓ１０２でＨｉｇｈレベル、あるいはステップｓ１０
４でＬｏｗレベルと判定されれば、ＤＡＣ２のアナログ
出力の誤差は許容上限または下限を超えていることにな
り、ＤＡＣ２は異常と判定される（ｓ１０６）。
【００２０】ここで、誤差の閾値αを小さくして比較範
囲を狭くすれば、Ｄ／Ａ変換器２の出力レベルが微妙に
変動するような異常に対する検出が可能になる。これよ
り、診断精度が向上する。本実施例では、計算機１によ
り閾値を任意に変更し、出力信号に応じた診断精度とす
ることが自由にできる。たとえば、出力信号の大きさの
比率に応じて閾値を可変してもよい。あるいは出力信号
毎の要求精度に応じ、信号ＩＤと閾値αの値を対応テー
ブルを用意し、診断部１１が参照するようにしてもよ
い。このような簡単な構成により、出力信号の大きさや
要求精度に応じた多様な診断が可能になる。
囲を狭くすれば、Ｄ／Ａ変換器２の出力レベルが微妙に
変動するような異常に対する検出が可能になる。これよ
り、診断精度が向上する。本実施例では、計算機１によ
り閾値を任意に変更し、出力信号に応じた診断精度とす
ることが自由にできる。たとえば、出力信号の大きさの
比率に応じて閾値を可変してもよい。あるいは出力信号
毎の要求精度に応じ、信号ＩＤと閾値αの値を対応テー
ブルを用意し、診断部１１が参照するようにしてもよ
い。このような簡単な構成により、出力信号の大きさや
要求精度に応じた多様な診断が可能になる。
【００２１】図３は、診断時のＤＡＣ２，４のアナログ
出力と診断用アナログ出力を示すタイムチャートであ
る。この例は、ＤＡＣ２のアナログ出力ＶO が正常な場
合で、ＤＡＣ４からの診断用アナログ出力Ｖref は、時
刻Ｔ１にＶO＋α、時刻Ｔ２にＶO−αが出力されてい
る。
出力と診断用アナログ出力を示すタイムチャートであ
る。この例は、ＤＡＣ２のアナログ出力ＶO が正常な場
合で、ＤＡＣ４からの診断用アナログ出力Ｖref は、時
刻Ｔ１にＶO＋α、時刻Ｔ２にＶO−αが出力されてい
る。
【００２２】図４は、図３のＤＡＣ出力に対応するコン
パレータの出力電圧を示している。基準端に診断用アナ
ログ出力Ｖref が印加されていないＴ０〜Ｔ１の期間は
Ｈｉｇｈ（たとえば５ｖ）、Ｖref＋αが印加されたＴ
１〜Ｔ２の期間はＬｏｗ（０ｖ）、Ｖref−αが印加さ
れたＴ２〜Ｔ３の期間は再びＨｉｇｈ（５ｖ）に変化し
ている。もし、ＤＡＣ２が異常となって、閾値αより大
きなオフセット電圧が出力電圧Ｖo に加算された場合、
時刻Ｔ１〜Ｔ２でコンパレータ出力電圧がＨｉｇｈ（５
ｖ）になる。また、負のオフセット電圧が出力電圧ＶO
に加算された場合は、時刻Ｔ２〜Ｔ３でコンパレータ出
力電圧がＬｏｗ（０ｖ）になる。なお、図２の診断手順
では、Ｔ０〜Ｔ３の診断期間中、外部出力用Ｄ／Ａ変換
器２の出力を変えない為、アナログ信号出力値は保持さ
れる。従って、アナログ出力装置による外部の制御中に
診断できる。
パレータの出力電圧を示している。基準端に診断用アナ
ログ出力Ｖref が印加されていないＴ０〜Ｔ１の期間は
Ｈｉｇｈ（たとえば５ｖ）、Ｖref＋αが印加されたＴ
１〜Ｔ２の期間はＬｏｗ（０ｖ）、Ｖref−αが印加さ
れたＴ２〜Ｔ３の期間は再びＨｉｇｈ（５ｖ）に変化し
ている。もし、ＤＡＣ２が異常となって、閾値αより大
きなオフセット電圧が出力電圧Ｖo に加算された場合、
時刻Ｔ１〜Ｔ２でコンパレータ出力電圧がＨｉｇｈ（５
ｖ）になる。また、負のオフセット電圧が出力電圧ＶO
に加算された場合は、時刻Ｔ２〜Ｔ３でコンパレータ出
力電圧がＬｏｗ（０ｖ）になる。なお、図２の診断手順
では、Ｔ０〜Ｔ３の診断期間中、外部出力用Ｄ／Ａ変換
器２の出力を変えない為、アナログ信号出力値は保持さ
れる。従って、アナログ出力装置による外部の制御中に
診断できる。
【００２３】次に、アナログ出力装置がプラント等を制
御中に、ＤＡＣを自己診断する他の実施例を説明する。
図５は、ＤＡＣのオンライン診断を可能にするアナログ
出力装置の構成を示す。図１と同等の要素には同じ符号
を付して説明を省略する。本実施例のアナログ出力装置
と図１との相違は、ＤＡＣ１のアナログ出力ＶO をサン
プリング／ホールドして増幅器３に与えるサンプル・ホ
ールド回路９を設けている点にある。すなわち、計算機
１からの診断指示で、サンプル／ホールド回路９をホー
ルドに切り替え、これよりＤＡＣ２の出力とサンプル・
ホールド回路９の入力との接続を切り離し、診断終了後
にサンプルに切替る。
御中に、ＤＡＣを自己診断する他の実施例を説明する。
図５は、ＤＡＣのオンライン診断を可能にするアナログ
出力装置の構成を示す。図１と同等の要素には同じ符号
を付して説明を省略する。本実施例のアナログ出力装置
と図１との相違は、ＤＡＣ１のアナログ出力ＶO をサン
プリング／ホールドして増幅器３に与えるサンプル・ホ
ールド回路９を設けている点にある。すなわち、計算機
１からの診断指示で、サンプル／ホールド回路９をホー
ルドに切り替え、これよりＤＡＣ２の出力とサンプル・
ホールド回路９の入力との接続を切り離し、診断終了後
にサンプルに切替る。
【００２４】図６に、サンプル・ホールドを含むＤＡＣ
の診断処理の手順の一例を示す。計算機１は診断指令
時、サンプル・ホールド回路９をホールドに切り替え
（ｓ２０１）、それから演算部１０によるディジタルデ
ータＶDOをＤＡＣ２に出力する（ｓ２０２）。一方、診
断部１１により閾値αを加算した診断用ディジタルデー
タＶDref（ＶDO＋α）を生成し、診断用ＤＡＣ４に出力
し（ｓ２０３）、コンパレータ出力がＬｏｗレベルか判
定する（ｓ２０４）。ＬｏｗであればＤＡＣ２は正常と
判断する。次に、閾値αを減算した診断用ディジタルデ
ータＶDref（ＶDO−α）を出力し（ｓ２０５）、コンパ
レータ出力がＨｉｇｈレベルか判定する（ｓ２０６）。
ＨｉｇｈであればＤＡＣ２は正常と判定する。一方、ス
テップｓ２０４またはｓ２０６で、否と判断されれば、
ＤＡＣ２は異常と判定される（ｓ２１０）。
の診断処理の手順の一例を示す。計算機１は診断指令
時、サンプル・ホールド回路９をホールドに切り替え
（ｓ２０１）、それから演算部１０によるディジタルデ
ータＶDOをＤＡＣ２に出力する（ｓ２０２）。一方、診
断部１１により閾値αを加算した診断用ディジタルデー
タＶDref（ＶDO＋α）を生成し、診断用ＤＡＣ４に出力
し（ｓ２０３）、コンパレータ出力がＬｏｗレベルか判
定する（ｓ２０４）。ＬｏｗであればＤＡＣ２は正常と
判断する。次に、閾値αを減算した診断用ディジタルデ
ータＶDref（ＶDO−α）を出力し（ｓ２０５）、コンパ
レータ出力がＨｉｇｈレベルか判定する（ｓ２０６）。
ＨｉｇｈであればＤＡＣ２は正常と判定する。一方、ス
テップｓ２０４またはｓ２０６で、否と判断されれば、
ＤＡＣ２は異常と判定される（ｓ２１０）。
【００２５】本実施例では、１ホールド期間中に、ホー
ルドしたサンプリング信号のみならず、ＤＡＣの全出力
領域に亘ってオンライン中に診断を行うことも可能にし
ている。このため、ステップｓ２０７で全領域の診断終
了したか判定し、否の場合はＶO 出力設定値を変更して
（ｓ２０８）、ステップｓ２０２に戻る。
ルドしたサンプリング信号のみならず、ＤＡＣの全出力
領域に亘ってオンライン中に診断を行うことも可能にし
ている。このため、ステップｓ２０７で全領域の診断終
了したか判定し、否の場合はＶO 出力設定値を変更して
（ｓ２０８）、ステップｓ２０２に戻る。
【００２６】図７に、ＤＡＣの全出力領域に亘るオンラ
イン診断時のＤＡＣ２，４のアナログ出力と診断用アナ
ログ出力を示す。サンプル・ホールド回路９はサンプル
時、ＤＡＣ２のアナログ出力ＶO をそのまま増幅器３に
出力し、ホールド時は直前のサンプル値をホールド期間
中、つまり次のサンプリングまで保持して増幅器３に出
力する。本実施例では、このホールド期間中に所望の診
断を行う。
イン診断時のＤＡＣ２，４のアナログ出力と診断用アナ
ログ出力を示す。サンプル・ホールド回路９はサンプル
時、ＤＡＣ２のアナログ出力ＶO をそのまま増幅器３に
出力し、ホールド時は直前のサンプル値をホールド期間
中、つまり次のサンプリングまで保持して増幅器３に出
力する。本実施例では、このホールド期間中に所望の診
断を行う。
【００２７】図示例では、ホールド指令により直前のサ
ンプル値ＶOsampがホールドされ、診断モードとなる。
診断では、計算機１はテスト信号としてのデジタル出力
ＶDOtestを、段階的に可変しながら出力して、診断用Ｄ
ＡＣ４の出力Ｖｒｅｆ（ＶDOtest±α）と比較する。た
とえば、ＶDOtestをＤＡＣ２の出力Ｖｏの最小値よりわ
ずかに大きな値から最大値よりわずかに小さな値まで段
階的に可変すれば、オンライン中でのＤＡＣの直線性の
診断も容易に実現できる。
ンプル値ＶOsampがホールドされ、診断モードとなる。
診断では、計算機１はテスト信号としてのデジタル出力
ＶDOtestを、段階的に可変しながら出力して、診断用Ｄ
ＡＣ４の出力Ｖｒｅｆ（ＶDOtest±α）と比較する。た
とえば、ＶDOtestをＤＡＣ２の出力Ｖｏの最小値よりわ
ずかに大きな値から最大値よりわずかに小さな値まで段
階的に可変すれば、オンライン中でのＤＡＣの直線性の
診断も容易に実現できる。
【００２８】次に、本発明のさらに別の実施例を説明す
る。図８は、アナログ出力点数が複数となるアナログ出
力装置の構成図である。本実施例では、図５の構成にお
けるサンプル・ホールド回路９と増幅器３を、アナログ
出力端１〜ｎに対応して並列に設け、他は図５と同じ構
成として、診断用ＤＡＣ４やコンパレータ５はそれぞれ
１個だけ設けている。
る。図８は、アナログ出力点数が複数となるアナログ出
力装置の構成図である。本実施例では、図５の構成にお
けるサンプル・ホールド回路９と増幅器３を、アナログ
出力端１〜ｎに対応して並列に設け、他は図５と同じ構
成として、診断用ＤＡＣ４やコンパレータ５はそれぞれ
１個だけ設けている。
【００２９】図９に、図８のアナログ出力装置の診断動
作を示す。計算機１は制御周期毎に、アナログ出力端１
〜ｎへのアナログ出力ＶOi（ｉ＝１〜ｎ）を行わせるた
め、対応するサンプル・ホールド回路９を順次、サンプ
ルモードにしてＶOiのサンプリングを行なわせる。サン
プリングの後は、サンプル・ホールド回路９を直ちにホ
ールドモードに切替て、各々のＶOiをホールドさせる。
ｎ個のサンプリングが終了すると、アナログ出力ＶOi
（ｉ＝１〜ｎ）の診断を行う。この場合、計算機１か
ら、内部記憶していたＶDOｉを順次出力して、ＤＡＣ２
からの各アナログ出力ＶOiに対するＤＡＣ４の診断用出
力Ｖｒｅｆと比較し、その比較結果による診断を行う。
作を示す。計算機１は制御周期毎に、アナログ出力端１
〜ｎへのアナログ出力ＶOi（ｉ＝１〜ｎ）を行わせるた
め、対応するサンプル・ホールド回路９を順次、サンプ
ルモードにしてＶOiのサンプリングを行なわせる。サン
プリングの後は、サンプル・ホールド回路９を直ちにホ
ールドモードに切替て、各々のＶOiをホールドさせる。
ｎ個のサンプリングが終了すると、アナログ出力ＶOi
（ｉ＝１〜ｎ）の診断を行う。この場合、計算機１か
ら、内部記憶していたＶDOｉを順次出力して、ＤＡＣ２
からの各アナログ出力ＶOiに対するＤＡＣ４の診断用出
力Ｖｒｅｆと比較し、その比較結果による診断を行う。
【００３０】アナログ出力端１〜ｎへのサンプル・ホー
ルドによるアナログ出力と、各出力におけるＤＡＣ２の
診断は、プラント等の１制御周期以内で行われる。な
お、複数の制御周期置きに行ったり、制御周期によって
診断対象信号を変することも可能である。また、１つの
出力端のサンプル後、ホールドと同時に診断を開始し、
１端の診断終了後に次端のサンプルに移行するようにし
てもよい。
ルドによるアナログ出力と、各出力におけるＤＡＣ２の
診断は、プラント等の１制御周期以内で行われる。な
お、複数の制御周期置きに行ったり、制御周期によって
診断対象信号を変することも可能である。また、１つの
出力端のサンプル後、ホールドと同時に診断を開始し、
１端の診断終了後に次端のサンプルに移行するようにし
てもよい。
【００３１】
【発明の効果】本発明によれば、Ｄ／Ａ変換器の出力レ
ベルが僅かに変動する異常の検出や、Ｄ／Ａ変換器の広
域出力レンジに亘る診断ができるので、ＤＡＣの診断精
度が向上する。また、アナログ出力レベルを変えること
なく診断が行えるので、アナログ出力装置の動作中にＤ
ＡＣのオンライン診断が可能になる。
ベルが僅かに変動する異常の検出や、Ｄ／Ａ変換器の広
域出力レンジに亘る診断ができるので、ＤＡＣの診断精
度が向上する。また、アナログ出力レベルを変えること
なく診断が行えるので、アナログ出力装置の動作中にＤ
ＡＣのオンライン診断が可能になる。
【００３２】さらに、複数のアナログ出力端に対して
も、診断用のＤ／Ａ変換器とコンパレータによる診断回
路を共通に使用できるので、診断装置の構成をコンパク
トで安価に実現できる。
も、診断用のＤ／Ａ変換器とコンパレータによる診断回
路を共通に使用できるので、診断装置の構成をコンパク
トで安価に実現できる。
【図１】本発明の一実施例となるアナログ出力装置の構
成図。
成図。
【図２】一実施例による計算機の診断手順を示すフロー
チャート。
チャート。
【図３】２つのＤ／Ａ変換器の診断時の出力電圧を示す
タイムチャート。
タイムチャート。
【図４】図３の出力電圧によるコンパレータ出力を示す
タイムチャート。
タイムチャート。
【図５】本発明の他の実施例となるアナログ出力装置の
構成図。
構成図。
【図６】図５の実施例における診断手順を示すフローチ
ャート。
ャート。
【図７】図５の実施例における２つのＤ／Ａ変換器の診
断時の出力電圧を示すタイムチャート。
断時の出力電圧を示すタイムチャート。
【図８】本発明の更に他の実施例となるアナログ出力装
置の構成図。
置の構成図。
【図９】図８の実施例におけ診断動作を示すタイムチャ
ート。
ート。
１…計算機、２…Ｄ／Ａ変換器、３…増幅器、４…診断
用Ｄ／Ａ変換器、５…コンパレータ、９…サンプル・ホ
ールド回路、１０…制御演算部、１１…診断部。
用Ｄ／Ａ変換器、５…コンパレータ、９…サンプル・ホ
ールド回路、１０…制御演算部、１１…診断部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長山 修一 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 伊藤 佳樹 茨城県日立市大みか町五丁目２番１号 日 立プロセスコンピュータエンジニアリング 株式会社内 (72)発明者 道券 知彦 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか事業所内 Ｆターム(参考） 5J022 AB01 AC05 CA10 CB01 CB06 CC02 CF01 CF02
Claims (6)
- 【請求項１】 演算されたディジタルデータを入力し、
アナログ信号に変換して出力するディジタル／アナログ
変換器（以下、第１のＤ／Ａ変換器と呼ぶ）の診断方法
において、 前記ディジタルデータに誤差の範囲を示す閾値を加算し
て診断用Ｄ／Ａ変換器に入力し、前記第１のＤ／Ａ変換
器から出力されるアナログデータと前記診断用Ｄ／Ａ変
換器から出力される診断用アナログデータをコンパレー
タに入力して比較し、両者の大小関係に応じて得られる
コンパレータ出力のハイレベル（Ｈ）またはロウレベル
（Ｌ）に基づいて、前記第１のＤ／Ａ変換器の異常の有
無を判定することを特徴とするＤ／Ａ変換器の診断方
法。 - 【請求項２】 請求項１において、 前記閾値として正／負（または大／小）の値をタイミン
グを変えて前記ディジタルデータに加算し、前記アナロ
グデータが上限または下限の誤差範囲を超えるとき、前
記第１のＤ／Ａ変換器の異常を判定することを特徴とす
るＤ／Ａ変換器の診断方法。 - 【請求項３】 演算されたディジタルデータを入力し、
アナログ信号に変換する第１のＤ／Ａ変換器を介して外
部にアナログ出力するアナログ出力装置の自己診断方法
において、 前記第１のＤ／Ａ変換器から出力されるアナログデータ
をサンプリングするとともにそのサンプル値をホールド
し、該ホールドの期間中に請求項１または２の記載によ
るＤ／Ａ変換器の診断方法を実行することを特徴とする
アナログ出力装置の自己診断方法。 - 【請求項４】 制御演算を行う計算装置と、演算された
ディジタルデータを入力してアナログ信号に変換する第
１のＤ／Ａ変換器を備え、変換されたアナログ出力をプ
ラント等の出力端に出力するアナログ出力装置におい
て、 前記計算装置により前記ディジタルデータに誤差の範囲
を示す閾値を加算された診断用ディジタルデータを入力
する診断用Ｄ／Ａ変換器と、前記第１のＤ／Ａ変換器か
ら出力されるアナログデータと前記診断用Ｄ／Ａ変換器
から出力される診断用アナログデータを比較するコンパ
レータと、前記コンパレータの比較結果を前記計算装置
にフィードバックする回路を有し、前記コンパレータの
出力レベルのハイまたはロウに基づいて、前記第１のＤ
／Ａ変換器の異常の有無を判定する自己診断装置を設け
たことを特徴とするアナログ出力装置。 - 【請求項５】 請求項４において、 前記第１のＤ／Ａ変換器と前記出力端の間に、前記計算
装置による制御周期内にサンプリングとホールドの切替
を行うサンプル・ホールド回路を設け、前記ホールドの
期間に前記自己診断装置によるオンライン診断を実行す
るようにしたことを特徴とするアナログ出力装置。 - 【請求項６】 請求項５において、 前記出力端が複数の場合、各出力端と前記第１のＤ／Ａ
変換器との間に複数のサンプル・ホールド回路を設けた
ことを特徴とするアナログ出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32287199A JP2001144614A (ja) | 1999-11-12 | 1999-11-12 | Ｄ／ａ変換器の診断方法およびアナログ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32287199A JP2001144614A (ja) | 1999-11-12 | 1999-11-12 | Ｄ／ａ変換器の診断方法およびアナログ出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144614A true JP2001144614A (ja) | 2001-05-25 |
Family
ID=18148552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32287199A Pending JP2001144614A (ja) | 1999-11-12 | 1999-11-12 | Ｄ／ａ変換器の診断方法およびアナログ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144614A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062836A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこの駆動回路の駆動電流の適否検査方法 |
| JP2009246726A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | アナログ出力装置及び該アナログ出力装置に用いられるアナログ出力診断方法 |
| JP2016152387A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社ニューフレアテクノロジー | 電子線描画装置 |
| CN110658801A (zh) * | 2018-06-28 | 2020-01-07 | 西门子股份公司 | 用于以故障安全的方式提供模拟输出值的方法和系统 |
-
1999
- 1999-11-12 JP JP32287199A patent/JP2001144614A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005062836A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこの駆動回路の駆動電流の適否検査方法 |
| JP2009246726A (ja) * | 2008-03-31 | 2009-10-22 | Nec Corp | アナログ出力装置及び該アナログ出力装置に用いられるアナログ出力診断方法 |
| JP2016152387A (ja) * | 2015-02-19 | 2016-08-22 | 株式会社ニューフレアテクノロジー | 電子線描画装置 |
| CN110658801A (zh) * | 2018-06-28 | 2020-01-07 | 西门子股份公司 | 用于以故障安全的方式提供模拟输出值的方法和系统 |
| CN110658801B (zh) * | 2018-06-28 | 2022-10-14 | 西门子股份公司 | 用于以故障安全的方式提供模拟输出值的方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
| JP3861874B2 (ja) | Ａｄ変換器の故障検出装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JP2000295102A (ja) | Ａｄ変換器又はｄａ変換器のためのデジタルキャリブレーション方法及び装置 | |
| US6549150B1 (en) | Integrated test structure and method for verification of microelectronic devices | |
| JPS5940721A (ja) | デジタル・アナログ変換器用診断装置 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JPH1014083A (ja) | ディジタルリレーのアナログ監視及び自動調整方式 | |
| JP2002084191A (ja) | 電気信号測定器 | |
| JP2006304365A (ja) | Ａｄ変換器の故障検出装置 | |
| JP2949940B2 (ja) | Ｄ／ａ変換器の自己診断装置 | |
| JP2735076B2 (ja) | アナログ／ディジタル変換器の試験方法 | |
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| KR100284285B1 (ko) | 싸이클릭 아날로그/디지털 변환기 | |
| JPH118557A (ja) | Ａ／ｄ変換器 | |
| JP2001077691A (ja) | 半導体集積回路のテスト方法及び情報記憶媒体 | |
| JP3499674B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JP2794050B2 (ja) | Ａｄ変換器試験装置 | |
| JP4502448B2 (ja) | Ｉｃ試験装置における電圧発生器の校正方法・電圧発生器の校正装置 | |
| JPH1174789A (ja) | Ａ／ｄコンバータ測定装置 | |
| JP2001257589A (ja) | Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 | |
| JP3003282B2 (ja) | 回路検査装置 | |
| JPH10253795A (ja) | 核計装装置の出力調整回路 | |
| US20050209809A1 (en) | Method for controlling a measuring apparatus | |
| JPS5963577A (ja) | 電圧発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050125 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050524 Free format text: JAPANESE INTERMEDIATE CODE: A02 |