JP4502448B2 - Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 - Google Patents
Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 Download PDFInfo
- Publication number
- JP4502448B2 JP4502448B2 JP2000100325A JP2000100325A JP4502448B2 JP 4502448 B2 JP4502448 B2 JP 4502448B2 JP 2000100325 A JP2000100325 A JP 2000100325A JP 2000100325 A JP2000100325 A JP 2000100325A JP 4502448 B2 JP4502448 B2 JP 4502448B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- offset
- generator
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
この発明は半導体集積回路素子(以下半導体デバイスと称す)を試験する半導体デバイス試験装置に利用されている電圧発生器の校正方法及び校正装置に関する。
【0002】
【従来の技術】
図4に半導体デバイス試験装置の概略の校正を示す。図中TESは半導体デバイス試験装置の全体を示す。半導体デバイス試験装置TESは主制御器11と、パターン発生器12、タイミング発生器13、波形フォーマッタ14、論理比較器15、ドライバ16、アナログ比較器17、不良解析メモリ18、論理振幅基準電圧源21、比較基準電圧源22、デバイス電源23等により構成される。
【0003】
主制御器11は一般にコンピュータシステムによって構成され、利用者が制作した試験プログラムにしたがって主にパターン発生器12とタイミング発生器13を制御し、パターン発生器12から試験パターンデータを発生させ、このパターンデータを波形フォーマッタ14で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源21で設定した振幅値を持った波形に電圧増幅するドライバ16を通じて被試験デバイス19に印加し記憶させる。
【0004】
被試験デバイス19から読み出した応答信号は、アナログ比較器17で比較基準電圧源22から与えられる基準電圧と比較し、所定の論理レベル(H論理の電圧、L論理の電圧)を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器15でパターン発生器12から出力される期待値と比較し、期待値と不一致が発生した場合は、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ18に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。
【0005】
ここで、タイミング発生器13は被試験デバイス19に与える試験パターン信号の波形の立上りのタイミング及び立ち下りのタイミングを規定するタイミングと、論理比較器15で論理比較のタイミングを規定するストローブパルスのタイミングを発生する。
これらの各タイミングは利用者が作成した試験プログラムに記載され、利用者が意図したタイミングで被試験デバイス19を動作させ、またその動作が正常か否かを試験できるように構成されている。
【0006】
図4では被試験デバイス19の一つの入力ピンに試験パターン信号を供給する構成と、一つの出力ピンから出力される応答信号を取り込んで論理比較する構成を示しているが、現実には図4に示した構成が被試験デバイス19のピンの数だけ設けられる。被試験デバイス19がメモリであるものとすると64ピン程度、被試験デバイス19がロジックICの場合は250〜500ピン程度となる。
ここで、アナログ比較器17の構成を更に詳細に説明する。アナログ比較器17は図5示すように2個の電圧比較器CP1とCP2を装備し、また比較基準電圧源22は2個の電圧発生器22Aと22Bとを装備して構成される。一方の電圧比較器CP1の非反転入力端子には電圧発生器22AからH論理側の比較電圧VOHを印加し、他方の電圧比較器CP2の反転入力端子には電圧発生器22BからL論理側の比較電圧VOLを印加する。電圧比較器CP1の反転入力端子と電圧比較器CP2の非反転入力端子は共通接続して入力端子17Aに接続し、その入力端子17Aに被試験半導体デバイスの応答出力信号VOを印加する。
【0007】
この応答出力信号V0と比較電圧VOH、VOLとの関係を図6に示す関係から明らかなように、被試験半導体デバイスの応答出力信号VOのL論理が比較電圧VOLより負側であれば、電圧比較器CP2はL論理を出力し、このL論理を出力することによりアナログ比較器17の比較結果としてはパスと判定する。
応答出力信号VOのH論理が比較電圧VOHより正側であれば、電圧比較器CP1はL論理を出力し、このL論理を出力することにより、アナログ比較器17の比較結果としてはパスと判定する。
【0008】
上述したように、電圧比較器CP1とCP2は電圧発生器22Aと22Bに設定した比較電圧VOH及びVOLを基準にして被試験半導体デバイス19が出力した信号VOの論理値を判定するものであるから、これらの比較電圧VOH及びVOLは間違いなく正しい値に設定されていなければならない。
電圧発生器22A及び22Bは何れにおいてもその基本機能として発生させるべき電圧値をデジタル値で入力すると、その電圧値をアナログ電圧で正しく出力することが要求される。このために補正演算手段が設けられ、この補正演算手段により、いかなる電圧値を設定しても正しくその電圧をアナログ電圧で出力するように構成される。
【0009】
図7は電圧発生器22A又は22Bの内部の構造を示す。24は出力すべき電圧値をデジタル値で設定する電圧設定器、25はオフセット電圧を設定するオフセット設定器、26は加算器、27は利得設定器、28は乗算器、29はデジタル−アナログ変換器を示す。
加算器26では電圧設定器24に設定した設定値からオフセット電圧を除去する動作を実行する。電圧設定器24に設定する電圧値及びオフセット電圧値、利得の値はそれぞれ主制御器11からバスラインBUSを通じて設定される。
【0010】
乗算器28はオフセット電圧が除去された電圧値に利得設定器27に設定した利得を乗算し、その乗算結果をデジタル−アナログ変換器29に入力し、アナログ電圧に変換して出力端子30に出力し、そのアナログ電圧を電圧比較器CP1又はCP2に印加する。
ここで従来行われているオフセット電圧と利得の校正方法について説明する。デジタルーアナログ変換器29は入力される演算値に比例したレベルのアナログ電圧を出力する。演算値は
演算値=(電圧設定値+オフセット値)利得…(1)
で与えられる。
【0011】
(1)式において適切なオフセット値と利得を決定するためには出力端子30に出力されるアナログ電圧の値を少なくとも異なる2点で求める必要がある。最初に仮設定としてオフセット値をF0、利得の値をGAに設定する(図9A)。設定値が0V(S0)と3V(S3)のときの演算値をR0、R3とすると(1)式より、
R0=(S0+F0)GA…(2)
R3=(S3+F0)GA…(3)
が導ける。
【0012】
この演算値R0とR3がデジタル−アナログ変換器29に入力されたときの実際のアナログ電圧の値を図8に示すD0、D3とする。また、出力レベルが設定値S0、S3となるべき演算値をG0、G3とする。これらの演算値G0、G3及びR0、R3と出力レベルS0、S3及びD0、D3との間には比例関係にあり、次式が導き出せる。
(G0−R0)/(S0−D0)=(R3−R0)/(D3−R0)…(4)
(G3−R0)/(S3−D0)=(R3−R0)/(D3−R0)…(5)
(4)、(5)式よりG0、G3について解くと、
G0=(D3×R0−D0×R3+S0×R3−S0×R0)…(6)
G3=(D3×R0−D0×R3+S3×R3−S3×R0)…(7)
となる。
【0013】
従って設定値がS0、S3であるときの演算値がG0、G3となるようなオフセット値(N0)と利得値(NG)を求めればよい(図9B)。(2)、(3)式を用いて該当する変数を代入すると、
G0=(S0+N0)×NG…(8)
G3=(S3+N0)×NG…(9)
となり、(8)、(9)式からN0、NGを求めればこれらが校正された補正値となる。
【0014】
N0とNGを決定することにより電圧発生器22A及び22Bの演算値は校正され、設定値と出力値が図9Bに示すように等しい値となる。
上述した校正を行うためには実際に出力値D0とD3を測定しなければならない。
従来はこの出力値D0とD3を測定するために、図10に示すように、アナログ比較器17の入力端子17Aに基準電圧発生器32を選択的に接続し、基準電圧発生器32から正しく校正された基準電圧VSを発生させ、この基準電圧発生器32から出力される基準電圧VSを徐々に変化させながら電圧発生器22A又は22Bが出力している出力値D0又はD3と基準電圧VSとを電圧比較器CP1又はCP2で比較させ、電圧比較器CP1又はCP2の出力の極性が反転したときの基準電圧発生器32の出力電圧VSの値によりD0とD3の値を測定している。
【0015】
尚、電圧比較器CP1又はCP2の出力の極性が反転したことを検出する動作は被試験半導体デバイス19を試験する動作モードを利用して行われる。つまり電圧比較器CP1及びCP2には1テストサイクル毎に1個のストローブパルスSTBが印加される。電圧比較器CP1とCP2はストローブパルスSTBが入力される毎に比較動作を実行し、その比較結果を論理比較器15に送り出す。例えば電圧発生器22Aが正極性のある電圧D0を発生している状態で基準電圧発生器32が電圧D0より小さい電圧VSを入力したとすると、電圧比較器CP1はH論理を出力する。このH論理は論理比較器15では不良(フェイル)として判定される。基準電圧発生器32は1テストサイクル毎に電圧VSを例えば徐々に増大させる基準電圧VSが電圧D0を超えると電圧比較器CP1の出力の極性が反転し、L論理を出力する。
【0016】
論理比較器15はストローブパルスSTBの印加タイミングにおける電圧比較器CP1又はCP2の出力の論理値と期待値とを比較し、L論理を読み取ることにより良(パス)と判定し、その判定結果を主制御器11に送り込む。
【0017】
【発明が解決しようとする課題】
このように、従来は1テストサイクル毎に基準電圧発生器32の電圧VSを論理比較器15の論理比較結果が例えばフェイルからパスに反転するまで徐々に変化させ、論理比較結果が反転したときの基準電圧発生器32の電圧VSの電圧から電圧発生器22A又は22Bが出力している比較電圧D0の値を知る方法によって電圧発生器22A及び22Bが発生する比較電圧を測定し、この測定を値が異なる2点の電圧にわたって測定することにより、電圧発生器22Aと22Bの演算値を求めるものであるから、この測定に時間がかかる欠点がある。
【0018】
然も、基準電圧発生器32の電圧VSを変更した場合、その目的とする電圧に安定するまでのセットリングタイムが比較的長いため、待ち時間が長くかかる欠点がある。つまり基準電圧VSを徐々に変化させる動作を高速化することはできない。
更に、各アナログ比較器17には2台の電圧発生器22Aと22Bが存在し、これらの各電圧発生器22Aと22Bに対してD0とD3の2点ずつ合わせて4点の電圧を測定しなければならない。その上、複数のアナログ比較器17に対して基準電圧発生器32は1台を備えているだけであるから、各アナログ比較器17を順次1台ずつ校正しなければならない。従って各アナログ比較器17に備えた電圧発生器22Aと22Bの発生電圧を校正する作業には長い時間を必要とする欠点がある。
【0019】
この発明の目的はアナログ比較器に付設した電圧発生器の発生電圧を短時間に校正することができるIC試験装置における電圧比較器の校正方法と、この校正方法に従って動作する電圧校正装置を提案するものである。
この発明の請求項1では、被試験ICが出力する応答信号の論理値が所定の電圧を具備しているか否かを比較する電圧比較器と、この電圧比較器に比較電圧を印加する電圧発生器とを具備して構成されるアナログ比較器において、
被試験ICの応答信号が印加される電圧比較器の入力端子に既知の値を持つ基準電圧を印加し、この基準電圧を固定した状態で電圧発生器が出力する比較電圧を変化させ、電圧比較器の比較結果により電圧発生器が出力する比較電圧の値が基準電圧に一致したことを検出して比較電圧の値を特定することを複数の電圧値に対して実行することにより電圧発生器の演算値を求め、この演算値から所望の演算値を得るための補正計数を求めるIC試験装置における電圧発生器の校正方法を提案する。
【0020】
この発明の請求項2では、請求項1記載のIC試験装置における電圧発生器の校正方法において、電圧発生器は発生すべき電圧値を設定する電圧設定器と、オフセット電圧設定器と、これら電圧設定器及びオフセット電圧設定器に設定した各設定値を加算する加算器と、この加算器の加算結果に利得設定値を乗算する乗算器と、この乗算器の乗算結果をアナログ値に変換するデジタル−アナログ変換器とによって構成され、オフセット電圧設定器に設定するオフセット電圧及び利得設定器に設定する利得の値を所望の演算値を得るための補正係数として求めるIC試験装置における電圧発生器の校正方法を提案する。
【0021】
この発明の請求項3では、請求項2記載のIC試験装置における電圧発生器の校正方法において、電圧設定器と基準電圧発生器のそれぞれに同一電圧値S0又はS3を設定し、S0又はS3の各設定状態でオフセット設定器に設定するオフセット電圧値を変化させ、実際にデジタル−アナログ変換器から電圧比較器に印加される比較電圧の値が基準電圧発生器が出力する電圧値S0又はS3と一致するオフセット電圧の値F0又はF3を求め、このオフセット電圧F0又はF3の値により演算値G0又はG3をG0=(S0+F0)GA及びG3=(S3+F3)GAにより確定し、これら演算値G0とG3からG0=(S0+N0)NGとG3=(S0+N0)NGにより目的とする演算値を決定するためのオフセット電圧値N0と、利得値NGを求めるIC試験装置における電圧発生器の校正方法を提案する。
【0022】
この発明の請求項4では、発生させるべき電圧値を設定する電圧設定器と、
オフセット電圧を設定するオフセット電圧設定器と、
電圧設定器に設定した電圧値とオフセット電圧発生器に設定したオフセット電圧を加算し、その加算結果を出力する加算器と、
利得の値を設定する利得設定器と、
この利得設定器に設定した利得の値と加算器から出力される加算結果とを乗算する乗算器と、
この乗算器が出力する乗算結果をアナログ電圧に変換するデジタル−アナログ変換器と、
一方の入力端子に、基準電圧発生器から既知の値を持つ基準電圧が与えられ、他方の入力端子にデジタル−アナログ変換器が出力するアナログ電圧が印加される電圧比較器と、
この電圧比較器の比較出力の論理が反転したことを検出してデジタル−アナログ変換器が出力するアナログ電圧が基準電圧と一致したことを検出する論理比較器と、
電圧設定器及び基準電圧発生器に電圧S0又はS3を設定し、オフセット電圧設定器にオフセット電圧F0を、利得設定器には利得の値GAを仮り設定する制御器と、
この設定状態においてオフセット電圧設定器に設定したオフセット電圧値F0を変化させデジタル−アナログ変換器から電圧比較器に与えるアナログ電圧を変化させるオフセット電圧可変手段と、
アナログ電圧の変更によって基準電圧発生器が出力する電圧S0とS3の一致を検出し、その一致条件を満たすオフセット電圧値F0、F3を求めるオフセット電圧測定手段と、
このオフセット電圧測定手段が測定したオフセット電圧値F0とF3により演算値G0とG3をG0=(S0+F0)GA及びG3=(S3+F3)GAにより確定し、これら演算値G0とG3からG0=(S0+N0)NGとG3=(S3+N0)NGにより目的とする演算値を与えるオフセット電圧値N0と利得の値NGを求める演算手段と、
によって構成したIC試験装置における電圧発生器の校正装置を提案する。
【0023】
【作用】
この発明によるIC試験装置における電圧発生器の校正方法によれば、基準電圧発生器が出力する基準電圧を固定した状態で校正すべき電圧発生器が出力する比較電圧を変化させ、この比較電圧の値と基準電圧の値の一致を検出して電圧発生器が出力する比較電圧の値を知る方法を採るから、基準電圧発生器が出力する基準電圧のセットリングタイムを待つ必要がない。
【0024】
従って比較電圧が基準電圧に一致したか否かを論理比較器で検出すればよく、比較電圧の値を測定する時間を短くすることができる。
更に、基準電圧VSは固定であるから、この基準電圧VSを全てのアナログ比較器17に供給し、各アナログ比較器17で電圧発生器22A又は22Bの電圧を変化させて校正を行うことができるから、一度に複数の電圧発生器の発生電圧の校正を同時に行うことができる。この点で校正に要する時間を大幅に短くできる利点が得られる。
【0025】
【発明の実施例の形態】
図1にこの発明によるIC試験装置に用いられている電圧発生器の校正方法を適用した電圧発生器の校正装置の一実施例を示す。IC試験装置のアナログ比較器17には図5で説明したように2個の電圧比較器CP1とCP2が装備されている。これら2個の電圧比較器CP1とCP2で被試験半導体デバイス19(図4参照)が出力する論理波形のH論理側とL論理側の電圧値が規定した電圧VOH以上であることと、VOL以下であることを確認する動作を実行する。
【0026】
22Aと22Bは電圧比較器CP1とCP2に比較電圧VOHとVOLを印加する電圧発生器を示す。図1ではこの電圧発生器22Aと、22Bが発生する比較電圧の発生特性を決める演算値を校正するモードの接続状態を示す。校正モードでは電圧発生器CP1とCP2の各一方の入力端子を共通接続点Aに接続し、この共通接続点Aに切り替えスイッチSW1の切り替えによって基準電圧発生器32の出力端子を接続する。
【0027】
切り替えスイッチSW1の切り替えによって共通接続点Aに被試験半導体デバイス19が出力する応答出力信号VOに代えて基準電圧発生器32から基準電圧VSを印加する。
主制御器11には、オフセット電圧測定手段11Aと、オフセット電圧可変手段11Bと、演算手段11Cとを設ける。これらオフセット電圧測定手段11Aと、オフセット電圧可変手段11Bと、演算手段11Cはそれぞれ主制御器11を動作させるソフトウェアによって構成される。
【0028】
主制御器11から電圧設定器24と基準電圧発生器32に同一の設定値S0を設定する。これと共に、オフセット電圧設定器25と利得設定器27に仮のオフセット電圧設定値としてF0を、また仮の利得の値としてGAを設定する。この仮の設定状態でオフセット電圧値F0をオフセット電圧可変手段11Bで徐々に(微小値ずつ)変化させ、電圧比較器CP1の出力の論理値が反転するオフセット電圧値F0´を論理比較器15とオフセット電圧測定手段11Aにより測定する。
【0029】
従って、この状態ではデジタル−アナログ変換器29から実際に出力されているアナログ電圧値Q(図2参照)は基準電圧発生器32が出力している電圧S0に限りなく近い値に校正されたことになる。
次に、電圧設定器24と基準電圧発生器32に同一の設定値S3を設定する。これと共に、オフセット電圧設定器25と利得設定器27に仮のオフセット電圧F3と、仮の利得の値GAを設定する。
【0030】
この仮の設定状態でオフセット電圧F3をオフセット電圧可変手段11Bで徐々に変化させ、電圧比較器CP1の論理値が反転するオフセット電圧値F3´を論理比較器15の判定結果とオフセット電圧測定手段11Aにより測定する。
デジタル−アナログ変換器29が出力する電圧Qが基準電圧発生器32に設定した電圧S0とS3に一致するオフセット電圧F0´とF3´が求められたことにより、演算手段11Cは、
G0=(S0+F0´)GA
G3=(S3+F3´)GA
により、電圧発生器CP1の演算値G0とG3の値を決定し、この演算値G0とG3の値から
G0=(S0+N0)NG
G3=(S3+N0)NG
により。目的とするオフセット電圧N0と利得の値NGを求める。この求められたオフセット電圧N0と利得の値NGをオフセット電圧設定器25と利得設定器27に設定することにより、校正が完了する。
【0031】
以上の説明は電圧発生器22Aについて説明したが、電圧発生器22Bに関しても同様に校正することができる。また、他のアナログ比較器に関しても同様に校正を行うことができる。図3はこの発明の変形実施例を示す。この実施例ではドライバ16から出力される駆動信号のH論理とL論理の電圧値を電圧測定器33(基準電圧源32が装備している電圧測定機能)を利用して校正し、この校正されたドライバ16の出力信号を利用して、アナログ比較器17に設けた電圧発生器22Aと22Bの演算値G0とG3を校正する校正方法を採る場合の実施例を示す。
【0032】
つまり、この例ではドライバ16から既知の電圧値S0及びS3に対応する電圧を発生させ、これらの電圧S0とS3を電圧測定器33を利用して測定し、電圧S0とS3を正しい値に校正する。ドライバ16から校正された電圧S0又はS3を出力させ、それぞれの状態で電圧発生器22Aと22Bの校正を行う。
従って、この実施例によれば半導体デバイス試験装置は一般に各ピン毎にドライバ16を装備しているから、各ドライバ16が出力する。例えばH論理とL論理の電圧を上述したS0とS3に校正することにより、図1の実施例と同様に各ピン毎に独立して電圧発生器22Aと22Bの校正を行うことができる。
【0033】
【発明の効果】
以上説明したように、この発明によれば電圧発生器22A又は22Bが出力する電圧Qが基準電圧発生器32が出力する電圧S0とS3に一致する条件を満たすオフセット電圧F0´、F3´を求める校正方法を採るから、基準電圧発生器32の電圧を徐々に変化させる必要はない。つまり、オフセット電圧F0´とF3´を測定する時間は短時間に済ませることができるから、電圧発生器22A及び22Bを校正する時間を短縮することができる。また、基準電圧発生器32が出力する電圧S0とS3を各アナログ比較器17で共用することができ、各アナログ比較器17は個別に校正動作を実行できる。よって同時に多数のアナログ比較器17の電圧発生器22Aと22Bの校正を行うことができる。この結果、従来と比較すると被試験ICのピン数分の1の数値より更に短い時間で電圧発生器の校正を完了することができる利点が得られる。
【図面の簡単な説明】
【図1】この発明による電圧発生器の校正方法を適用して動作する電圧発生器の校正装置の位置実施例を示すブロック図。
【図2】この発明による電圧発生器の校正方法を説明するためのグラフ。
【図3】この発明の変形実施例を説明するためのブロック図。
【図4】半導体デバイス試験装置の概要を説明するためのブロック図。
【図5】半導体デバイス被試験装置に用いられているアナログ比較器の構成と動作を説明するためのブロック図。
【図6】図5に示したアナログ比較器の動作を説明するための波形図。
【図7】従来の電圧発生器の校正方法を説明するためのブロック図。
【図8】従来の電圧発生器の校正方法を説明するためのグラフ。
【図9】従来の校正方法の手順を説明するための図。
【図10】従来の電圧発生器の校正モードの接続状態を説明するためのブロック図。
【符号の説明】
11 主制御器
11A オフセット電圧可変手段
11B オフセット電圧測定手段
11C 演算手段
16 ドライバ
17 アナログ比較器
CP1、CP2 電圧比較器
19 被試験半導体デバイス
22A、22B 電圧発生器
24 電圧設定器
25 オフセット電圧設定器
26 加算器
27 利得設定器
28 乗算器
29 デジタル−アナログ変換器
30 出力端子
32 基準電圧発生器
Claims (2)
- 被試験ICが出力する応答信号の論理値が所定の電圧を具備しているか否かを比較する電圧比較器と、この電圧比較器に比較電圧を印加する電圧発生器とを具備して構成されるIC試験装置における電圧発生器の校正方法において、
上記電圧発生器は発生すべき電圧値を設定する電圧設定器と、オフセット電圧設定器と、これら電圧設定器及びオフセット電圧設定器に設定した各設定値を加算する加算器と、この加算器の加算結果に利得設定器に設定した設定値を乗算する乗算器と、この乗算器の乗算結果をアナログ値に変換するデジタル−アナログ変換器とによって構成され、
上記電圧比較器の上記応答信号を印加する入力端子に基準電圧発生器からの基準電圧を印加し、
上記オフセット電圧設定器にオフセット電圧F0を、上記利得設定器には利得の値GAを仮り設定し、
上記電圧設定器と上記基準電圧発生器のそれぞれに同一電圧値S0又はS3を設定し、
各設定状態で上記オフセット設定器に設定するオフセット電圧値を変化させ、実際に上記デジタル−アナログ変換器から上記電圧比較器に印加される比較電圧の値が上記基準電圧発生器が出力する電圧値S0又はS3と一致するオフセット電圧の値F0又はF3を求め、このオフセット電圧F0又はF3の値により演算値G0又はG3をG0=(S0+F0)GA及びG3=(S3+F3)GAにより確定し、これら演算値G0とG3からG0=(S0+N0)NGとG3=(S0+N0)NGにより目的とする演算値を決定するためのオフセット電圧値N0と、利得値NGを求めることを特徴とするIC試験装置における電圧発生器の校正方法。 - A、発生させるべき電圧値を設定する電圧設定器と、
B、オフセット電圧を設定するオフセット電圧設定器と、
C、上記電圧設定器に設定した電圧値と上記オフセット電圧発生器に設定したオフセット電圧を加算し、その加算結果を出力する加算器と、
D、利得の値を設定する利得設定器と、
E、この利得設定器に設定した利得の値と上記加算器から出力される加算結果とを乗算する乗算器と、
F、この乗算器が出力する乗算結果をアナログ電圧に変換するデジタル−アナログ変換器と、
G、一方の入力端子に、基準電圧発生器から既知の値を持つ基準電圧が与えられ、他方の入力端子に上記デジタル−アナログ変換器が出力するアナログ電圧が印加される電圧比較器と、
H、この電圧比較器の比較出力の論理が反転したことを検出して上記デジタル−アナログ変換器が出力するアナログ電圧が上記基準電圧と一致したことを検出する論理比較器と、
I、上記電圧設定器及び基準電圧発生器に電圧S0又はS3を設定し、上記オフセット電圧設定器にオフセット電圧F0を、上記利得設定器には利得の値GAを仮り設定する制御器と、
J、この設定状態において上記オフセット電圧設定器に設定したオフセット電圧値F0を変化させ上記デジタル−アナログ変換器から上記電圧比較器に与えるアナログ電圧を変化させるオフセット電圧可変手段と、
K、上記アナログ電圧の変更によって上記基準電圧発生器が出力する電圧S0とS3の一致を検出し、その一致条件を満たすオフセット電圧値F0、F3を求めるオフセット電圧測定手段と、
L、このオフセット電圧測定手段が測定したオフセット電圧値F0とF3により演算値G0とG3をG0=(S0+F0)GA及びG3=(S3+F3)GAにより確定し、これら演算値G0とG3からG0=(S0+N0)NGとG3=(S3+N0)NGにより目的とする演算値を与えるオフセット電圧値N0と利得の値NGを求める演算手段と、
によって構成したことを特徴とするIC試験装置における電圧発生器の校正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100325A JP4502448B2 (ja) | 2000-04-03 | 2000-04-03 | Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000100325A JP4502448B2 (ja) | 2000-04-03 | 2000-04-03 | Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001281292A JP2001281292A (ja) | 2001-10-10 |
JP4502448B2 true JP4502448B2 (ja) | 2010-07-14 |
Family
ID=18614548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000100325A Expired - Fee Related JP4502448B2 (ja) | 2000-04-03 | 2000-04-03 | Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4502448B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4745809B2 (ja) * | 2005-12-06 | 2011-08-10 | 株式会社幸大ハイテック | 電流電圧印加・測定装置及び半導体検査装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6382382A (ja) * | 1986-09-26 | 1988-04-13 | Advantest Corp | Icテスト用直流源の校正装置 |
JPH01301187A (ja) * | 1988-05-30 | 1989-12-05 | Hitachi Electron Eng Co Ltd | Ic試験装置における直流電源装置 |
JPH07159482A (ja) * | 1993-12-07 | 1995-06-23 | Mitsubishi Electric Corp | 半導体試験装置 |
JPH10227837A (ja) * | 1997-02-14 | 1998-08-25 | Yokogawa Electric Corp | 半導体テスト装置の試験電圧校正装置及び方法 |
JPH10232268A (ja) * | 1997-02-20 | 1998-09-02 | Advantest Corp | 半導体試験装置用比較電圧源 |
-
2000
- 2000-04-03 JP JP2000100325A patent/JP4502448B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6382382A (ja) * | 1986-09-26 | 1988-04-13 | Advantest Corp | Icテスト用直流源の校正装置 |
JPH01301187A (ja) * | 1988-05-30 | 1989-12-05 | Hitachi Electron Eng Co Ltd | Ic試験装置における直流電源装置 |
JPH07159482A (ja) * | 1993-12-07 | 1995-06-23 | Mitsubishi Electric Corp | 半導体試験装置 |
JPH10227837A (ja) * | 1997-02-14 | 1998-08-25 | Yokogawa Electric Corp | 半導体テスト装置の試験電圧校正装置及び方法 |
JPH10232268A (ja) * | 1997-02-20 | 1998-09-02 | Advantest Corp | 半導体試験装置用比較電圧源 |
Also Published As
Publication number | Publication date |
---|---|
JP2001281292A (ja) | 2001-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
JP4249402B2 (ja) | 半導体テストシステム | |
US8275569B2 (en) | Test apparatus and diagnosis method | |
JP4394789B2 (ja) | 半導体デバイス試験方法・半導体デバイス試験装置 | |
JP4502448B2 (ja) | Ic試験装置における電圧発生器の校正方法・電圧発生器の校正装置 | |
US20030063019A1 (en) | Integrated test structure and method for verification of microelectronic devices | |
CN112152623B (zh) | 用于测试模数转换器的系统和方法 | |
WO2004081949A1 (ja) | Dc試験装置及び半導体試験装置 | |
JPH102937A (ja) | Ic試験装置 | |
JP3553509B2 (ja) | 半導体集積回路及びその検査方法 | |
US6253341B1 (en) | IC test system | |
US20070296428A1 (en) | Semiconductor device having supply voltage monitoring function | |
TWI490516B (zh) | Measurement device and method for automatic test equipment | |
JPS63101782A (ja) | Ic試験装置 | |
JP4129723B2 (ja) | 集積回路試験装置及びアナログ波形測定方法 | |
JP2000208569A (ja) | 測定装置及び測定方法 | |
JP2001144614A (ja) | D/a変換器の診断方法およびアナログ出力装置 | |
KR100340057B1 (ko) | 아날로그-디지털변환기의시험방법 | |
JP2983109B2 (ja) | 抵抗検査装置 | |
JPH0694797A (ja) | Icテストシステム | |
JPH1026655A (ja) | Lsiの試験装置 | |
JPH05346454A (ja) | Lsi試験装置 | |
JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
JPH10232268A (ja) | 半導体試験装置用比較電圧源 | |
JP2008275411A (ja) | モニタリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060124 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100316 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100324 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |