CN112152623B - 用于测试模数转换器的系统和方法 - Google Patents

Abstract

本公开涉及用于测试模数转换器的系统和方法。该系统包括信号发生器，用于产生具有第一预设值的第一测试信号，第一测试信号为直流信号。测量单元，用于测量第一测试信号，以获得第一测量值。计算设备，与信号发生器和测量单元连接，以用于确定第一测量值与第一预设值是否匹配；响应于第一测量值与第一预设值不匹配，通过信号发生器来产生具有第二预设值的第二测试信号，第二预设值不同于第一预设值；响应于第一测量值与第一预设值匹配，获取来自模数转换器的测试结果，测试结果包括由模数转换器转换第一测试信号而产生的第一数字信号；以及基于第一测试信号和第一数字信号来确定模数转换器的测试参数。本公开能够有效保证测试ADC的准确性。

Description

用于测试模数转换器的系统和方法

技术领域

本公开的实施例涉及模数转换器（ADC），并且更具体地涉及用于测试模数转换器的系统和方法。

背景技术

在高精度ADC芯片的制造流程中，对ADC的测试发挥了重要作用，并且具有较高的成本，甚至占据ADC制造成本中的很大一部分。因此，如何对高精度ADC进行精确和高效的测试成为研究的热点。

目前，通用测试系统的精度通常在16位以内，难以满足高精度ADC的测试要求。如果在通用测试系统上增加测试电路，则导致成本上升，测试误差增加，并且与通用测试系统的配合困难，难以达到最佳效果。

发明内容

根据本公开的实施例，提供了一种用于测试ADC的系统、方法，能够有效保证测试ADC的准确性。

在第一方面，提供了一种用于测试模数转换器的系统。所述系统包括：信号发生器，用于产生具有第一预设值的第一测试信号，所述第一测试信号为直流信号；测量单元，用于测量所述第一测试信号，以获得第一测量值；以及计算设备，与所述信号发生器和测量单元连接，所述计算设备包括：至少一个处理单元和至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令，所述指令当由所述至少一个处理单元执行时使得所述计算设备用于：确定所述第一测量值与所述第一预设值是否匹配；响应于确定所述第一测量值与所述第一预设值不匹配，通过所述信号发生器来产生具有第二预设值的第二测试信号，所述第二预设值不同于所述第一预设值；响应于确定所述第一测量值与所述第一预设值匹配，获取来自所述模数转换器的测试结果，所述测试结果包括由所述模数转换器转换所述第一测试信号而产生的第一数字信号；以及基于所述第一测试信号和所述第一数字信号来确定所述模数转换器的测试参数。

目前已知的提供测试信号的方法是通过精密电阻分压或手调电位器的方式来提供测试信号。这种已知的方法引入了电阻的误差，包括分压电阻的精度误差和温漂误差，难以保证测试的准确性。通过使用具有误差实时校正能力的直流信号源作为待测ADC的输入信号，可以有效地降低直流输入信号对测试精度的影响。

在一些实施例中，所述信号发生器还用于产生第二测试信号，所述第二测试信号为交流信号；所述测量单元还用于测量所述第二测试信号，以获得多个第二测量值；其中所述测试结果还包括由所述模数转换器转换所述第二测试信号而产生的第二数字信号，并且所述计算设备还用于：基于所述第二测试信号、针对所述第二测试信号的传递函数以及所述第二数字信号来确定所述模数转换器的测试参数，其中针对所述第二测试信号的传递函数是基于由所述信号发生器产生的第三测试信号和由所述测量单元测量所述第三测试信号而获得的多个第三测量值来确定的。在这种实施例中，通过使用具有误差实时校正能力的交流信号源作为待测ADC的输入信号，可以有效地降低交流输入信号对测试精度的影响。此外，针对一种交流信号，可以根据信号源产生的交流信号以及测量单元的测量结果来确定针对这种交流信号的传递函数，从而可以避免针对每个交流信号都进行测量，从而进一步泛化测量和分析过程。

在一些实施例中，所述系统还包括：系统控制器，与所述计算设备连接并且包括FPGA设备和存储器，所述FPGA设备包括用于并行测试多个模数转换器的多个并行处理单元，每一个并行处理单元用于测试所述多个模数转换器中的一个模数转换器，所述存储器用于存储来自所述多个模数转换器的测试结果。本公开的实施例通过使用FPGA设备与存储器相结合的结构作为测试系统的系统控制器，可以很好地利用FPGA并行工作的优势，同时将测试数据缓存在存储器中，从而有效避免数据产生与存储不同步的问题。

在一些实施例中，所述模数转换器被集成在数模混合型SOC中，所述系统还包括：外部存储器，位于所述数模混合型SOC之外与所述数模混合型SOC连接，用于存储所述模数转换器的多个测试项目的参数配置列表，所述参数配置列表包括用于修改所述数模混合型SOC中的寄存器的值的参数。

与普通ADC的测试不同，SOC中的ADC的测试对通用性要求高，需要SOC中的测试程序配合下完成。在ADC测试过程中需要多次改变SOC中的寄存器的配置，例如，已知的方法是通过计算设备或系统控制器与SOC进行通信的方式来更新不同的寄存器值。然而，这种方法导致测试程序复杂，开发周期长。本公开的实施例通过使用配置列表，并将配置列表存在外部存储器，省去了复杂的待测程序和测试过程的通信步骤。以这种方式，极大地节省了测试程序的开发周期，提高了测试效率。

在一些实施例中，所述信号发生器具有14-16位分辨率，并且所述测量单元为至少6位半数字万用表。本公开的实施例可以与通用测试平台的设备进行兼容，而无需使用成本高昂的设备。

在一些实施例中，所述模数转换器为24位精度模数转换器。本公开的实施例可以对高精度ADC进行测试。

在一些实施例中，所述系统还包括温箱，所述温箱至少用于容纳模数转换器，所述温箱与所述计算设备连接并且基于来自所述计算设备的指令来设置所述温箱内的温度。本公开的实施例可以对ADC进行高低温测试。

在第二方面，提供了一种用于测试模数转换器的方法。所述方法包括：通过信号发生器来产生具有第一预设值的第一测试信号，所述第一测试信号为直流信号；通过测量元件来测量所述第一测试信号，以获得第一测量值；确定所述第一测量值与所述第一预设值是否匹配；响应于确定所述第一测量值与所述第一预设值不匹配，通过所述信号发生器来产生具有第二预设值的第二测试信号，所述第二预设值不同于所述第一预设值；响应于确定所述第一测量值与所述第一预设值匹配，获取来自所述模数转换器的测试结果，所述测试结果包括由所述模数转换器转换所述第一测试信号而产生的第一数字信号；以及基于所述第一测试信号和所述第一数字信号来确定所述模数转换器的测试参数。

应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。

附图说明

结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标注表示相同或相似的元素。

图1示出了根据本公开的一些实施例的用于测试模数转换器的系统的框图。

图2示出了根据本公开的一些实施例的用于测试模数转换器的方法的流程图。

图3示出了根据本公开的一些实施例的用于测试模数转换器的方法的流程图。

具体实施方式

现在将参照附图中所示的各种示例性实施例对本公开的构思进行说明。应当理解，这些实施例的描述仅仅为了使得本领域的技术人员能够更好地理解并进一步实现本公开，而并不旨在以任何方式限制本公开的范围。应当注意的是，在可行情况下可以在图中使用类似或相同的附图标记，并且类似或相同的附图标记可以表示类似或相同的元素。本领域的技术人员将理解，从下面的描述中，本文中所说明的结构和/或方法的替代实施例可以被采用而不脱离所描述的本公开的原理和构思。

在本公开的语境中，术语“包括”及其各种变体可以被理解为开放式术语，其意味着“包括但不限于”；术语“基于”可以被理解为“至少部分地基于”；术语“一个实施例”可以被理解为“至少一个实施例”；术语“另一实施例”可以被理解为“至少一个其它实施例”。其他可能出现但在此处未提及的术语，除非明确说明，否则不应以与本公开的实施例所基于的构思相悖的方式做出解释或限定。

图1示出了根据本公开的一些实施例的用于测试模数转换器的系统100的框图。系统100包括计算设备102，其用于控制系统100的整体操作。例如，计算设备102可以控制测试程序的开始和结束、待测ADC或SOC的配置、信号源的控制、温度控制以及后续的数据存储与分析。

计算设备102与信号发生器104连接，例如，计算设备102可以通过通用接口总线（GPIB）与信号发生器104连接。计算设备102可以控制信号发生器104来产生测试信号，例如，直流信号、交流信号等。信号发生器104作为信号源根据计算设备102的指示来产生测试信号，并将测试信号发送给待测ADC，例如，ADC 111-114等。ADC 111-114可以是高精度ADC，例如，24位精度ADC。例如，ADC 111-114可以集成在模数混合型SOC中。应当理解，尽管这里示出了四个ADC，然而这仅作为示例提供，系统100可以对更多或更少的ADC进行测量。

如图1所示，测量单元106与信号发生器104连接，并可以测量信号发生器104产生的测试信号，从而对测试信号进行校准。例如，测量单元106可以是数字万用表，其中数字万用表可以具有至少6位半精度，优选地具有八位半精度。由于成本等各方面原因，信号发生器104的精度通常不足够高，而无法应用于高精度ADC测试。例如，信号发生器104可能具有14-16位分辨率，即，可以使用通用测试系统中的信号源。然而，通过测量单元106的校准，系统100可以应用于高精度ADC的测试。

在ADC的测试过程中，可能使用直流信号和交流信号，并且信号发生器104可以产生直流信号，也可以产生交流信号。系统100不仅可能对信号发生器104产生的直流信号进行校准，也可以对信号发生器104产生的交流信号进行校准。例如，测量单元106可以对信号发生器104输出的直流信号进行实时较正，最大程度地避免了信号源引入的误差。尽管测量单元106无法对交流信号的波形进行实时较正，测量单元106可以确定信号源的传递函数，将确定的传递函数作为ADC分析的依据。

在一些实施例中，对于交流信号，可以通过测量单元106来测量大量的点，以确定交流信号的波形。例如，可以对交流信号测量2²⁴个信号点。测量单元106的精度较高，测量单元106所测量的信号点可以更加准确地反映交流信号。因此，测量单元106获得的测量数据可以代替原始交流信号的数据进行ADC分析。

测量单元106可能需要采集大量信号点才能完成对交流信号的采样，因此可能需要占用较多的时间，不适合针对每个交流信号测量。在这种情况下，为了进一步泛化测量和分析过程，针对一种交流信号（例如，正弦波信号），可以根据信号源产生的交流信号以及测量单元的测量结果来确定针对该交流信号的传递函数。例如，信号源可以产生正弦波信号，然后测量单元对该正弦波信号进行测量，计算机根据正弦波信号和测量数据来确定两个信号之间的传递函数。相应地，对于其他正弦波信号，可以根据这些正弦波信号以及先前测量的传递函数来确定这些交流信号的更加精确的数据，而测量单元106无需进行同步的测量。

目前已知的提供测试信号的方法是通过精密电阻分压或手调电位器的方式来提供测试信号。这种方法引入了电阻的误差，包括分压电阻的精度误差和温漂误差，难以保证测试的准确性。通过使用具有误差实时校正能力的信号源作为待测ADC的输入信号，可以有效地降低输入信号对测试精度的影响。

在一些实施例中，系统100还可以包括系统控制器108，其与计算设备102连接，例如，通过通用串行总线（USB）与计算设备102连接。系统控制器108可以从计算设备102接收控制指令，以控制ADC 111-114执行相关测试项目。例如，系统控制器108可以与ADC 111-114中的一个或多个通信来写入测试项目的测试参数，从而进行相关测试。

例如，系统控制器108可以包括FPGA设备，FPGA设备可以具有多个并行处理单元，其可以对多个ADC进行并行测试。例如，每一个并行处理单元可以测试ADC 111-114中的一个模数转换器。系统控制器108还可以包括存储器（未示出），用于存储来自ADC 111-114的测试结果。系统控制器108还可以将存储器中存储的测试结果发送给计算设备102，以由计算设备102进行综合分析。例如，控制器108内的存储器可以是同步动态随机存取存储器（SDRAM）。

通过使用FPGA设备与存储器相结合的结构作为测试系统的系统控制器，可以很好地利用FPGA并行工作的优势，同时将测试数据缓存在存储器中，从而有效避免数据产生与存储不同步的问题。

在一些实施例中，ADC 111-114可以集成在模数混合型SOC中。例如，该SOC可以是OTP型SOC，即，包括用于存储测试程序的OTP存储器。与普通ADC的测试不同，SOC中的ADC的测试对通用性要求高，需要SOC中的测试程序配合下完成。在ADC测试过程中需要多次改变SOC中的寄存器的配置，以修改测试参数。例如，已知的方法是通过计算设备或系统控制器与SOC进行通信的方式来更新不同的寄存器值。然而，这种方法导致测试程序复杂，开发周期长。

系统100还可以包括位于SOC之外并与SOC连接的外部存储器120。例如，外部存储器120可以通过I2C总线与SOC和系统控制器108连接，并且可以通过电可擦可编程只读存储器（EEPROM）来实现。如图1所示，外部存储器120位于ADC 111-114之外，并且与ADC 111-114连接。外部存储器120用于存储ADC的多个测试项目的参数配置列表，参数配置列表包括用于修改SOC中的寄存器的值的参数配置。该列表中的各个参数配置可以针对不同的测试项目，并且参数配置列表中的参数配置具有地址偏移，以用于对参数配置进行寻址。外部存储器120可以从系统控制器108接收指令来修改参数配置列表。通过使用配置列表，并将配置列表存在外部存储器，省去了复杂的待测程序和测试过程的通信步骤。以这种方式，极大地节省了测试程序的开发周期，提高了测试效率。

如图1所示，系统100还包括温箱122，温箱122用于容纳系统控制器108、外部存储器120以及ADC 111-114等。温箱122与计算设备102连接，例如，通过RS485接口与计算设备102连接，并且基于来自计算设备102的指令来设置温箱122内的温度。通过改变温箱122内的温度，可以在不同的温度环境下来测试ADC，实现高低温参数测试。

图2示出了根据本公开的一些实施例的用于测试ADC的方法200的流程图。方法200可以由如图1所示的系统100来实现。

在框202，信号发生器104产生具有第一预设值的第一测试信号，其中第一测试信号为直流信号。信号发生器104可以具有14-16位分辨率，即，可以使用通用测试系统中的信号源。例如，第一测试信号可以是预设值为1.5V的电压信号。第一预设值可以是由计算设备102设置，信号发生器104可以从计算设备102接收控制信号，并根据该控制信号来产生第一测试信号。

在框204，测量单元106测量第一测试信号，以获得第一测量值。例如，第一测量值可以是1.9V。测量单元106可以是至少6位半数字万用表，优选8位半数字万用表。

在框206，确定第一测量值与第一预设值是否匹配。如果在框206确定第一测量值与第一预设值不匹配，方法200返回框202。在框202，信号发生器104产生具有第二预设值的第二测试信号，其中第二预设值不同于第一预设值。例如，第二预设值可以是1.4V。以这种方式，可以实时调节测试信号，以使得测试信号达到预期的精度。

如果在框206确定第一测量值与第一预设值匹配，方法200前进至框208。在框208，获取来自ADC（例如，ADC 111）的测试结果，该测试结果包括由ADC转换第一测试信号而产生的第一数字信号。例如，模数转换器可以是24位精度模数转换器。

在框210，基于第一测试信号和第一数字信号来确定ADC的测试参数。ADC的测试参数具有很多类型，不同类型的测试参数可能使用不同的方法来进行计算。应当理解，可以通过各种已知或将来开发的方法来计算模数转换器的测试参数。

在方法200中，通过使用具有误差实时校正能力的直流信号源作为待测ADC的输入信号，可以有效地降低直流输入信号对测试精度的影响。

图3示出了根据本公开的一些实施例的用于测试ADC的方法300的流程图。方法300可以由如图1所示的系统100来实现。

在框302，信号发生器104产生第二测试信号，第二测试信号为交流信号。例如，第二测试信号可以是正弦波信号、方波信号等信号。

在框304，测量单元106测量第二测试信号，以获得多个第二测量值。这些第二测量值可以通过采样第二测试信号获得并且可以体现第二测试信号的波形。

在框306，计算设备102基于第二测试信号、针对第二测试信号的传递函数以及第二数字信号来确定所述模数转换器的测试参数，其中第二数字信号是由ADC（例如，ADC111）转换第二测试信号而产生的。ADC的测试参数具有很多类型，不同类型的测试参数可能使用不同的方法来进行计算。应当理解，可以通过各种已知或将来开发的方法来计算模数转换器的测试参数。此外，针对第二测试信号的传递函数可以是基于由信号发生器104产生的第三测试信号和由测量单元106测量所述第三测试信号而获得的多个第三测量值来确定的。例如，测量单元106可以针对第三测试信号测量大量的第三测量值，以精确描述第三测试信号。传递函数的测试可以在一次测试开始之前，也可以在多次测试之后确定，也可以周期性确定（例如，每一天测定校准一次）。

在方法300中，通过使用具有误差实时校正能力的交流信号源作为待测ADC的输入信号，可以有效地降低交流输入信号对测试精度的影响。应当理解，尽管图2和图3分别描述了直流信号和交流信号的情形，然而，这两种情形可以相互结合在一个实施例中。例如，在一个测试参数的过程中可能同时使用直流信号和交流信号。换言之，框210和306可以在一个步骤中实现并且可以用于确定同一个测试参数。

在一些实施例中，可以通过系统控制器内的FPGA设备中的多个并行处理单元来并行测试多个模数转换器，其中每一个并行处理单元用于测试多个模数转换器中的一个模数转换器。此外，通过系统控制器内的存储器来存储来自多个模数转换器的测试结果。通过使用FPGA设备与存储器相结合的结构作为测试系统的系统控制器，可以很好地利用FPGA并行工作的优势，同时将测试数据缓存在存储器中，从而有效避免数据产生与存储不同步的问题。

计算设备102控制用于容纳ADC等的温箱122，以设置温箱内122的温度。通过在不同的温度点进行测试，可以实现高低温参数的测试。

在一些实施例中，在外部存储器中存储模数转换器的多个测试项目的参数配置列表，其中外部存储器位于数模混合型SOC之外与数模混合型SOC连接，参数配置列表包括用于修改数模混合型SOC中的寄存器的值的参数配置。通过使用配置列表，并将配置列表存在外部存储器，省去了复杂的待测程序和测试过程的通信步骤。以这种方式，极大地节省了测试程序的开发周期，提高了测试效率。

附图中的流程图和框图显示了根据本公开的多个实施例的系统和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所公开的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其他普通技术人员能理解本文公开的各实施例。

Claims (6)

1.一种用于测试模数转换器的系统，包括：

信号发生器，用于产生具有第一预设值的第一测试信号，所述第一测试信号为直流信号，所述信号发生器具有14-16位分辨率；

数字万用表，用于测量所述第一测试信号，以获得第一测量值，所述数字万用表为至少6位半数字万用表；以及

计算设备，与所述信号发生器和所述数字万用表连接，所述计算设备包括：至少一个处理单元和至少一个存储器，所述至少一个存储器被耦合到所述至少一个处理单元并且存储用于由所述至少一个处理单元执行的指令，所述指令当由所述至少一个处理单元执行时使得所述计算设备用于：

确定所述第一测量值与所述第一预设值是否匹配；

响应于确定所述第一测量值与所述第一预设值不匹配，通过所述信号发生器来产生具有第二预设值的第二测试信号，以使得测试信号达到预期的精度，所述第二预设值不同于所述第一预设值；

响应于确定所述第一测量值与所述第一预设值匹配，获取来自所述模数转换器的测试结果，所述测试结果包括由所述模数转换器转换所述第一测试信号而产生的第一数字信号；以及

基于所述第一测试信号和所述第一数字信号来确定所述模数转换器的测试参数；

其中所述第二测试信号为交流信号；

所述数字万用表还用于测量所述第二测试信号，以获得多个第二测量值；

其中所述测试结果还包括由所述模数转换器转换所述第二测试信号而产生的第二数字信号，并且所述计算设备还用于：

基于所述第二测试信号、针对所述第二测试信号的传递函数以及所述第二数字信号来确定所述模数转换器的测试参数，其中针对所述第二测试信号的传递函数是基于由所述信号发生器产生的第三测试信号和由所述数字万用表测量所述第三测试信号而获得的多个第三测量值来确定的，其中通过所述多个第三测量值来校准所述第二测试信号；

系统控制器，与所述计算设备连接并且包括FPGA设备和存储器，所述FPGA设备包括用于并行测试多个模数转换器的多个并行处理单元，每一个并行处理单元用于测试所述多个模数转换器中的一个模数转换器，所述存储器用于存储来自所述多个模数转换器的测试结果，其中所述模数转换器被集成在数模混合型SOC中，所述系统还包括：

外部存储器，位于所述数模混合型SOC之外、与所述数模混合型SOC连接，用于存储所述模数转换器的多个测试项目的参数配置列表，所述参数配置列表包括用于修改所述数模混合型SOC中的寄存器的值的参数。

2.根据权利要求1所述的系统，其中所述模数转换器为24位精度模数转换器。

3.根据权利要求1所述的系统，还包括温箱，所述温箱至少用于容纳所述模数转换器，所述温箱与所述计算设备连接并且被配置为基于来自所述计算设备的指令来设置所述温箱内的温度。

4.一种用于测试模数转换器的方法，包括：

通过信号发生器来产生具有第一预设值的第一测试信号，所述第一测试信号为直流信号，其中所述信号发生器具有14-16位分辨率；

通过数字万用表来测量所述第一测试信号，以获得第一测量值，所述数字万用表为至少6位半数字万用表；

确定所述第一测量值与所述第一预设值是否匹配；

响应于确定所述第一测量值与所述第一预设值不匹配，通过所述信号发生器来产生具有第二预设值的第二测试信号，以使得测试信号达到预期的精度，所述第二预设值不同于所述第一预设值，其中所述第二测试信号为交流信号；

响应于确定所述第一测量值与所述第一预设值匹配，获取来自所述模数转换器的测试结果，所述测试结果包括由所述模数转换器转换所述第一测试信号而产生的第一数字信号；以及

基于所述第一测试信号和所述第一数字信号来确定所述模数转换器的测试参数；

通过所述数字万用表来测量所述第二测试信号，以获得多个第二测量值；

其中所述测试结果还包括由所述模数转换器转换所述第二测试信号而产生的第二数字信号，并且所述方法还包括：

基于所述第二测试信号、针对所述第二测试信号的传递函数以及所述第二数字信号来确定所述模数转换器的测试参数，其中针对所述第二测试信号的传递函数是基于由所述信号发生器产生的第三测试信号和由所述数字万用表测量所述第三测试信号而获得的多个第三测量值来确定的，其中通过所述多个第三测量值来校准所述第二测试信号；

通过系统控制器内的FPGA设备中的多个并行处理单元来并行测试多个模数转换器，其中每一个并行处理单元用于测试所述多个模数转换器中的一个模数转换器；以及

通过所述系统控制器内的存储器来存储来自所述多个模数转换器的测试结果；

所述模数转换器被集成在数模混合型SOC中，所述方法还包括：在外部存储器中存储所述模数转换器的多个测试项目的参数配置列表，其中所述外部存储器位于所述数模混合型SOC之外与所述数模混合型SOC连接，所述参数配置列表包括用于修改所述数模混合型SOC中的寄存器的值的参数。

5.根据权利要求4所述的方法，其中所述模数转换器为24位精度模数转换器。

6.根据权利要求4所述的方法，还包括：

控制至少用于容纳所述模数转换器的温箱，以设置所述温箱内的温度。