CN1210571C - 在非易失性存储器中存储引线校准数据的基于事件的测试系统 - Google Patents
在非易失性存储器中存储引线校准数据的基于事件的测试系统 Download PDFInfo
- Publication number
- CN1210571C CN1210571C CNB011097728A CN01109772A CN1210571C CN 1210571 C CN1210571 C CN 1210571C CN B011097728 A CNB011097728 A CN B011097728A CN 01109772 A CN01109772 A CN 01109772A CN 1210571 C CN1210571 C CN 1210571C
- Authority
- CN
- China
- Prior art keywords
- data
- test
- calibration data
- event
- plugboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/12—Circuits for multi-testers, i.e. multimeters, e.g. for measuring voltage, current, or impedance at will
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种基于事件的半导体测试系统,包括:多个插接板,每个插接板有多个插接单元;非易失性存储器,设置在每个插接板内,用来存储插接板上所有插接单元的有关误差因素的校准数据;以及微处理器,设置在每个插接板内,用于管理所有插接单元的校准数据以及执行校准过程;其中,每个插接单元均被配置成一个基于事件的测试器。这种测试系统能够对所有插接板的校准数据实现效费比高、无差错、简单可靠的管理。
Description
本发明涉及一种用来测试诸如集成电路之类的半导体器件的半导体测试系统,特别是一种基于事件的半导体测试系统,它在插接板内的非易失性存储器中存储对插接单元测试精度有影响的各种参数的校准数据。
在利用半导体测试系统,例如集成电路测试器,对诸如集成电路和大规模集成电路之类的半导体器件进行测试时,集成电路测试器在适当的测试引线上、以预定的测试定时给被测半导体集成电路器件提供测试信号或测试模式(pattern)。集成电路测试器接收被测集成电路器件对应于测试信号所产生的输出响应信号。测试器根据选通信号、以预定的定时,对输出信号进行选通或抽样,将其与所期望的输出数据进行比较,以确定集成电路是否功能正确。
测试信号经过使其达到预期振幅、阻抗及转换速度的驱动器,传送到被测器件。模拟比较器根据选通信号的定时,对被测器件的输出响应信号进行抽样,用来和预定的阈值电压进行比较。驱动器和模拟比较器通常装在一个被称之为引线电子装置的部件之内。由于引线电子装置涉及到了测试信号和响应信号的模拟值,还有直流参数测定的直流电压和直流电流,因此,需要对引线电子装置内的各种参数进行校准,以确保精确的测试。本发明旨在提供一种在半导体测试系统内存储校准数据的技术。
传统上,测试信号和选通信号的定时是以半导体测试系统的测试频率或测试周期为基础进行确定。这种测试系统往往被称之为基于周期型测试系统。除此之外,还有另外一种类型的测试系统,其被称之为基于事件的测试系统,在这种测试系统中,所期望的测试信号和选通信号是根据直接位于每个引线基底上的事件存储器的事件数据来产生。本发明最好适用于这种基于事件的半导体测试系统,不过,也适用于传统的采用完全引线结构的基于周期型半导体测试系统。
在基于事件的测试系统中,使用了事件的概念,在这里,事件是指测试信号的逻辑状态所发生的任何变化。例如,测试信号的上升边缘、测试信号的下降边缘或选通信号的定时边缘所发生的任何变化。事件的定时是根据相对于参考时间点的一个时间长度来进行确定。通常,参考时间点为前一个事件的定时。但是,参考时间点也可以是一个对于所有事件都公用的固定起始时间。
在基于事件的测试系统中,由于定时存储器(事件存储器)内的定时数据不需要含有涉及每个测试周期的波形、矢量、延迟等复杂信息,因此,定时数据的描述能够大大简化。在如前所述的基于事件的测试系统中,存储在事件存储器内的每个事件的定时(事件)数据通常利用当前事件和上个事件之间的时间差来表示。与距离固定起始点的时间差(绝对时间)不同的是,由于相邻事件的时间差(增量时间)通常很小,存储器内的数据尺寸也很小,从而可降低对存储器容量的要求。
如前所述,为了实现对器件参数的精确测试,需要对半导体测试系统内的引线电子装置进行校准。下面以实例的形式说明半导体测试系统中可能需要进行的数据校准的类型,其中包括:(1)补偿参考驱动电压;(2)补偿参考比较(阈值)电压;(3)补偿驱动电流负载;(4)补偿与测试引线相关的参数(直流电压和直流电流)测量电路;(5)补偿用来触发比较的定时选通信号;(6)补偿用来驱动测试引线的测试信号的定时触发器。除此之外,还有其它一些对测试结果的精度和分辨率也有影响的误差因素,其中包括在操作板(performance board)和引线固定装置(pin fixture)内的信号传送延迟时间(操作板和引线固定装置安装在被测器件和插接板之间)。
因此,需要确定一种可在测试系统内保留校准数据的有效方法,以便在经过一定时间间隔时或在每次打开测试系统电源时,对各种参数进行补偿。
本发明的目的之一是提供一种半导体测试系统,它带有多个插接板(pin card),校准数据存储在其中的一个插接板之中,每个插接板有多个插接单元(pin unit),每个插接单元被配置为一个基于事件的测试器。
本发明的目的之二是提供一种基于事件的半导体测试系统,它带有多个插接单元的每个插接板都含有一个非易失性存储器,用来存储插接板各插接单元的各种参数的校准数据。
本发明的目的之三是提供一种基于事件的半导体测试系统,它带有多个插接单元的每个插接板都含有一个非易失性存储器及一个处理器,非易失性存储器用来存储插接板各插接单元的各种参数的校准数据,处理器用来进行插接板的校准过程。
本发明的目的之四是提供一种基于事件的半导体测试系统,它以效费比高、无差错、简单可靠的校准数据管理方式,对所有插接板的校准数据进行管理。
本发明是一种这样的半导体测试系统,它通过产生各种定时事件给被测半导体器件(DUT)提供测试信号,并根据选通信号的定时来评定被测器件的输出结果。事件的定时可以通过更改事件存储器内的定时数据来随意改动。
就本发明而言,这种半导体测试系统带有许多测试通道,用来测试被测半导体器件,经测试通道给被测器件的器件引线提供测试模式,并检验被测器件的输出响应信号。这种测试系统带有多个插接板,每个插接板带有:多个插接单元,用来构成测试通道的一个组成部分;一个非易失性存储器,设置在每个插接板内,用来存储相应插接板上各个插接单元有关误差因素的校准数据;一个微处理器,设置在每个插接板内,用于管理相应插接板上所有插接单元的校准数据并执行校准过程,每个插接单元均被配置为一个基于事件的测试器,测试模式或选通信号直接根据存储在事件存储器内的事件数据来产生,事件存储器确定在一个时间差之后相对于前一个事件所发生的任何变化。
校准数据中包含有用来对被测器件所对应插接板的有关参数的各种误差因素进行补偿的校准数据。例如,校准数据中包含有用于补偿各种误差因素(例如,测试模式的定时、测试模式的参考电压、选通信号的定时及参考比较电压)的校准数据。
就根据本发明的另一种形式而言,基于事件的半导体测试系统还包括有一个操作板及一个引线固定装置。操作板为被测器件所专用,用于将被测器件安装在其上面,且具有信号通道来给被测器件发送信号和从被测器件接收信号;引线固定装置用于把测试系统内多个插接板与操作板相互连接起来。就这种结构形式而言,用于补偿各种误差因素的校准数据中最好包括有:测试模式的定时及参考电压;选通信号的定时;参考比较电压;以及在操作板和引线固定装置内的信号传送延迟。
根据本发明,这种半导体测试系统被配置成在每个插接板内含有一个非易失性存储器,存储用来补偿插接板内所有插接单元的误差因素的校准数据。由于存储校准数据的存储器固定安装在插接板上,因此,能够简化测试系统的生产厂家或用户对校准数据的管理,例如可简化目录清查、更换插接板、更新校准数据等。由于插接板含有一个本地微处理器,因此,还能够大大简化校准过程,包括插接板内各插接单元的数据映象在内。根据本发明,这种基于事件的测试系统能够对所有插接板实现效费比高、无差错、简单可靠的校准数据管理方式。
图1为本发明的半导体测试系统(最好是基于事件的测试系统)的基本结构示意方框图。
图2为图1中所示的引线电子装置的较为详细结构的结构方框图,图中示出了事件发生器所产生的有关驱动事件(测试信号)和抽样事件(选通信号)。
图3为外观图,表示一种在被测器件与插接板之间引入有操作板和引线固定装置的基于事件的测试系统。
图4为示意方框图,表示本发明的基本原理,其中在测试系统内每个插接板的非易失性存储器中存储校准数据。
图5为示意方框图,表示在测试系统内另一种存储校准数据的方式,其中,利用与插接板分离的外部存储装置来存储校准数据。
图6为示意方框图,表示本发明的基于事件的半导体测试系统的基本结构,这种基于事件的测试系统有多个插接板,每个插接板有多个插接单元或基于事件的测试器。
图7为示意方框图,表示本发明的另一个实施例的基本原理,其中校准数据包括用于补偿传送延迟时间(times)的数据,该延迟时间与引线固定装置47和操作板48有关。
图8为一个利用C语言编写的、用于在测试系统通电时进行校准初始化的程序。
图1为一种半导体测试系统(最好是基于事件的测试系统)的基本结构示意方框图。这种基于事件的测试系统包括:一台主计算机12和一个总线接口13,二者均与系统总线(插接总线)14相连;一条内部总线15;地址控制逻辑电路18;失效(failure)存储器17;一个事件存储器,由一个事件计数存储器20和一个事件游标(vernier)存储器21组成;一个事件求和及缩放(scaling)逻辑电路22;事件发生器24;引线电子装置(驱动器和比较器)26。这种基于事件的测试系统用来评定与引线电子装置26相连的被测半导体器件(DUT)28,被测器件通常为存储集成电路[例如随机存取存储器(RAM),只读存储器(ROM)、闪存器]、或逻辑集成电路(例如微处理器和数字式信号处理器)、或芯片系统集成电路。
例如,主计算机12是一台运行UNIX、Window NT或Linux操作系统的工作站。主计算机12作为用户接口,使测试系统的用户能够借此启动和结束测试工作,装载测试程序及其它测试条件或在主计算机内进行测试结果分析。主计算机12通过系统总线14和总线接口13,与硬件测试系统相连。虽然图中未示出,但主计算机12最好是与通信网络相连,以便能够给其它测试系统或计算机网络发送测试信息,或者是从其它测试系统或计算机网络接收测试信息。
内部总线15位于硬件测试系统之内,通常连接到大部分功能模块,例如地址控制逻辑电路18、失效存储器17、事件求和及缩放逻辑电路22、事件发生器24。举例来说,地址控制逻辑电路18可以是一个为硬件测试系统所专用的且用户不可使用的测试器处理器。这个测试器处理器18根据主计算机12的测试程序及条件,来给测试系统内的其它功能模块提供指令。失效存储器17以地址的形式,存储由地址控制逻辑电路18所确定的测试结果,例如被测器件28的失效(failure)信息。存储在失效存储器17中的信息,在被测器件的失效分析阶段使用。
地址控制逻辑电路(地址定序器)18将地址数据提供给事件计数存储器20和事件游标存储器21。在实际测试系统中,将采用多组事件计数存储器和事件游标存储器,每组事件计数存储器和事件游标存储器对应于测试系统的一个测试引线。事件计数存储器和事件游标存储器存储测试信号和选通信号的每个事件的定时数据。事件计数存储器20存储参考时钟的整数部分的定时数据(整数部分),而事件游标存储器21存储参考时钟的小数部分的定时数据(分数部分)。就本发明的具体实例而言,每个事件的定时数据利用距离前一个事件的时间差来表示(延迟时间或增量时间)。
事件求和及缩放逻辑电路22根据事件计数存储器20和事件游标存储器21的增量定时数据,产生表明每个事件的总定时。总定时本质上就是通过对定时数据的整数部分和小数部分进行求和。在对定时数据求和期间,小数数据(整数数据的补偿值(offset))进位也是在事件求和及缩放逻辑电路22中进行。另外,在获得总定时的过程中,可以利用缩放系数对定时数据进行修正,从而相应地修正总定时。
事件发生器24实际上是根据来自事件求和及缩放逻辑电路22的总定时来产生事件。所产生的事件(测试信号和选通信号)通过引线电子装置26,提供给被测器件28。引线电子装置26实际上由多个部件组成,每个部件都含有一个驱动器和一个比较器,还有用来确定相对于被测器件28的输入和输出关系的开关。
图2为引线电子装置26的较为详细的结构方框图,引线电子装置26中含有驱动器35和模拟比较器36。事件发生器24产生驱动事件,驱动事件作为测试信号(测试模式)、经过驱动器35提供给被测器件28的输入引线。另外,事件发生器24还产生抽样事件,抽样事件作为用来对被测器件28的输出信号进行抽样的选通信号,提供给模拟比较器36。模拟比较器36产生的输出信号和事件发生器24产生的期望数据,通过模式比较器38进行比较。如果两者失配,则给图1中所示的失效存储器17发送一个失效信号。
虽然图中未示出,但引线电子装置26中还含有一个直流参数测量电路。直流参数测量包括:给单个器件引线提供直流参考电压,测量单个引线的直流电流,或者,给单个器件引线提供直流参考电流,测量单个引线的直流电压。另外,引线电子装置26中还可以含有一个电路,用来改变被测器件的电源电压和改变器件引线的终端电阻。
由于引线电子装置26涉及到了前面所提到过的各种模拟参数,而且这些参数会随测试系统所使用的部件、测试系统内的物理布局以及时间和环境的变化而发生变化,因此,有必要对这些参数进行校准,以确保对被测半导体器件进行精确测试。
在此,以实例的形式重申一次半导体测试系统中可能需要进行的数据校准的类型,即:(1)补偿参考驱动电压;(2)补偿参考比较(阈值)电压;(3)补偿驱动电流;(4)补偿与测试引线相关的参数(直流电压和直流电流)测量电路;(5)补偿用来触发比较的定时选通信号;(6)补偿用来驱动测试引线的输入信号(测试信号)的定时触发器。
另外,还应当注意的是,在实际测试系统中,测试信号是经过一个操作板和一个引线固定装置(操作板适配器)传送到被测器件。图3以实例的形式,给出了一种在被测器件与引线电子装置之间引入有操作板和引线固定装置的基于事件的测试系统的外观图。操作板和引线固定装置中的信号传送延迟时间,也会在测试中对测试精度和分辨率(resolution)产生影响。
在图3所示的实例中,被测半导体器件28被放置在其专用的操作板48上。主系统44内,有多个插接板。操作板和插接板(图中未示出),通过引线固定装置(操作板适配器)47连接起来。通常,引线固定装置47是一种机械模块,带有为数众多的活动连接引线(例如:pogo-pin),用于将插接板和操作板48进行电连接。
如前所述,要实现对半导体器件的精确测试,就必须对半导体测试系统的各种参数进行校准。测试系统的生产厂家在获得校准数据之后,将其存储在一个存储器内,作为厂家提供的校准数据。用户可以修改或增设保存在存储器内的校准数据,作为现场校准数据。利用校准数据,就能够在经过一定时间间隔之后或在每次打开测试系统电源时对各种参数误差进行补偿。
图4为示意方框图,表示本发明的基本原理,其中在测试系统内存储校准数据。就本发明而言,每个插接板43中有一个存储器75,用来存储校准数据。存储器75为非易失性存储器(例如,闪存器),以便能够在断电时保留数据。非易失性存储器75存储对应于插接板43中所有插接单元66的所有校准数据。非易失性存储器可以是各种形式的存储器,例如:独立存储装置或其它存储装置的一部分。
在对图4进行详细说明之前,首先介绍一下以前采用的校准数据存储方法。在图5所给出的示例中,测试系统所有插接板(也就是所有插接单元)的校准数据,都存储在一个外部存储装置77中。应当指出,图5所给出的示例是本发明的受让人的内部资料或商业秘密,而且本发明的发明人也对其进行过评估。这个示例并不是公众可得到的,从而不属于本发明的现有技术。
外部存储装置77保存插接板所有插接单元的工厂及现场校准数据。举例来说,外部存储装置77是一个软盘或光盘,它和插接板之间是相互分开的,需要插入测试系统的主计算机来读取校准数据。每个插接单元的校准数据,通过映象(mapping)文件78(例如,准备在主计算机内的映象文件78)来进行分配。
本发明的发明人发现,图5所示的结构(外部存储装置77独立于测试系统内的插接板)存在缺点,其原因如下:
首先,必须紧密跟踪校准项和校准数据,还有插接板清单、插接板安装清单及测试系统维修清单。其次,外部存储装置独立于插接板,会提高测试系统生产及维护的总体费用。再次,还会提高软件费用,需要较为复杂的系统配置软件把外置校准数据与目标板相互联系起来。除此之外,校准数据外置还有以下缺点:
(1)需要测试系统从外部存储装置确定和读取校准数据;
(2)如果外部存储装置出现失效,所有插接板的校准数据可能丢失,需要对测试系统的所有插接单元重新进行工厂校准,这很花费时间,需要运送和连接专用的校准设备;
(3)在把插接板装给新的测试系统时,必须把校准数据拷贝下来,并映象到新系统的卡槽;
(4)在测试系统中安装新的插接板,需要插接板附带的插接板校准文件,更新测试系统的校准映象文件和校准数据文件;
(5)从测试系统中卸下几块插接板进行维修时,必须注意一定要准确地其装回各自的原位置。
现在回头参看图4,校准数据被存储在插接板43中的校准数据存储器75中。校准数据存储器75是一种非易失性存储器,能够在断电时保留数据。每个插接板都有一个微处理器,它能够读校准数据存储器和写插接单元寄存器(图中未示出)。本发明将校准数据存储在插接板上非易失性存储器之中的优点如下:
(1)插接板的校准信息位于插接板上的固定位置,易于硬件布置;
(2)每个插接板都带有原厂的校准数据,不需要安装额外的有关数据文件;
(3)用户不需要保留任何专门的卡槽映象文件信息。可利用每个插接板内非易失性存储器所存储的数据来自动生成卡槽映象文件。
(4)用户不需要保留任何的插接卡的校准文件信息。可利用每个插接板内非易失性存储器所存储的数据来自动生成校准文件信息。
(5)需要在系统外部保存的信息量较少,而且校准数据直接和插件板紧密结合,从而可提高测试系统的可靠性;
(6)测试系统能够很方便地利用新的校准数据更新非易失性存储器中所存储的信息,对因时间关系而形成的部件值变化进行补偿;
(7)校准数据存储系统能够有效地在测试系统的插接板中存储用于对插接板进行补偿的校准数据;
(8)利用非易失性存储器系统存储通过处理器寻址的、用于测试设备时使用的校准数据。
图6为示意方框图,表示本发明的基于事件的半导体测试系统的基本结构。这种测试系统有多个插接板43。每个插接板有多个插接单元(事件测试器)66,插接单元对应于测试引线,例如32个插接单元对应于32个测试引线。就图6所示的测试系统而言,插接板43由测试器控制装置(测试系统的主计算机)通过系统总线14进行控制。
在图6中,插接板43将测试模式(测试信号)传送给被测器件28,并检测被测器件随测试信号而产生的输出响应信号。在插接板43和被测器件28之间,测试系统装有引线固定装置47和操作板48,如图3中所示的那样。
举例来说,插接板43含有:对应于32个测试引线的插接单元661~6632、接口53、处理器67和存储器75。在基于事件的测试系统中,每个插接单元66对应于一个测试引线,而且在相同的测试器板内,每个插接单元66具有同样的内部结构。就这个实例而言,插接单元66含有:事件存储器60;事件执行单元(事件求和、缩放及事件发生)47、引线电子装置(驱动器和比较器)26;测试结果(失效)存储器57。失效存储器57存储如前所述的校准数据及其它数据。
事件存储器60,存储用来产生测试模式的事件数据。事件执行单元47,根据事件存储器60的事件数据,产生测试模式。测试模式经过引线电子装置26,提供给被测器件。引线电子装置内的比较器将被测器件的输出信号与期望值进行比较,其结果存储到测试结果存储器57中。
如图6中的虚线所示,被测器件28和引线电子装置26通过引线固定装置47和操作板48连接起来。测试信号,从引线电子装置(驱动器)26到被测器件28,可能会受到引线固定装置47和操作板48内的信号传送延迟时间的影响。同样,输出信号,从被测器件28到引线电子装置26(比较器),也可能会受到引线固定装置47和操作板48内的信号传送延迟时间的影响。
图7为示意方框图,表示本发明的另一个实施例,其中,校准数据包括:用于对在引线固定装置47和操作板48内产生的信号传送延迟时间进行补偿的数据。虽然在引线固定装置47和操作板48内产生的延迟时间信息,和插接板43并没有直接关系,但它与插接单元的整个信号路径长度有关。因此,在插接板43的非易失性存储器75中存储下述校准数据是有益的:(1)操作板的信号传送延迟时间的校准数据;(2)引线固定装置的传送延迟时间的校准数据。
图8为一个利用C语言编写的、用于测试系统通电时进行校准初始化的示例程序。在这个C语言程序的实例中,通过指令“CALIBRATION_MEMORY”对非易失性存储器进行寻地址,通过指令“PIN-UNIT”,对插接单元进行寻址。当接通测试系统的电源时,插接板内的嵌装处理器就执行初始化功能并启动校准过程。图8中描述的内容仅仅是一个示例,在本发明的原理范围内,还有其它许多种可行的校准方法。
根据本发明,半导体测试系统被配置为在每个插接板内都带有一个用来存储校准数据(用于补偿插接板内所有插接单元的误差因素)的非易失性存储器。由于存储校准数据的存储器是固定装在插接板上,因此,能够大大简化生产厂家和用户对校准数据的管理工作,例如清单管理、更换插接板、更新校准数据等工作。另外,由于插接板含有本地微处理器,因此,也使校准工作得以简化,包括插接板内插接单元的数据映象的工作。根据本发明,基于事件的测试系统能够对所有插接板的校准数据实现效费比高、无差错、简单可靠的管理。
虽然在此仅仅描述和介绍了是本发明的最佳实施例,但是,根据上述教导,在不超出本发明的范围的情况下,本发明能够进行许多改进和变化。
Claims (7)
1、一种用来测试半导体器件的半导体测试系统,具有许多测试通道,经测试通道给被测器件的器件引线提供测试模式,并检验被测器件的响应输出,所述的测试系统包括:
多个插接板,每个插接板有多个插接单元,以形成测试通道的一部分;
非易失性存储器,设置在每个插接板内,用来存储校准数据,校准数据用于补偿与安装在对应的插接板上的插接单元有关的误差因素;以及
微处理器,设置在每个插接板内,用来对对应的插接板中所有插接单元来管理校准数据和执行校准过程;以及
其中,每个插接单元均被配置成一个基于事件的测试器,根据存储在事件存储器中的事件数据直接产生测试模式或选通信号,事件存储器确定一个时间差之后相对于前一个事件所发生的任何变化,其中,事件是由事件数据所定义的测试模式或选通信号的逻辑状态的变化点。
2.根据权利要求1所述的半导体测试系统,其中,校准数据包括用来对被测器件所对应插接板的有关参数的各种误差因素进行补偿的校准数据。
3.根据权利要求1所述的半导体测试系统,其中,校准数据包括用于补偿各种误差因素的校准数据,所述的误差因素包括:测试模式的定时、测试模式的参考电压、选通信号的定时及参考比较电压。
4.根据权利要求1所述的半导体测试系统,还包括:
被测器件所专用的操作板,用于将被测器件安装在上面,带有给被测器件发送信号和从被测器件接收信号的信号通道;
引线固定装置,设置在操作板和测试系统主机之间,用于把测试系统内多个插接板与操作板相互连接起来。
5.根据权利要求4所述的半导体测试系统,其中,校准数据包括用于补偿各种误差因素的校准数据,所述的校准数据包括:测试模式的定时、测试模式的参考电压、选通信号的定时和参考比较电压、以及操作板和引线固定装置内的信号传送延迟时间。
6.根据权利要求1所述的半导体测试系统,其中,每个插接单元包括:
事件存储器,用于存储每个事件的定时数据,其中,当前事件的定时数据是利用特定数目的数据位、以距离上个事件的一个延迟时间来表示的;
地址控制逻辑电路,用于产生地址数据和给事件存储器提供地址数据;
根据事件存储器的定时数据来生产测试模式的装置;以及
引线电子装置,用于将测试模式传送给被测器件的相应引线,并从被测器件接收响应输出信号。
7.根据权利要求6所述的半导体测试系统,其中,事件存储器中的定时数据由事件计数数据和事件游标数据组成,所述的事件计数数据描述参考时钟周期的整数倍,所述的事件游标数据描述参考时钟周期的小数部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/547,752 | 2000-04-12 | ||
US09/547,752 US6567941B1 (en) | 2000-04-12 | 2000-04-12 | Event based test system storing pin calibration data in non-volatile memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1323989A CN1323989A (zh) | 2001-11-28 |
CN1210571C true CN1210571C (zh) | 2005-07-13 |
Family
ID=24185981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011097728A Expired - Fee Related CN1210571C (zh) | 2000-04-12 | 2001-04-12 | 在非易失性存储器中存储引线校准数据的基于事件的测试系统 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6567941B1 (zh) |
JP (1) | JP4106197B2 (zh) |
KR (1) | KR100454545B1 (zh) |
CN (1) | CN1210571C (zh) |
DE (1) | DE10118139A1 (zh) |
TW (1) | TW548416B (zh) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7269765B1 (en) * | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
JP3972089B2 (ja) * | 2000-11-30 | 2007-09-05 | 株式会社ルネサステクノロジ | 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法 |
US6870770B2 (en) * | 2001-12-12 | 2005-03-22 | Micron Technology, Inc. | Method and architecture to calibrate read operations in synchronous flash memory |
US7020815B2 (en) * | 2002-08-29 | 2006-03-28 | Micron Technology, Inc. | Memory technology test apparatus |
US7117410B2 (en) * | 2002-12-20 | 2006-10-03 | Teradyne, Inc. | Distributed failure analysis memory for automatic test equipment |
DE602004007906T2 (de) * | 2003-03-19 | 2008-04-10 | Advantest Corp. | Testeinrichtung und einstellverfahren |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
CN100462731C (zh) * | 2003-06-09 | 2009-02-18 | 爱德万测试株式会社 | 图案产生器以及测试装置 |
JP4354236B2 (ja) * | 2003-09-12 | 2009-10-28 | 株式会社アドバンテスト | 試験装置 |
EP1555675B1 (en) * | 2004-01-15 | 2007-07-04 | Infineon Technologies AG | An apparatus for determining the access time and/or the minimally allowable cycle time of a memory |
US7913002B2 (en) * | 2004-08-20 | 2011-03-22 | Advantest Corporation | Test apparatus, configuration method, and device interface |
DE102004052246B3 (de) * | 2004-10-27 | 2006-06-14 | Infineon Technologies Ag | Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente |
JP4933733B2 (ja) * | 2005-01-11 | 2012-05-16 | 株式会社アドバンテスト | 信号伝送システム、信号出力回路基板、信号受信回路基板、信号出力方法、及び信号受信方法 |
US7206710B2 (en) * | 2005-01-14 | 2007-04-17 | Verigy Pte. Ltd. | Incremental generation of calibration factors for automated test equipment |
US7225097B2 (en) * | 2005-07-28 | 2007-05-29 | International Business Machines Corporation | Methods and apparatus for memory calibration |
US8352341B1 (en) * | 2007-02-01 | 2013-01-08 | Relocation Management, LLC | Method and system for managing workforce mobility within a business entity |
US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
CN102479553A (zh) * | 2010-11-25 | 2012-05-30 | 上海华虹Nec电子有限公司 | 有多个需要校准的模拟电路的专用集成电路 |
BR102014024441A2 (pt) * | 2014-03-26 | 2016-08-02 | Mediatek Inc | método para otimização de parâmetro em inicialização de sistema e aparelho utilizando o mesmo |
FR3033412B1 (fr) * | 2015-03-06 | 2019-04-12 | Starchip | Testeur de circuits integres sur une galette de silicium et circuit integre. |
CN106297889B (zh) * | 2015-05-19 | 2019-08-27 | 华邦电子股份有限公司 | 存储器测试系统及其测试方法 |
KR101636485B1 (ko) * | 2016-04-21 | 2016-07-06 | 에스케이하이닉스 주식회사 | 반도체 시스템의 데이터 트래이닝 방법 |
KR101636483B1 (ko) * | 2016-04-21 | 2016-07-06 | 에스케이하이닉스 주식회사 | 반도체 시스템 및 그 데이터 트래이닝 방법 |
KR102626858B1 (ko) * | 2016-11-02 | 2024-01-19 | 삼성전자주식회사 | 전송 선로의 전파 지연 시간을 측정하기 위한 테스트 시스템 |
US11430536B2 (en) * | 2018-12-20 | 2022-08-30 | Advantest Corporation | Software-focused solution for arbitrary all-data odd sector size support |
US20200256914A1 (en) * | 2019-02-07 | 2020-08-13 | Nuvoton Technology Corporation | Slew Rate Programming in Automatic Test Equipment (ATE) |
TWI779458B (zh) * | 2020-02-28 | 2022-10-01 | 日商愛德萬測試股份有限公司 | 用於任意全資料奇特扇區大小支援之軟體為主解決方案 |
KR102432940B1 (ko) * | 2020-10-29 | 2022-08-18 | 에스케이하이닉스 주식회사 | 반도체 테스트 시스템 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0360087A (ja) * | 1989-07-27 | 1991-03-15 | Fujitsu Ltd | 半導体レーザの駆動回路 |
US5101153A (en) * | 1991-01-09 | 1992-03-31 | National Semiconductor Corporation | Pin electronics test circuit for IC device testing |
JPH05134003A (ja) * | 1991-11-14 | 1993-05-28 | Mitsubishi Electric Corp | 半導体試験装置 |
JPH07294605A (ja) * | 1994-04-22 | 1995-11-10 | Advantest Corp | 半導体試験装置用校正データの転送装置及びその方法 |
US5838694A (en) * | 1997-04-28 | 1998-11-17 | Credence Systems Corporation | Dual source data distribution system for integrated circuit tester |
US5925145A (en) * | 1997-04-28 | 1999-07-20 | Credence Systems Corporation | Integrated circuit tester with cached vector memories |
US6078187A (en) * | 1997-05-23 | 2000-06-20 | Credence Systems Corporation | Hemispherical test head for integrated circuit tester employing radially distributed circuit cards |
JP4118463B2 (ja) * | 1999-07-23 | 2008-07-16 | 株式会社アドバンテスト | タイミング保持機能を搭載したic試験装置 |
-
2000
- 2000-04-12 US US09/547,752 patent/US6567941B1/en not_active Expired - Fee Related
-
2001
- 2001-03-28 JP JP2001091966A patent/JP4106197B2/ja not_active Expired - Fee Related
- 2001-04-09 TW TW090108460A patent/TW548416B/zh not_active IP Right Cessation
- 2001-04-11 DE DE10118139A patent/DE10118139A1/de not_active Withdrawn
- 2001-04-11 KR KR10-2001-0019189A patent/KR100454545B1/ko not_active IP Right Cessation
- 2001-04-12 CN CNB011097728A patent/CN1210571C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20010098506A (ko) | 2001-11-08 |
DE10118139A1 (de) | 2001-11-08 |
TW548416B (en) | 2003-08-21 |
JP2001311765A (ja) | 2001-11-09 |
US6567941B1 (en) | 2003-05-20 |
JP4106197B2 (ja) | 2008-06-25 |
KR100454545B1 (ko) | 2004-11-03 |
CN1323989A (zh) | 2001-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1210571C (zh) | 在非易失性存储器中存储引线校准数据的基于事件的测试系统 | |
US6377065B1 (en) | Glitch detection for semiconductor test system | |
US6479983B1 (en) | Semiconductor device testing apparatus having timing hold function | |
US6804620B1 (en) | Calibration method for system performance validation of automatic test equipment | |
US20030110427A1 (en) | Semiconductor test system storing pin calibration data in non-volatile memory | |
EP1756605B1 (en) | Method and system for simulating a modular test system | |
CN101932943B (zh) | 半导体器件测试系统 | |
JP4072322B2 (ja) | イベント型半導体テストシステム | |
US6202186B1 (en) | Integrated circuit tester having pattern generator controlled data bus | |
JP3212583B2 (ja) | デルタタイムによるイベント型テストシステム | |
JPH06148279A (ja) | 電子デバイス試験・測定装置、およびそのタイミングならびに電圧レベル校正方法 | |
US4837521A (en) | Delay line control system for automatic test equipment | |
US20040181731A1 (en) | Semiconductor test system storing pin calibration data, commands and other data in non-volatile memory | |
KR100463969B1 (ko) | 이벤트 기반 테스트 시스템용 딜레이 시간 삽입 | |
US20030063019A1 (en) | Integrated test structure and method for verification of microelectronic devices | |
US20120010857A1 (en) | Method and apparatus for complex time measurements | |
US20030234645A1 (en) | Ring calibration apparatus and method for automatic test equipment | |
CN112152623B (zh) | 用于测试模数转换器的系统和方法 | |
CN1199049C (zh) | 集成电路测试装置的定时校正方法及其装置 | |
KR20010092312A (ko) | Ic 테스트에서의 펄스폭 타이밍 에러 보정방법과 장치 | |
US7321482B2 (en) | Sub-circuit voltage manipulation | |
JP3006076B2 (ja) | Ic試験装置 | |
Sivaram et al. | DUT capture using simultaneous logic acquisition | |
JPH11353897A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1083335 Country of ref document: HK |
|
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |