JP4118463B2 - タイミング保持機能を搭載したic試験装置 - Google Patents

タイミング保持機能を搭載したic試験装置 Download PDF

Info

Publication number
JP4118463B2
JP4118463B2 JP20865399A JP20865399A JP4118463B2 JP 4118463 B2 JP4118463 B2 JP 4118463B2 JP 20865399 A JP20865399 A JP 20865399A JP 20865399 A JP20865399 A JP 20865399A JP 4118463 B2 JP4118463 B2 JP 4118463B2
Authority
JP
Japan
Prior art keywords
test
pin card
supply path
correction data
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20865399A
Other languages
English (en)
Other versions
JP2001033523A (ja
Inventor
公一 蛯谷
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP20865399A priority Critical patent/JP4118463B2/ja
Publication of JP2001033523A publication Critical patent/JP2001033523A/ja
Application granted granted Critical
Publication of JP4118463B2 publication Critical patent/JP4118463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuit
    • G01R31/31903Tester hardware, i.e. output processing circuit tester configuration
    • G01R31/31908Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191Calibration

Description

【0001】
【発明の属する技術分野】
この発明はタイミング保持機能を搭載したIC試験装置に関する。
【0002】
【従来の技術】
図4にIC試験装置の概略の構成を示す。図中TESはIC試験装置の全体を示す。IC試験装置TESはIC試験装置TESの全体を制御する制御器11と、パターン発生器12、タイミング発生器13、波形生成部14、論理比較器15、ドライバ16、アナログ比較器17、不良解析メモリ18、論理振幅基準電圧源21、比較基準電圧源22、ディバイス電源23等により構成される。
【0003】
制御器11は一般にコンピュータシステムによって構成され、利用者が作製した試験プログラムに従って主にパターン発生器12とタイミング発生器13を制御し、パターン発生器12から試験パターンデータを発生させ、この試験パターンデータを波形生成部14で実波形を持つ試験パターン信号に変換し、この試験パターン信号を論理振幅基準電圧源21で設定した振幅値を持った波形に電圧増幅するドライバ16を通じて被試験IC19に印加する。
【0004】
被試験IC19から出力される応答信号はアナログ比較器17で比較基準電圧源22から与えられる基準電圧と比較し、所定の論理レベル(H論理の電圧、L論理の電圧)を持っているか否かを判定し、所定の論理レベルを持っていると判定した信号は論理比較器15でパターン発生器12から出力される期待値と比較し、期待値と不一致が発生した場合は、その読み出したアドレスのメモリセルに不良があるものと判定し、不良発生毎に不良解析メモリ18に不良アドレスを記憶し、試験終了時点で例えば不良セルの救済が可能か否かを判定する。
【0005】
ここで、タイミング発生器13は被試験IC19に与える試験パターン信号の波形の立ち上がりのタイミング及び立ち下りのタイミングを規定するタイミングと、論理比較器15で論理比較のタイミングを規定するストローブパルスのタイミングを発生する。
これらの各タイミングは利用者が作製した試験プログラムに記載され、利用者が意図したタイミングで被試験IC19を動作させ、またその動作が正常か否かを試験できるように構成されている。
【0006】
波形生成部14とドライバ16及びアナログ比較器17は被試験IC19の各端子毎にピンカードと呼ばれている基板に搭載され、故障時は交換が可能な状態に作られている。
図5にその様子を示す。PCADはそのピンカードを示す。図5では2つの端子分のピンカードを示すが、現実には被試験IC19の端子数に相当する数のピンカードが設けられる。図5では波形生成部14とドライバ16によって構成される試験パターン供給経路を搭載したピンカードを示す。この形式のピンカードPCADは被試験IC19の入力端子に接続されて利用される。また、図6に示すようにアナログ比較器17を搭載した出力端子用のピンカード及び図7に示すドライバ16とアナログ比較器17を搭載した入力出力兼用のピンカードも存在する。
【0007】
図6と図7に関しては後に説明することにするが、図5に示すピンカードPCADは可変遅延素子DY1が設けられ、この可変遅延素子DY1に各ピンカードPCAD毎に固有の遅延時間を設定し、波形生成部14から出力した試験パターン信号が被試験IC19の各端子に同一位相で印加されるように調整する。この調整を一般にスキュー調整と呼んでいる。
【0008】
スキュー調整の方法には各種存在するが、その一例としては複数のピンカードPCADの中から基準タイミングとなる基準ピンカードを定め、この基準ピンカードから出力される信号と校正しようとしているピンカードから出力される信号の位相差を求め、この位相差がゼロになる可変遅延素子DY1の遅延時間を求め、この遅延時間を遅延補正データP1、P2・・・として制御器11の遅延補正データ記憶部11Aに取り込んで記憶する。検査開始時にはこの遅延補正データP1、P2・・・を各ピンカードPCADに設けたレジスタRG1に転送し、各可変遅延素子DY1の遅延時間を設定して検査を開始する。
【0009】
図6はピンカードPCADにアナログ比較器17と、可変遅延素子DY2と、レジスタRG2とを搭載した形式のピンカードを示す。アナログ比較器17の後段には例えばD型フリップフロップによって構成した信号読み取り回路DFが設けられ、この信号読取回路DFにストローブパルスSTBを印加してアナログ比較器17が出力している論理値を読み込む。つまり、この場合には出力ピン用のピンカードの構成例を示す。
【0010】
この形式のピンカードの場合も、ストローブパルス供給経路に可変遅延素子DY2を設け、この可変遅延素子DY2の遅延時間を調整して信号読取回路DFに印加されるストローブパルスSTBの印加タイミングが基準タイミングに一致するように調整される。可変遅延素子DY2に設定する遅延時間は各ピンカードPCAD毎に特異な値を持つため、その遅延補正データをそれぞれ制御器11に記憶させ、試験の開始毎に各ピンカードPCAD毎に遅延補正データを各ピンカードPCADに設けたレジスタRG2に転送し、レジスタRG2に設定した遅延補正データにより可変遅延素子DY2の遅延時間を補正してストローブパルスSTBの印加タイミングを揃えるようにしている。
【0011】
図7はドライバ16とアナログ比較器17の双方を搭載した形式のピンカードを示す。一般にはこの形式のピンカードが最も多く用いられている。この形式のピンカードPCADにはレジスタRG1とRG2が設けられ、これら2つのレジスタRG1とRG2に試験パターン供給経路の遅延補正データと、ストローブパルス供給経路の遅延補正データを設定し、試験パターン供給経路と、ストローブパルス供給経路の各タイミング合わせを行う構成とされる。
【0012】
上述した遅延補正データは各ピンカードPCADをIC試験装置に装着し、IC試験装置を実動させて各ピンカード毎に試験パターン信号の伝搬遅延時間を計測し、その計測結果を制御器11に設けた例えばハードディスクのような遅延補正データ記憶部11Aに格納する。
試験開始時には制御器11は遅延補正データ記憶部に格納した遅延補正データを各ピンカードPCADに設けたレジスタRG1又はRG2に転送し、各ピンカードPCADの信号伝搬遅延時間を構成して試験を開始する。
【0013】
【発明が解決しようとする課題】
上述したように、従来は遅延補正データを制御器11が保持し、試験開始時に各ピンカードPCADに設けたレジスタRG1又はRG2に遅延補正データを転送して各可変遅延素子DY1又はDY2の遅延時間を設定する構成とされているから、仮に試験中にピンカードPCADが不良となりこれを交換したとすると、その交換したピンカードPCADは遅延補正データを新たに計測し直さなくてはならない。このために遅延補正データの計測に時間がかかり、試験を中断している時間が長くなる欠点がある。
【0014】
つまり、IC試験装置は高価であるため、高価な装置を長時間停止させると、試験装置の運用効率が下がり、試験に要するコストが高くなる欠点が生じる。
また、他の欠点としてはピンカードPCADを交換しただけで、試験を再開させてしまう恐れが有り、この場合には交換したピンカードPCADの遅延補正データでない遅延補正データで遅延時間が設定されてしまうため、誤った試験結果が発生し、信頼性の面で問題がある。
【0015】
この発明の第1の目的はボードを交換しても試験再開までの時間を短くすることができるタイミング保持機能を搭載して構成したIC試験装置を提供しようとするものである。
この発明の第2の目的はピンカードを交換した場合、以前のピンカードの遅延補正データを誤って使用することのないタイミング保持機能を搭載したIC試験装置を提供しようとするものである。
【0016】
【課題を解決するための手段】
この発明の請求項1では被試験ICの各端子毎に設けられ、試験パターン信号を被試験ICに供給する試験パターン供給経路と、この試験パターン供給経路の信号伝搬遅延時間を調整するための可変遅延素子と、この可変遅延素子の遅延時間を設定するレジスタとによって構成されるピンカードを搭載したIC試験装置において、
各ピンカードに不揮発メモリを実装し、この不揮発メモリに試験パタ−ン供給経路の信号伝搬遅延時間を予め規定した設定値に合わせ込むためにレジスタに設定する遅延補正データを記憶させた構成のピンカードを装備したタイミング保持機能を搭載したIC試験装置を提案するものである。
【0017】
この発明の請求項2では被試験ICの各端子毎に設けられ、被試験ICが出力する応答信号の理論値を読み取る信号読取回路と、この信号読取回路に読み取りのタイミングを与えるストローブパルス供給経路と、このストローブパルスの印加タイミングを調整するための可変遅延素子と、この可変遅延素子の遅延時間を設定するレジスタとによって構成されるピンカードを搭載したIC試験装置において、
各ピンカードに不揮発メモリを実装し、この不揮発メモリにストローブパルス供給経路の信号伝搬時間を予め規定した設定値に合わせ込むためにレジスタに設定する遅延補正データを記憶させた構成のタイミング保持機能を搭載したIC試験装置を提案する。
【0018】
この発明の請求項3では請求項1及び請求項2に記載のピンカードの双方の構成を装備し、不揮発メモリに試験パターン供給経路の信号伝搬遅延時間を設定値に合わせ込むための遅延補正データと、ストローブパルス供給経路の信号伝搬遅延時間を設定値に合わせ込むための遅延補正データの双方を記憶させた構成としたタイミング保持機能を搭載したIC試験装置を提案するものである。
【0019】
この発明の請求項4では請求項1に記載のタイミング保持機能を搭載したIC試験装置において、1枚のピンカードに上記被試験ICの複数の端子に試験パターン信号を与える複数の試験パターン供給経路と、これら複数の試験パターン供給経路に対応して設けた不揮発メモリとを搭載し、各試験パターン供給経路の遅延時間を補正する遅延補正データをそれぞれ不揮発メモリに記憶して用意した構成としたタイミング保持機能を搭載したIC試験装置を提案する。
【0020】
この発明の請求項5では請求項2に記載のタイミング保持機能を搭載したIC試験装置において、1枚のピンカードに上記被試験ICの複数の端子から出力される応答信号を取り込む信号読取回路と、この信号読み取り回路にストローブパルスを供給する複数のストローブパルス供給経路と、各ストローブパルス供給経路に対応して設けた不揮発メモリとを搭載し、各不揮発メモリに上記各ストローブパルス供給経路の遅延時間を規定値に補正するための遅延補正データを記憶した構成としたタイミング保持機能を搭載したIC試験装置を提案する。
【0021】
この発明の請求項6では請求項4と5の双方の構成を1枚のピンカードに搭載して構成したタイミング保持機能を搭載したIC試験装置を提案する。
この発明の請求項7では請求項1、2、、4、5、6に記載したタイミング保持機能を搭載したIC試験装置の何れかにおいて、
IC試験装置の動作を制御する制御器は試験開始の初期設定時に各ピンカードに設けた不揮発メモリからそれぞれのピンカードに設けたレジスタに遅延補正データを転送する転送命令を出力し、その転送命令によって試験パターン供給経路又はストローブパルス供給経路の信号伝搬時間を予め規定した設定値に校正する構成としたIC試験装置を提案する。
【0022】
【作用】
この発明によるタイミング保持機能を搭載したIC試験装置によればピンカードの組立が完了した時点で各ピンカードに搭載した試験パターン供給経路又はストローブパルス供給経路の各信号伝搬時間をピンカード単体の状態で計測し、その信号伝搬時間が予め規定した値に合わせ込むために可変遅延素子に設定する遅延補正データを求め、この遅延補正データを不揮発メモリに記憶させるから、どのピンカードに交換しても、不揮発メモリに記憶させた遅延補正データを利用することにより遅延時間の計測を行うことなく直ちに試験を開始させることができる。
【0023】
つまり、ピンカードを交換する毎に各ピンカードに搭載した試験パターン供給経路及びストローブパルス供給経路の信号伝搬遅延時間を計測しなくて済むため、試験を中断している時間を大幅に短縮できる大きな利点が得られる。
更にこの発明によるIC試験装置によれば起動時に必ず不揮発メモリに記憶した遅延補正データを初期設定するから交換前のピンカードの遅延補正データを利用して動作してしまう誤動作が発生する恐れは全く無い。従って信頼性の高いIC試験装置を提供することができる利点が得られる。
【0024】
【発明の実施の形態】
図1にこの発明に用いるピンカードと、このピンカードを装着して被試験ICを試験するIC試験装置の一実施例を示す。図1に示す実施例では各ピンカードPCADに試験パターン供給経路のみを搭載したピンカードにこの発明を適用した場合を示す。
【0025】
つまり、波形生成部14と、可変遅延素子DY1と、ドライバ16とによって試験パターン供給経路を構成し、ドライバ16から被試験IC19に試験パターン信号が供給される。
この発明では各ピンカードPCADに不揮発メモリ24を設け、この不揮発メモリ24に可変遅延素子DY1に設定する遅延補正データを記憶させる。不揮発メモリ24は例えばフラッシュメモリ等と呼ばれ、電源電圧を断にしても記憶を維持する機能を具備したメモリを用いることができ、ピンカードPCADの単体の状態で波形生成部14の出力端子からピンカードPCADの出力端子TOUまでの間の信号伝搬遅延時間を計測する。この計測には例えばオシロスコープ(特に図示しない)を用いることができる。計測条件としては可変遅延素子DY1の遅延時間をゼロに設定した状態において計測するものとする。
【0026】
この計測結果が例えば9PS(ピコ秒)であったとする。更に予め規定した遅延時間が例えば15PSであったとすると、可変遅延素子DY1に6PSの遅延時間を与えればよいことになる。従って、不揮発メモリ24に6PSの遅延時間を与えるための遅延補正データを記憶させればよい。
どのピンカードPCADであっても、不揮発メモリ24に記憶した遅延補正データを各ピンカードPCADのレジスタRG1に設定すれば各ピンカードPCADの試験パターン供給経路の規定した伝搬遅延時間は、例えば15PSに揃えられる。
【0027】
従って、この発明によるピンカードPCADをIC試験装置に装着した場合、制御器11は試験開始時の初期設定動作において、各ピンカードPCADに不揮発メモリ24に記憶している遅延補正データをレジスタRG1に転送し、設定する転送命令を送達することにより、各ピンカードPCADに搭載している試験パターン供給経路の伝搬遅延時間の校正は終了する。
【0028】
この結果、仮に試験中にピンカードが不良になっても、その不良になったピンカードを交換し、その交換したピンカードに遅延補正データの転送命令を送達すればピンカードの遅延時間の校正が完了するから、短時間の内に故障状態から復旧させることができる利点が得られる。
図2はこの発明の請求項2で提案したピンカードを用いたIC試験装置の実施例を示す。つまり、請求項2では被試験IC19の出力端子用のピンカードにこの発明を適用した構成を請求するものである。従ってこの実施例ではアナログ比較器17の出力側に設けた信号読取回路DFにストローブパルスSTBを印加するストローブパルス供給経路の遅延時間を計測し、その計測した遅延時間と規定した遅延時間との差を求めその差の値を遅延補正データとして不揮発メモリ24に記憶させる。
【0029】
制御器11は試験開始時に初期化動作として、各ピンカードPCADに遅延補正データの転送命令を送達することにより、不揮発メモリ24に記憶した遅延補正データをレジスタRG2に転送するから、この転送により可変遅延素子DY2の遅延時間が規定の遅延時間との差の遅延時間に設定され、各ピンカードPCAD上のストローブ供給経路の遅延時間は規定の遅延時間に揃えられる。
【0030】
従って、図1に示した実施例と同様にピンカードPCADを交換しても、単にその交換したピンカードに遅延補正データの転送命令を送達するだけで校正作業は終了し、短い時間で試験を開始することができる利点が得られる。
図3はこの発明の請求項3で提案したピンカードの実施例を示す。この実施例ではピンカードPCADに試験パターン供給経路とストローブパルス供給経路との双方を搭載したピンカードにこの発明を適用した場合を示す。
【0031】
従って、この実施例では不揮発メモリ24Aと24Bとを設け、これらの不揮発メモリ24Aと24Bに試験パターン供給経路の遅延時間を補正する遅延補正データとストローブパルス供給経路の遅延時間を補正する遅延補正データとを記憶させ、初期設定時にこれらの不揮発メモリ24A、24Bに記憶した遅延補正データをレジスタRG1とRG2に転送して各可変遅延素子DY1とDY2の遅延時間を設定する。
【0032】
尚、図3に示した実施例において、不揮発メモリを24Aと24Bの別個のメモリとして示したが現実には同一の例えばフラッシュメモリによって構成し、フラッシュメモリの異なるアドレスに試験パターン供給経路の遅延補正データとストローブパルス供給経路の遅延補正データを記憶するように構成される。
また、上述では不揮発メモリ24に遅延補正データのみを記憶させるものとして説明したが、不揮発メモリには遅延補正データだけに限らず、ピンカードに係わる他の補正データを記憶し、始動時にこの補正データを制御器11が読み取って各部の初期設定を実行するように構成することもできる。
【0033】
また、図1乃至3に示した実施例では1枚のピンカードPCADに被試験IC19の一つの端子に試験パターン信号を与える試験パターン供給経路とストローブパルス供給経路とを設けた例を示したが、現実には1枚のピンカードに複数のチャンネルの試験パターン供給経路及びストローブパルス供給経路を搭載する例が多く見られ、これらの構成もこの発明の権利範囲に含まれるものとする。
【0034】
また、図1に示した例では試験パターン供給経路を搭載したピンカードのみでIC試験装置を構成した場合を示し、また図2ではストローブパルス供給経路を搭載したピンカードのみでIC試験装置を構成したものとして説明したが、現実にはそのようなIC試験装置は存在するものではなく、図1に示したピンカードと、図2に示したピンカードと、図3で示したピンカードが混在して、IC試験装置が構成されることは容易に理解できよう。
【0035】
【発明の効果】
以上説明したように、この発明によれば各ピンカードPCADに予め遅延補正データを記憶させて用意しておくから、ピンカードPCADを交換する毎に、各ピンカードPCADの試験パターン供給経路及びストローブパルス供給経路の遅延時間を計測し、遅延補正データを取得する作業を行う必要が無い。
【0036】
従って、仮に試験中にピンカードを交換しなければならない故障が発生しても、正常なピンカードに交換すれば直ちに再起動させることができ、試験を中断する時間を大幅に短縮することができ、スループットの向上を達することができる利点が得られる。
また、再起動した場合に以前のピンカードの遅延補正データが誤まって設定されてしまう事故が起きる恐れも全く無いから、信頼性の高いIC試験装置を提供することができる利点も得られる。
【図面の簡単な説明】
【図1】この発明の請求項1に記載のタイミング保持機能を搭載したIC試験装置の一実施例を説明するためのブロック図。
【図2】この発明の請求項2に記載のタイミング保持機能を搭載したIC試験装置の一実施例を説明するためのブロック図。
【図3】この発明の請求項3に記載のタイミング保持機能を搭載したIC試験装置の一実施例を説明するためのブロック図。
【図4】IC試験装置の全体の概要を説明するためのブロック図。
【図5】従来のピンカードの構成を説明するためのブロック図。
【図6】従来のピンカードの他の例を説明するためのブロック図。
【図7】従来のピンカードの更に他の例を説明するためのブロック図。
【符号の説明】
11 制御器
12 パターン発生器
13 タイミング発生器
14 波形生成部
16 ドライバ
17 アナログ比較器
19 被試験IC
PCAD ピンカード
DY1、DY2 可変遅延素子
RG1、RG2 レジスタ
DF 信号読取回路
24 不揮発メモリ

Claims (7)

  1. 試験パターン信号を被試験ICに供給する試験パターン供給経路と、この試験パターン供給経路の信号伝搬遅延時間を調整するための可変遅延素子と、この可変遅延素子の遅延時間を直接設定するレジスタとによって構成されるピンカードを搭載したIC試験装置において、
    各ピンカードに不揮発メモリを実装し、この不揮発メモリに上記試験パターン供給経路の信号伝搬遅延時間を予め規定した設定値に合わせ込むための遅延補正データを記憶させ、上記記憶した遅延補正データを直接上記レジスタに設定させる構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。
  2. 被試験ICの各端子毎に設けられ、被試験ICが出力する応答出力信号の理論値を読み取る信号読取回路と、この信号読取回路に読み取りのタイミングを与えるストローブパルス供給経路と、このストローブパルスの印加タイミングを調整するための可変遅延素子と、この可変遅延素子の遅延時間を設定するレジスタとによって構成されるピンカードを搭載したIC試験装置において、
    各ピンカードに不揮発メモリを実装し、この不揮発メモリに上記ストローブパルス供給経路の信号伝搬時間を予め規定した設定値に合わせ込むために上記レジスタに設定する遅延補正データを記憶させた構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。
  3. 請求項1及び請求項2に記載のタイミング保持機能を搭載したIC試験装置の双方の構成を装備し、上記不揮発メモリに試験パターン供給経路の信号伝搬遅延時間を設定値に合わせ込むための遅延補正データと、ストローブパルス供給経路の信号伝搬遅延時間を設定値に合わせ込むための遅延補正データの双方を記憶させた構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。
  4. 請求項1に記載のタイミング保持機能を搭載したIC試験装置において、1枚のピンカードに上記被試験ICの複数の端子に試験パターン信号を与える複数の試験パターン供給経路と、これら複数の試験パターン供給経路に対応して設けた不揮発メモリとを搭載し、各試験パターン供給経路の遅延時間を補正する遅延補正データをそれぞれ不揮発メモリに記憶して用意した構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。
  5. 請求項2に記載のタイミング保持機能を搭載したIC試験装置において、1枚のピンカードに上記被試験ICの複数の端子から出力される応答信号を取り込む信号読取回路と、この信号読み取り回路にストローブパルスを供給する複数のストローブパルス供給経路と、各ストローブパルス供給経路に対応して設けた不揮発メモリとを搭載し、各不揮発メモリに上記各ストローブパルス供給経路の遅延時間を規定値に補正するための遅延補正データを記憶した構成としたことを特徴とするタイミング保持機能を搭載したIC試験装置。
  6. 請求項4と5の双方の構成を1枚のピンカードに搭載して構成したタイミング保持機能を搭載したIC試験装置。
  7. 請求項1、2、3、4、5、6に記載したタイミング保持機能を搭載したIC試験装置の何れかにおいて、
    IC試験装置の動作を制御する制御器は試験開始の初期設定時に上記各ピンカードに設けた不揮発メモリからそれぞれのピンカードに設けたレジスタに遅延補正データを転送する転送命令を出力し、その転送命令によって試験パターン供給経路又はストローブパルス供給経路の信号伝搬時間を設定値に校正することを特徴とするタイミング保持機能を搭載したIC試験装置。
JP20865399A 1999-07-23 1999-07-23 タイミング保持機能を搭載したic試験装置 Expired - Fee Related JP4118463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20865399A JP4118463B2 (ja) 1999-07-23 1999-07-23 タイミング保持機能を搭載したic試験装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP20865399A JP4118463B2 (ja) 1999-07-23 1999-07-23 タイミング保持機能を搭載したic試験装置
US09/624,507 US6479983B1 (en) 1999-07-23 2000-07-24 Semiconductor device testing apparatus having timing hold function
US10/205,742 US6549000B2 (en) 1999-07-23 2002-07-26 Semiconductor device testing apparatus having timing hold function
US10/206,521 US20020190706A1 (en) 1999-07-23 2002-07-26 Semiconductor device testing apparatus having timing hold function

Publications (2)

Publication Number Publication Date
JP2001033523A JP2001033523A (ja) 2001-02-09
JP4118463B2 true JP4118463B2 (ja) 2008-07-16

Family

ID=16559823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20865399A Expired - Fee Related JP4118463B2 (ja) 1999-07-23 1999-07-23 タイミング保持機能を搭載したic試験装置

Country Status (2)

Country Link
US (3) US6479983B1 (ja)
JP (1) JP4118463B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
US6567941B1 (en) * 2000-04-12 2003-05-20 Advantest Corp. Event based test system storing pin calibration data in non-volatile memory
JP4612150B2 (ja) * 2000-05-24 2011-01-12 株式会社アドバンテスト 半導体デバイス試験装置
JPWO2002068976A1 (ja) * 2001-02-27 2004-07-02 株式会社アドバンテスト 伝播遅延時間測定方法及び試験装置
JP4133814B2 (ja) * 2001-07-27 2008-08-13 株式会社アドバンテスト タイミング発生器及び半導体試験装置
JP3633545B2 (ja) * 2001-11-07 2005-03-30 セイコーエプソン株式会社 電子ビームテストシステム及び電子ビームテスト方法
JP4251800B2 (ja) * 2001-11-08 2009-04-08 株式会社アドバンテスト 試験装置
JP4279489B2 (ja) * 2001-11-08 2009-06-17 株式会社アドバンテスト タイミング発生器、及び試験装置
US6804620B1 (en) * 2003-03-21 2004-10-12 Advantest Corporation Calibration method for system performance validation of automatic test equipment
WO2005012930A1 (ja) * 2003-07-31 2005-02-10 Advantest Corporation 試験装置
JP4354236B2 (ja) * 2003-09-12 2009-10-28 株式会社アドバンテスト 試験装置
US7185239B2 (en) * 2003-09-29 2007-02-27 Stmicroelectronics Pvt. Ltd. On-chip timing characterizer
CN1997903B (zh) 2004-02-05 2010-05-05 爱德万测试株式会社 电子元件输出波形的测定装置、测定方法、及试验装置
JP2005265619A (ja) * 2004-03-18 2005-09-29 Agilent Technol Inc モジュール式テスタ用モジュール、および、該モジュールの校正方法
DE102004017787A1 (de) * 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen
JP4669258B2 (ja) * 2004-10-13 2011-04-13 株式会社アドバンテスト タイミング発生器、及び試験装置
JP2006189336A (ja) * 2005-01-06 2006-07-20 Advantest Corp 半導体デバイス、試験装置、及び測定方法
JP3920318B1 (ja) * 2006-05-01 2007-05-30 株式会社アドバンテスト 試験装置および試験方法
KR100805835B1 (ko) * 2006-06-02 2008-02-21 삼성전자주식회사 호스트 접속 장치, 호스트 인터페이스 식별 방법, 그리고호스트 및 호스트 접속 장치를 포함한 멀티미디어 시스템
US7982485B2 (en) * 2006-10-10 2011-07-19 Advantest Corporation Semiconductor test device capable of modifying an amplitude of an output signal of a driver
KR100829402B1 (ko) * 2006-11-01 2008-05-15 주식회사 유니테스트 순차적 반도체 테스트 장치
DE112007003570T5 (de) * 2007-06-27 2010-08-26 Advantest Corp. Erfassungsgerät und Prüfgerät
US7636262B2 (en) 2007-10-25 2009-12-22 International Business Machines Corporation Synchronous memory having shared CRC and strobe pin
US7890288B1 (en) * 2007-11-05 2011-02-15 Anadigics, Inc. Timing functions to optimize code-execution time
US7797593B2 (en) * 2007-12-18 2010-09-14 Faraday Technology Corp. Method and apparatus for memory AC timing measurement
JP5249330B2 (ja) * 2008-07-14 2013-07-31 株式会社アドバンテスト 信号出力回路、タイミング発生回路、試験装置、および受信回路
WO2010021131A1 (ja) * 2008-08-19 2010-02-25 株式会社アドバンテスト 試験装置および試験方法
WO2010029597A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト 試験装置および回路システム
JP5202738B2 (ja) * 2010-07-12 2013-06-05 株式会社アドバンテスト 測定回路および試験装置
WO2012115840A2 (en) * 2011-02-24 2012-08-30 Rambus Inc. Delay fault testing for chip i/o
KR101520055B1 (ko) * 2013-07-31 2015-05-19 에스케이하이닉스 주식회사 프로그래머블 로직을 이용한 메모리 테스트 왕복 시간 계산 장치
US9835680B2 (en) * 2015-03-16 2017-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method, device and computer program product for circuit testing
TWI562541B (en) * 2015-12-09 2016-12-11 Chroma Ate Inc Wave form generating apparatus capable of calibration and calibrating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027434B2 (ja) * 1981-08-19 1990-02-19 Advantest Corp
JP2688941B2 (ja) * 1988-08-29 1997-12-10 株式会社アドバンテスト 位相補正装置
US5406198A (en) * 1992-06-05 1995-04-11 Hitachi, Ltd. Digital circuitry apparatus
AU9654198A (en) * 1998-06-29 2000-01-17 Iliya Valeryevich Klochkov A skew calibration means and a method of skew calibration

Also Published As

Publication number Publication date
US20020190706A1 (en) 2002-12-19
US6549000B2 (en) 2003-04-15
JP2001033523A (ja) 2001-02-09
US6479983B1 (en) 2002-11-12
US20020186003A1 (en) 2002-12-12

Similar Documents

Publication Publication Date Title
US9021293B2 (en) Methods for operating a memory interface circuit including calibration for CAS latency compensation in a plurality of byte lanes
US20190295675A1 (en) Multi Mode Memory Module with Data Handlers
US5568437A (en) Built-in self test for integrated circuits having read/write memory
JP3693721B2 (ja) フラッシュメモリ内蔵マイクロコンピュータ及びそのテスト方法
US4484329A (en) Apparatus for the dynamic in-circuit element-to-element comparison testing of electronic digital circuit elements
EP1295139B1 (en) Arrangement for calibrating timing of an integrated circuit wafer tester and method
US5262716A (en) Tester calibration procedure which includes fixturing
US6064948A (en) Tester systems
US6651204B1 (en) Modular architecture for memory testing on event based test system
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US6467053B1 (en) Captured synchronous DRAM fails in a working environment
US6741946B2 (en) Systems and methods for facilitating automated test equipment functionality within integrated circuits
US6456102B1 (en) External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
US6986086B2 (en) Method and device for simultaneous testing of a plurality of integrated circuits
US6275962B1 (en) Remote test module for automatic test equipment
US7890822B2 (en) Tester input/output sharing
DE60122066T2 (de) Integrierte schaltung mit testinterface
US6587979B1 (en) Partitionable embedded circuit test system for integrated circuit
KR890004450B1 (ko) 검사 벡터 인덱싱 방법 및 장치
US7365557B1 (en) Integrated circuit testing module including data generator
US6255836B1 (en) Built-in self-test unit having a reconfigurable data retention test
TW548420B (en) Distributed interface for parallel testing of multiple devices using a single tester channel
KR20000011182A (ko) 대규모메모리용비아이에스티회로
US4878209A (en) Macro performance test
DE69634778T2 (de) Vorrichtung zum parallelen prüfen von halbleiterschaltkreisen

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees