TW548416B - Semiconductor test device - Google Patents

Description

5484 擒

A7 B7 五、發明説明（1) 發明領域 (請先閲讀背面之注意事項再填寫本頁) 一般言之，本發明與測試半導體裝置（如I C)的半 導體測試裝置有關，更明確地說，與事件基的測試裝置有 關，它能將影響每一個接腳單元測試精度之各種參數有關 的校正資料儲存到接腳卡的非揮發性記憶體中。 發明背暑 在以半導體測試裝置（如I c測試器）測試半導體裝 置（如I C及L S I )時，I c測試器在它適當的測試器 接腳以預先決定的測試時序產生測試信號或測試樣式提供 給被測半導體I C裝置。I C測試器接收被測試之I C裝 置反應測試信號所輸出的信號。輸出信號被預先決定時序 的選通信號選通或取樣，與預期的輸出資料比較，以決定 IC裝置的功能是否正常。 經濟部智慧財產局員工消費合作社印製 測試信號經由驅動器傳送給被測裝置，驅動器建立測 試信號所要的振幅、阻抗及轉換率。類比比較器以選通信 號的時序與預先決定的臨限電壓比較以取樣被測裝置輸出 的反應信號。典型上，驅動器與類比比較器組成一個方塊 ，稱爲接腳電子機構。由於接腳電子機構涉及測試信號與 反應信號的類比値以及用於D C參數量測的D C電壓與電 流，因此，接腳電子機構中的參數需要校正以確保精確的 量測。本發明與將這類校正資料儲存到半導體測試裝置的 技術有關。 傳統上，定義測試信號與選通信號的時序和測試器的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） - 4- 5484

A7 B7 五、發明説明（2) (請先閱讀背面之注意事項再填寫本頁) 速率或半導體測試裝置的測試器周期有關。此種測試裝置 有時稱爲周期基的測試裝置。另一種類型的測試裝置稱爲 事件基測試裝置，其中所需的測試信號及選通信號是由來 自每一個接腳中之事件記憶體中的事件資料產生。雖然本 發明也適用於具有以接腳爲單位之架構的傳統周期基的半 導體測試裝置，不過，本發明還是較適合事件基的半導體 測試裝置。 在事件基的測試裝置中使用事件的觀念，其中，事件 是測試被測半導體裝置之信號中邏輯狀態的任何改變。例 如，此種改變是測試信號緣或選通信號之時序緣的上升或 下降。事件之時序的定義與從參考時間點開始的時間長度 有關。典型上，此等參考時間點是前一個事件的時序。或 者，此參考時間點也可以是所有事件共同的固定開始時間 〇 經濟部智慧財產局員工消費合作社印製 在事件基的測試裝置中，由於時序記憶體（事件記憶 體）中的時序資料並不需要包括關於每一個測試周期之波 形、向量及延遲等複雜的資訊，因此，對時序資料的描述 可以大幅地簡化。在事件基的測試裝置，如前所述，典型 上，每一個事件的時序資料是儲存在事件記憶體中，是以 目前事件與前一事件間的時間差表示。典型上，毗鄰事件 間的時間差很小，不像與固定開始點（絕對時間）間的時 間差，因此，在記憶體中資料的大小也小，致可縮小記憶 體的容量。 如前所述，半導體測試裝置中之接腳電子機構的電路 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 54841隊

A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（3) 需要校正以便能精確地量測裝置的參數。半導體測試裝置 + S要的校正資料例如（1 )參考驅動電壓的補償，（2 )#考比較（臨限）電壓的補償，（3 )驅動電流負載的 補償，（4 )連接到測試接腳之參數（D C電壓及電流） 胃測]電路的補償，（5 )用來觸發比較之選通時序的補償 ，&及（6 )用來驅動測試接腳刺激（測試信號）之觸發 時序的補償。還有其它的誤差因素也會影響測試結果的精 確度與解析度。其它的誤差因素包括信號在性能電路板及 接腳夾具中傳播的時間延遲，這些都位於接腳卡與被測裝 置之間。 因此，吾人需要建立將校正資料保持在測試裝置中的 有效方法，以便能在某些時間區間或每次開機期間進行各 種參數的補償。 發明槪沭 因此，本發明的目的是提供一種半導體測試裝置，具 有複數個接腳卡，校正資料儲存在接腳卡中，每一個接腳 卡包括複數個接腳單元，每一個接腳單元被架構成一事件 基的測試器。 本發明的另一目的是提供一種半導體測試裝置，其中 每一個接腳卡具有複數個接腳單元，接腳單元中包括非揮 發性記憶體，用以儲存與接腳卡中之接腳單元有關之各種 參數的校正資料。 本發明還有另一目的是提供一種事件基的測試裝置， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^1_^— —ι_ι— I .ϋ nn ml n^i ϋϋ ϋϋ— —^n I (請先閱讀背面之注意事項再填寫本頁} -訂 Φ -6 - 54841$

A7 B7 五、發明説明（4) (請先閲讀背面之注意事項再填寫本頁) 其中每一個接腳卡具有複數個接腳單元，其中包括用以儲 存與接腳單元有關之各種參數之校正資料的非揮發性記憶 體，以及用以執行接腳卡之校正處理的處理器。 本發明還有另一目的是提供一種事件基的測試裝置， 它以具成本效益、無誤差、安全且簡單的方法爲所有接腳 卡管理其所使用的校正資料。 本發明是用以測試被測電子裝置（D U T )的半導體 測試裝置，產生各種不同時序的事件供應測試信號給 D U T，並在選通信號的時序評估D U T的輸出。經由改 變事件記憶體中的時序資料即可自由地改變事件的時序。 經濟部智慧財產局員工消費合作社印製 在本發明中，半導體測試裝置包括大量的測試通道， 經由測試通道施加測試樣式給被測半導體裝置（D U 丁） 的裝置接腳，並檢查D U T的反應輸出以測試D I) T。測 S式裝置包括複數個接腳卡，每一個接腳卡內具有複數個接 腳單元，以建立部分的測試通道，每一接腳卡內配置有用 以儲存校正資料的非揮發性記憶體，以補償與安裝在對應 接腳卡中之接腳單元相關的誤差因素，每一接腳卡內還配 置一微處理器，用以管理校正資料以及爲對應接腳卡內的 所有接腳單元執行校正程序，其中，每一個接腳單元被架 構成事件測試器，其中的測試樣式或選通信號是根據儲存 在事件記憶體中的事件資料直接產生，事件記憶體中定義 從前一事件開始關於時間差的任何改變。 校正資料包括在測試D U 丁時用以補償關於對應之接 腳卡中所使用之參數之誤差因素的資料。例如，用以補償 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） 5484

A7 B7 五、發明説明（5) 誤差因素的校正資料例如包括測試樣式的時序及參考電壓 ，選通信號的時序及參考比較電壓。 (請先閱讀背面之注意事項再填寫本頁) 在另一態樣中，本發明的事件基測試裝置還包括用以 安裝D U T的專用性能電路板，以及往來於d U T傳送信 號的信號路徑，以及用於互連測試裝置中複數個接腳卡與 性能電路板的接腳夾具。在此種架構中，較佳的校正資料 包括用以補償誤差因素的資料，其中包括測試樣式的時序 與參考電壓、選通信號的時序、參考比較電壓、以及信號 在性能電路板及接腳夾具中傳播的延遲。 經濟部智慧財產局員工消費合作社印製 按照本發明，半導體測試裝置被架構成每一個接腳卡 中包括用以儲存校正資料的非揮發性記憶體，校正資料用 以補償接腳卡中所有接腳單元中的誤差因素。由於記憶體 所儲存的校正資料是固定地提供給接腳卡，簡化了測試裝 置製造商或使用者對校正資料的管理，諸如庫存的處理、 接腳卡的更換、校正資料的更新等。由於接腳卡包括一本 地的微處理器，包括爲接腳卡中接腳單元映射資料的校正 處理也都簡化。按照本發明，事件基的測試裝置可做到以 經濟有效、無誤差、安全且簡單的方式爲所有的接腳卡管 理校正資料。 圖式簡單說明 圖1的方塊槪圖顯示本發明之事件基測試裝置的基本 結構。 圖2的方塊槪圖顯示與圖1之接腳電子機構有關的詳 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- 5484

A7 B7 五、發明説明（6) 細結構，以及來自事件產生器之相關的驅動事件（測試信 號）及取樣事件（選通信號）。 (請先閱讀背面之注意事項再填寫本頁) 圖3的方塊槪圖例示事件基測試裝置的外觀，其中包 括位於被測裝置與接腳卡間之性能電路板與接腳夾具。 圖4的方塊槪圖顯示本發明的基本觀念，其中，校正 資料儲存在配置於測試裝置中之每一個接腳卡的非揮發性 記憶體中。 圖5的方塊槪圖顯示在測試裝置中儲存校正資料的另 一種方法，其中，提供與接腳卡分離的外部儲存裝置儲存 校正資料。 圖6的方塊槪圖顯示事件基測試裝置之結構的例示， 具有複數個接腳卡，其中，每一個接腳卡包括複數個接腳 單元或事件測試器。 圖7的方塊槪圖顯示本發明另一實施例的觀念，其中 的校正資料包括用以補償在性能電路板及接腳夾具中傳播 的時間延遲。 經濟部智慧財產局員工消費合作社印製 圖8的方塊槪圖顯示以” C ”程式語言所撰寫的程式 例，用以在測試裝置開機時啓始校正程序。 元件表 12 主電腦 13 匯流排介面 14 裝置匯流排 15 內部匯流排 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -9- 548416

A7 B7 五、發明説明（7) 18 位址控制邏輯 17 失敗訃憶體 (請先閲讀背面之注意事項再填寫本頁) 20 事件計數記憶體 21 事件微變記憶體 22 事件加總及換算邏輯 2 4 事件產生器 2 6 接腳電子機構 2 8 被測半導體裝置 48 性能電路板 4 4 主框架 4 7 接腳夾具 4 3 接腳卡 7 5 記憶體 6 6 接腳單元 77 外部儲存裝置 7 8 映射檔 5 3 介面 經濟部智慧財產局員工消費合作社印製 6 7 處理器 60 事件記憶體 4 7 事件執行器 57 失敗記憶體 發明詳細說明 圖1的方塊槪圖顯示半導體測試裝置的基本結構例， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- 548416

A7 B7 五、發明説明（8) 以事件基測試裝置較佳。事件基測試裝置包括主電腦1 2 、匯流排介面1 3，兩者都連接到裝置匯流排（接腳匯流 排）1 4、內部匯流排1 5、位址控制邏輯1 8、失敗記 憶體1 7、由事件計數記憶體2 0與事件微變記憶體2 1 所構成的事件記憶體、事件加總及換算邏輯2 2、事件產 生器2 4、以及接腳電子機構（驅動器及比較器）2 6。 事件基測試裝置評估連接到接腳電子機構2 6的被測半導 體裝置（D U T ) 2 8，它是典型的記憶體I C，如隨機 存取記憶體（R A Μ )、唯讀記憶體（R 〇 Μ )、快閃記 憶體等，或是邏輯I C，如微處理器及數位信號處理器， 或晶片上裝置的I C。 主電腦1 2的另一例是其內具有UN I X、

Window N T、或Linux作業裝置的工作站。主電腦1 2 的功能是做爲使用者介面，供使用者指令測試操作的開始 與停止、載入測試程式及其它測試條件、或在主電腦中執 行測試結果分析。主電腦1 2經由裝置匯流排1 4與匯流 排介面1 3與測試裝置的硬體介接。雖未顯示，但主電腦 1 2連接通信網路較佳，以與其它測試裝置或電腦網路間 收發測試資訊。 內部匯流排1 5是測試裝置硬體內的匯流排，用以連 接絕大部分的功能方塊，如位址控制邏輯1 8、失敗記憶 體1 7、事件加總及換算邏輯2 2、以及事件產生器2 4 。以位址控制邏輯1 8爲例，它是測試器的處理器，它專 供測試裝置的硬體使用，使用者無法存取。測試器處理器 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) -----^p-辦衣· !φ^ 經濟部智慧財產局員工消費合作社印製 -11 - 548416

A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（9) 1 8根據來自主電腦1 2的測試程式與條件提供指令給測 試裝置中其它的功能方塊。失敗記憶體1 7儲存測試的結 果，如D U T 2 8的失敗資訊，儲存的位址由位址控制 邏輯1 8定義。儲存在失敗記憶體1 7中的資訊供被測裝 置失敗分析時使用。 位址控制邏輯（位址順序器）1 8提供位址資料給事 件計數記憶體2 〇與事件微變記憶體2 1。在實際的測試 裝置中配置有複數組事件計數記憶體與事件微變記憶體， 每一組都與測試裝置的一個測試接腳對應。事件計數與微 變記憶體儲存測試信號與選通信號之每一事件的時序資料 。事件計數記憶體2 0儲存的時序資料是參考時計的整數 倍（整數部分），事件微變記憶體2 1儲存的時序資料是 參考時計的分數（分數部分）。在本發明的例中，每一事 件的時序資料是以與前一事件間的時間差（延遲時間或Δ時 間）表示。 事件加總及換算邏輯2 2根據來自事件計數記憶體 2 0與事件微變記憶體2 1的Δ時序資料產生顯示每一事件 總時序的資料。基本上，總時序資料是由整數倍資料與分 數資料加總而成。在加總時序資料的處理期間，事件加總 及換算邏輯2 2也執行分數資料的進位運算（進位到整數 資料）。此外，在產生總時序的處理期間，時序資料可以 被比例因數修改，因此，總時序也跟著修改。 事件產生器2 4實際上根據來自事件加總及換算邏輯 2 2的總時序資料產生事件。因此而產生的事件（測試信 本紙張尺度適财酬家標準（CNS ) A4規格（210X297公慶) " ' -12- (請先閱讀背面之注意事項再填寫本頁) n ϋϋ J ..... I I I- i ------- I =% - ! —^Jl I -- I —.n 士_ 訂 φ

經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（1¾ 號與選通信號）經由接腳電子機構2 6提供給D U T 2 8。基本上，接腳電子機構2 6是由大量的組件構成， 每一個都包括驅動器與比較器以及開關，以建立關於 DUT 28的輸入與輸出關係。 圖2的方塊槪圖顯示接腳電子機構2 6的細節，其內 有驅動器3 5與類比比較器3 6。事件產生器2 4產生做 爲測試信號（測試樣式）的驅動事件，經由驅動器3 5提 供給DUT 2 8的輸入接腳。事件產生器2 4還產生取 樣事件，它提供給類比比較器3 6做爲選通信號，用以取 樣D U T 2 8的輸出信號。類比比較器3 6輸出的信號 與來自事件產生器2 4的預期資料値在樣式比較器3 8進 行比較。如果兩者失配，則送出一失敗信號給圖1中的失 敗記憶體1 7。 雖未顯示，接腳電子機構2 6也包括執行D C參數測 試的電路。D C參數測試包括提供參考D C電壓給特定的 裝置接腳並量測流入該接腳的D C電流，或者，供應參考 D C電流給特定的裝置裝置接腳並量測該接腳的d C電壓 。接腳電子機構2 6也包括一電路配置，用以改變送給被 測裝置的電源電壓，以及爲裝置接腳改變端電阻器。 如前所述，由於接腳電子機構2 6中包括各種類比參 數，這些參數會隨著測試裝置中使用的組件，在測試裝置 中的物理位置與配置，以及時間與環境的改變而改變。因 此，需要校正這些參數以確保被測半導體裝置的測試結果 正確。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) —ϋ ϋ I - _ 1 n m H-Lr 1- hi n n I ·

、1T -13- 5 mir6

A7 B7 五、發明説明（1) 半導體測試裝置中需要的校正資料重述如下，即：（ 1 )參考驅動電壓的補償，（2 )參考比較（臨限）電壓 的補償，（3 )驅動電流負載的補償，（4 )與測試接腳 連接之參數（D C電壓及電流）量測電路的補償，（5 ) 用來觸發比較之選通時序的補償，以及（6 )用來驅動測 試接腳刺激（測試信號）之觸發時序的補償。 須注意，在實際的測試裝置中，測試信號是經由性能 電路板及接腳夾具（性能電路板轉接器）供應給被測裝置 。圖3顯示包括位於被測裝置與接腳電子機構（安裝在接 腳卡上）間之性能電路板及接腳夾具之事件基測試裝置的 外觀。信號在性能電路板與接腳夾具中傳播的延遲也會影 響半導體裝置測試的測試精確度及解析度。 在圖3的例中，被測半導體裝置（D U 丁）2 8置於 性能電路板4 8上，它專屬於被測裝置的型式。複數個接 腳卡安裝在主框架4 4中。性能電路板與接腳卡（未顯示 )經由接腳夾具（性能電路板轉接器）4 7介接。典型上 ，接腳夾具4 7是一機械方塊，具有大量的彈性接腳，例 如彈簧接腳，電氣地連接接腳卡與性能電路板4 8。 如前所述，爲精確地量測半導體裝置的參數，必須校 正半導體測試裝置的各種參數。校正資料是由製造商得到 ，並儲存在儲存裝置中，做爲工廠校正資料。儲存裝置中 的校正資料可以由使用者修改或增加做爲現場校正資料。 根據校正資料，各種參數中的誤差可以在一固定的周期或 每次開機時加以補償。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝. 訂 經濟部智慧財產局員工消費合作社印製 -14- 548416

A7 B7 五、發明説明（ (請先聞讀背面之注意事項再填寫本頁) 圖4是顯示本發明將校正資料儲存到測試裝置中之基 本觀念的槪圖。在本發明中，每一個接腳卡4 3包括一用 以儲存校正資料記憶體7 5。記憶體7 5是非揮發性記憶 體，如快閃記憶體，以便電源關閉後仍能保存資料。非揮 發性記憶體7 5儲存同一接腳卡4 3中所有接腳單元6 6 的校正資料。此種非揮發性記憶體有各種形式，諸如獨立 的記憶體或是其它儲存裝置的一部分。 在進一步詳細描述圖4的本發明前，先描述發明人等 先前採行的方法。此例顯示於圖5的方塊圖，其中，所有 接腳卡的校正資料也就是測試裝置中所有接腳單元的校正 資料都儲存在外部的儲存裝置7 7中。須注意，圖5的例 是本發明之受讓人的內部資料或商業機密，由發明人等所 評估。圖5的例並不公開，因此，不能以習知技術對抗本 發明。 經濟部智慧財產局員工消費合作社印製 外部的儲存裝置7 7儲存與接腳卡中所有接腳單元有 關的工廠及現場的校正資料。儲存裝置7 7例如是軟式磁 碟、小型光碟，它與接腳卡分離，且是插在測試器控制器 的主電腦中，供從其讀取校正資料。每一個接腳單元的校 正資料例如由主電腦內所準備的映射檔7 8分配。 本發明的發明人發現，如圖5的結構（測試裝置中具 有與接腳卡分離的外部儲存裝置7 7 )有它的缺點，理由 如下： 無論是庫存的接腳卡，安裝到測試裝置中及裝置的維 護，校正項目與校正資料必須緊密地隨行。兩者分離會增 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15- 548416 礙· 2· -?修正 年月曰、上>補无 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1灸 加製造及維護整體的成本。此外，軟體也會增加，因爲較 複雜的裝置結構需要有將外部的校正資料與它的目標接腳 卡關聯在一起的軟體。此外，校正資料在接腳卡的外部還 有以下的不足： (1 )它需要測試裝置定位並從外部的儲存裝置讀取 校正資料並架構接腳卡。 (2 )如果外部的儲存裝置被毀壞，所有接腳卡的校 正資料都告喪失，測試裝置中所有接腳都需要全新的工廠 校正，這是很冗長的處理，需要運輸及連接特殊的校正設 備。 (3 )當一接腳卡移到新的測試裝置時，必須要複製 校正資料，並映射到新裝置的卡槽。 (4 )在測試裝置中安裝新的接腳卡需要隨附接腳卡 的校正檔，且要更新目標測試裝置的校正映射與資料檔。 (5 )當從測試裝置中取下數個接腳卡進行保養時， 必須很留意地將其安裝回原來的插槽。 現回到本發明請參閱圖4，校正資料是儲存於配置在 每一個接腳卡4 3的校正記憶體7 5中。校正記憶體7 5 是非揮發性記憶體，當電源關閉時資料仍能保存。每一個 接腳卡具有一微處理器，它可讀取校正記憶體並寫入接腳 單元的暫存器（未顯示）中。本發明將校正資料儲存在目 標接腳卡的非揮發性記憶體中，其優點如下： (1 )卡的校正資訊位在接腳卡上固定的位置，它很 容易架構到硬體中。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -------ί---J.----^-裝----：---訂------ (請先閱讀背面之注意事項再填寫本頁) -16 - 548416 經濟部智慧財產局員工消費合作社印說

Α7 Β7 五、發明説明（ (2) 每一個接腳卡上都載有它們原始的工廠校正資 料，不需要安裝額外的關聯資料檔。 (3) 使用者不需要保存任何特定接腳卡槽映射檔資 訊。此將由儲存在每一個卡之非揮發性記憶體內的資料自 動完成。 (4 )使用者不需要保存任何特定接腳卡的校正檔資 訊。此將由儲存在每一個卡之非揮發性記憶體內的資料自 動完成。 (5 )測試裝置的可靠度將可增進，因爲裝置外部所 需維護的資訊較少，且校正資料現在是與接腳卡直接耦合 在一起。 (6) 測試裝置可以很容易地以新的校正資料更新非 揮發性記憶體，以補償隨著時間改變的組件値。 (7) 校正儲存裝置有效率地將校正資料本地儲存在 要被補償的測試裝置接腳卡中。 (8) 非揮發性記憶體裝置儲存校正資料可被處理器 定址，用於被測裝置的量測及爲被測裝置產生刺激。 圖6的方塊圖顯示本發明之事件基半導體測試裝置的 基本結構。測試裝置包括複數個接腳卡4 3。此外，每一 ί固接腦I卡包括複數個對應於複數個測試器接腳的接腳單元 (事件測試器）6 6，如3 2個測試器接腳就有3 2個接 腳單元。在圖6的測試裝置中，測試器控制器經由裝置匯 流排（接腳匯流排）1 4控制複數個事件接腳卡4 3，測 試器控制器是測試裝置的主電腦。 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 Φ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -17- 54841

A7 B7 五、發明説明（1矣 (請先閲讀背面之注意事項再填寫本頁) 在圖6中，接腳卡4 3施加測s式樣式（測試信號）給 被測裝置2 8，並檢査被測裝置對測試樣式之反應所輸出 的信號。在接腳卡4 3與被測裝置2 8間，測試裝置還包 括接腳夾具4 7及性能電路板4 8，如圖3所示。 每一個接腳卡4 3包括用於3 2個測試器接腳的接腳 單兀6 6ι — 6632，介面5 3、處理器6 7及記憶體 7 5。每一個接腳單元6 6對應於事件基測試裝置中的每 一個測試器接腳，且在同一測試器電路板中具有相同的內 部結構。在本例中，接腳單元6 6包括事件記憶體6 0、 事件執行單元（事件加總、換算及事件產生）4 7，接腳 電子機構（驅動器及比較器）2 6及測試結果（失敗）記 憶體5 7。記憶體7 5儲存如前所述的校正資料及其它資 料。 經濟部智慧財產局員工消費合作杜印製 事件記憶體6 0儲存用以產生測試樣式的事件資料。 事件執行單元4 7根據來自事件記憶體6 0的事件資料產 生測試樣式。測試樣式經由接腳電子機構2 6供應給被測 裝置2 8。被測裝置的輸出信號在接腳電子機構2 6中由 比較器與預期的信號比較，比較的結果儲存到測試結果記 憶體5 7中。 如圖6的虛線所示，被測裝置2 8與接腳電子機構 2 6是由接腳夾具4 7與性能電路板4 8介接。從接腳電 子機構（驅動器）2 6到被測裝置2 8的測試信號會受信 號在接腳夾具4 7與性能電路板4 8中傳播延遲的影響。 同樣地，從被測裝置2 8輸出到接腳電子機構（比較器） 本纸張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） -18- 548416

A7 B7 五、發明説明（1每 2 6的信號，也會受信號在接腳夾具4 7與性能電路板 48中傳播延遲的影響。 ί請先閱讀背面之注意事項再填寫本頁〉 因此，圖7的方塊圖顯示本發明的另一實施例，其中 的校正資料包括用以補償信號在性能電路板與接腳夾具 4 7中傳播延遲的資料。雖然，在接腳夾具4 7及性能電 路板4 8中傳播延遲相關的資訊並不與接腳卡4 3直接相 關，但它與接腳單元總信號路徑的長度相關。因此，將有 關於（1 )特定性能電路板傳播時間延遲的校正資料；以 及（2 )接腳卡到接腳夾具之傳播時間延遲的校正資料儲 存到接腳卡4 3的非揮發性記憶體7 5中很有用處。 圖8顯示以” C ”程式語言撰寫的程式，用以在測試 裝置開機時啓始校正程序。在此” C ”語言的例中，非揮 發性記憶體由” CALIBRATION-MEMORY”定址，接腳單元 是由” PIN_UNIT”定址。當電源施加到測試裝置時，嵌於 接腳卡內的處理器執行開機功能以初始化它本身並開始校 正程序。圖8中的描述僅是一例，還有很多其它的校正方 法也都在本發明的觀念之中。 經濟部智慧財產局員工消費合作社印製 按照本發明，半導體測試裝置被架構成在每一個接腳 卡中包括儲存校正資料的非揮發性記憶體，用以補償接腳 卡中所有接腳單元中的誤差因素。由於儲存校正資料的記 憶體是固定在接腳卡上，因此，製造商與使用者對校正資 料的管理變得簡單，如庫存處理、更換接腳卡、更新校正 資料等。由於接腳卡中包括本地微處理器，校正處理中包 括爲接腳卡中之接腳單元映射資料也被簡化。按照本發明 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） -19-

548416 A7 B7 五、發明説明（作 ，事件基測試裝置可做到以具成本效益、無誤差、安全且 簡單的方法管理所有接腳卡的校正資料。 雖然本文僅是以較佳實施例說明與描述，但須瞭解， 由於以上的教導，本發明可做很多的修改與變化，且都在 所附申請專利範圍的範圍內，不會偏離本發明的精神與所 欲的範圍。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20-

Claims (1)

1. 548416

   A8 B8 C8 D8 夂、申請專利範圍 1 ---------^ II (請先閱讀背面之注意事項再填寫本頁) 1.一種半導體測試裝置，用於測試被測半導體裝置 (D U T )，具有大量的測試通道，經由測試通道施加測 試樣式給D U 丁的裝置接腳，並檢查D U 丁的反應輸出， 包括： 複數個接腳卡，每一個接腳卡內具有複數個接腳單元 ，用以建立部分的測試通道； 配置在每一個接腳卡內用以儲存校正資料的非揮發性 記憶體，以補償與安裝在對應之接腳卡內之接腳單元有關 的誤差因素；以及 配置在每一個接腳卡內的微處理器，用以管理校正資 料並爲對應之接腳卡內之所有接腳單元執行校正程序；以 及 其中每一個接腳單元被架構成事件測試器，根據儲存 在事件記憶體中的事件資料直接產生測試樣式或選通信號 ，定義從前一個事件開始關於時間差的任何改變。 線- 經濟部智慧財產局員工消費合作社印製 2 .如申請專利範圍第1項的半導體測試裝置，其中 的校正資料包括用以補償關於對應之接腳卡測試D U T時 所使用之參數之誤差因素的資料。 3 ·如申請專利範圍第1項的半導體測試裝置，其中 的校正資料包括用以補償誤差因素的資料\包括測試樣式 的時序與參考電壓、選通信號的時序及參考比較電壓。 4 ·如申請專利範圍第1項的半導體測試裝置，進一 步包括： . D U T專用的性能電路板，供D U T安裝於其上，且 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5484 6 气2·月 7修正1 日補充 A8 B8 C8 D8 々、申請專利範圍 2 具有信號路徑，用以傳送往來於D U T的信號；以及 (請先閲讀背面之注意事項再填寫本頁) 接腳夾具，配置於性能電路板與測試裝置的主框架之 間，用以互連測試裝置中的複數個接腳卡與性能電路板。 5 ·如申請專利範圍第4項的半導體測試裝置，其中 的校正資料包括用以補償誤差因素的資料，包括測試樣式 的時序與參考電壓、選通信號的時序、參考比較電壓及在 性能電路板與接腳夾具中的信號傳播延遲。 6 .如申請專利範圍第1項的半導體測試裝置，其中 每一個接腳單元包括： 事件記憶體，用以儲存每一事件的時序，其中，目前 事件的時序資料是以從緊前一個事件開始的延遲時間，使 用指定數量的資料位元表示；以及 根據來自事件記憶體之時序資料產生測試樣式的機構 ;以及 驅動器/比較器，用以傳送測試樣式給D U T對應的 接腳，並接收D U T輸出的反應信號。 經濟部智慧財產局員工消費合作社印製 7 .如申請專利範圍第6項的半導體測試裝置，其中 ，事件記憶體中的時序資料包括參考時計周期整數倍的事 件計數資料（資料的整數部分），以及參考時計周期之分 數的事件微變資料（資料的分數部分）。’ 22 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）