TWI739154B

TWI739154B - 用於自動測試電子設備電子元件的裝置及其方法

Info

Publication number: TWI739154B
Application number: TW108132341A
Authority: TW
Inventors: 畢思曼艾倫
Original assignee: 新唐科技股份有限公司
Priority date: 2019-02-07
Filing date: 2019-09-06
Publication date: 2021-09-11
Also published as: CN111537812A; TW202036000A; US20200256914A1; JP2020128977A

Abstract

一種用於自動測試電子元件的裝置包括插腳電子裝置和控制器。該插腳電子裝置包括：插腳驅動電路，被配置為驅動具有訊號電平的該電子元件的輸入插腳；以及插腳測量電路，被配置為利用負載來加載該電子元件的輸出插腳，並將該設備的該輸出插腳的訊號電平與預期電平進行比較。該控制器被配置為指示該插腳電子裝置將該插腳測量電路連接到該電子元件的該輸入插腳，並且使用該插腳測量電路，藉由向該輸入插腳施加可編程負載，使用具有可編程轉換速率的訊號驅動該輸入插腳。

Description

用於自動測試電子設備電子元件的裝置及其方法

本發明一般涉及自動測試設備，尤其涉及自動測試設備中的轉換速率控制的技術。

自動測試設備(ATE)在設備上執行測試(以下將稱為被測試設備或DUT)。當DUT是電子元件，例如積體電路(IC)時，ATE通常將電壓和電流模式施加到DUT輸入，並測量DUT輸出處的電壓和電流。

ATE技術的摘要，包括硬體和軟體，可以在“自動測試設備”中找到。Wiley Encyclopedia of Electrical and Electronics Engineering，1999，F.Liguori，第110-120頁。

這裡描述的實施例提供了一種用於自動測試電子元件的裝置。該裝置包括插腳電子裝置和控制器。插腳電子裝置包括：插腳驅動電路，被配置為驅動具有訊號電平的電子元件的輸入插腳；以及插腳測量電路，被配置為利用負載來加載電子元件的輸出插腳，並將設備的輸出插腳的訊號電平與預期進行水平比較。控制器被配置為指示插腳電子裝置將插腳測量電路連接到電子元件的輸入插腳，並且使用插腳測量電路，藉由施加可編程負載來驅動具有可編程轉換速率的訊號的輸入插腳。

在一個實施例中，控制器被配置為藉由四-二極體橋將可編程負載施加到輸入插腳來指示插腳電子裝置驅動輸入插腳，該二極體橋被配置為當水平訊號達到可編程時終止一部分訊號。在一些實施例中，控制器被配置為藉由設置可編程轉換速率的初始時間來校準輸入插腳。在示例實施例中，控制器被配置為指示插腳電子裝置測量訊號，並回應於測量結果設置可編程轉換速率的初始時間。

根據這裡描述的實施例，另外提供了一種用於自動測試電子元件的方法。該方法包括將電子元件連接到插腳電子裝置，其包括(i)插腳驅動電路，其被配置為驅動具有訊號電平的電子元件的輸入插腳；以及(ii)插腳測量電路，被配置為將負載的輸出插腳加載到負載，並將裝置輸出插腳的訊號電平與預期電平進行比較。插腳電子元件被指示將插腳測量電路連接到電子元件的輸入插腳，並且使用插腳測量電路，藉由向輸入施加可編程負載，利用具有可編程轉換速率的訊號來驅動輸入插腳。

根據這裡描述的實施例，還提供了一種用於自動測試電子元件的計算機軟體產品。該產品包括有形的非暫時性計算機可讀介質，其中儲存程式指令，當由耦合到插腳電子裝置的處理器讀取時，該指令包括(i)插腳驅動電路，被配置為以訊號電平驅動電子元件的輸入插腳，以及(ii)插腳測量電路，配置為用負載加載電子元件的輸出插腳，並將裝置的輸出插腳的訊號電平與預期電平進行比較，使處理器指示插腳電子裝置連接插腳測量電路連接到電子元件的輸入插腳，並且使用插腳測量電路，藉由向輸入插腳施加可編程負載，用具有可編程轉換速率的訊號驅動輸入插腳。

從以下對其實施例的詳細描述，並結合附圖，將更全面地理解本發明，其中：

100:自動測試設備

102:控制器

108、204:開關

106、202:驅動器

110、112:比較器

114、116:電流源

118:二極體橋

200:屏幕截圖

206:比較器

208:負載單元

300:屏幕截圖

302:Bridge-Low-Load參數

304、308:Bridge-VREF參數

306:Bridge-High-Load參數

400:測試圖案

404:WAVE部分

406:符號“a”

408:符號“A”

500:示圖

502:動態測試模式

504:概念波形

506A:屏幕截圖

506B:屏幕截圖

602:WAVE定義

604:測試模式

606:理論波形

第1圖是示意性地示出根據本發明實施例的自動測試設備(ATE)的方塊圖。

第2圖是根據本發明實施例的ATE的插腳-電子設置屏幕截圖；第3圖是根據本發明實施例的ATE的DC設置屏幕截圖；第4圖是根據本發明實施例的沒有迴轉控制的ATE測試圖的屏幕截圖；第5圖是根據本發明實施例的產生非轉換速率控制的時脈訊號的圖形和所得波形的圖；第6圖是根據本發明實施例的產生轉換速率控制的時脈訊號的圖形和合成波形的圖；第7圖是根據本發明實施例的由ATE產生的受控轉換速率邊緣的第一示波器屏幕截圖；第8圖是根據本發明實施例的由ATE產生的受控轉換速率邊緣的第二示波器屏幕截圖；以及第9圖是根據本發明實施例的由ATE生成的受控轉換速率邊緣的第三示波器屏幕截圖。

用於電子系統和積體電路的自動測試設備(ATE)通常包括“插腳電子裝置”(PE)模組，其耦合到被測元件(DUT)的插腳。應注意，術語PE可替代地指代耦合到DUT插腳的電子電路的聚合。在下面的描述中，我們將使用術語PE來描述耦合到單個DUT插腳的電子裝置。下文描述的技術也適用於PE的替代定義，加以必要的修改。

每個PE可被控制用於驅動DUT插腳或測量DUT插腳的電壓電平(和/或電流)。傳統上，當PE耦合到DUT輸入插腳時，PE將驅動DUT插腳；當PE連接到DUT輸出插腳時，PE將測量DUT插腳；當PE連接到DUT輸入輸出(I/O)插腳時，PE將由ATE軟體控制，在不同的時間週期內驅動或測量DUT插腳。

PE的驅動電路通常用兩個可編程訊號電平之一來驅動輸入DUT插腳(下面將對此進行描述)。但是，在某些應用中，輸入插腳應以可編程斜率驅動。例如，測試規範可以定義一些輸出插腳的電壓電平應在輸入時脈插腳的下降沿斜率被限制在50mV/ns的速率的條件下進行測試。

根據本發明的實施例，藉由配置PE以測量輸入插腳的輸出電平，可以將受控斜率邊緣施加於DUT輸入插腳，並忽略測量結果。

根據本發明的實施例，ATE系統包括用於生成測試模式(test pattern，又稱測試向量或是測試樣本)的軟體。測試例程包括靜態PE配置腳本和動態測試模式。配置腳本用以配置PE的驅動程式和比較器。例如，PE應驅動DUT輸入插腳(分別為VIH和VIL)的邏輯高電平(voltage level)和邏輯低電平，PE應測試DUT輸出插腳(VOH和VOL)的邏輯低電平和邏輯高電平以及PE應加載 DUT輸出插腳(IOH，IOL)的負載高和負載低電流，是靜態配置的，並且在動態測試模式執行期間保持不變。

在本發明的實施例中，動態測試模式係在不同的時間週期為所有DUT插腳動態地定義DUT輸入插腳的驅動和DUT輸出插腳的測量(包括預期結果)。傳統上，時間軸被劃分為離散的時隙(time slot)，並且動態測試模式定義了時隙分辨率中的驅動和測量(例如，預期結果)特性。

根據實施例，為了驅動DUT插腳，PE模組通常包括具有兩個訊號電平的驅動器，兩個訊號電平包含輸入低電壓(VIL)和輸入高電壓(VIH)。靜態配置腳本通常為每個PE模組設置VIL和VIH值，動態測試模式係為PE模組驅動DUT插腳的每個時隙定義PE是否應使用VIH或VIL驅動插腳。例如，PE模組可以靜態配置為VIL=0.8V和VIH=2.0V，並且PE模組的動態測試模式可以指定1-1-0-0-1。PE將在第一和第二時隙中以2.0V的訊號電平驅動DUT插腳，第三和第四時隙為0.8V，第五時隙為2.0V。

根據本發明的實施例，PE模組的測量電路通常包括兩個部分，包含比較器和負載控制。比較器配置為將DUT插腳上的電壓電平與配置腳本設置的兩個電壓電平進行比較，此兩個電壓電係為輸出低電壓(VOL)和輸出高電壓(VOH)。在動態測試模式的測量部分(例如，預期結果)指定應測試插腳上的邏輯高的時隙中，PE驗證插腳上的電壓是否超過VOH。在測試模式指定應測試插腳邏輯低電平的時隙中，PE驗證插腳上的電壓是否低於VOL。

在一個實施例中，負載控制被配置為將兩個可編程負載電流，例如輸出低電流(IOL)和輸出高電流(IOH)中的一個施加於DUT插腳。兩個電流值通常在配置腳本中編程。在下面的描述中，我們將指的是從PE流到插腳的電流作為正電流，並且從插腳流到PE的電流是負電流。或者，我們將驅動電流稱為“源電流(sourcing current)”，並將接收電流稱為“吸收電流(sinking current)”。在測試模式指示插腳要測試為邏輯低電平的時隙中，PE將向DUT插腳施加等於IOL的電流，並且當測試模式指示要測試插腳為邏輯高電平時，PE將向DUT插腳施加等於IOH(通常為負)的電流。

例如，測試腳本可以為DUT插腳定義邏輯低電平(VOL)不應超過0.4V，負載電流(IOL)為1.6mA，邏輯高電平(VOH)應為負載電流(IOH)為-0.1mA時，電壓不小於2.0V。對於該輸出插腳，動態測試模式在當前示例中為1-1-1-0-1-1。PE將以-0.1mA電流驅動插腳，並在時隙1、2、3、5、6中檢查插腳電壓是否大於2.0V。在時隙4中，PE將以1.6mA電流驅動插腳並檢查插腳電壓是否低於0.4V。

根據本發明的實施例，當測試模式從驅動邏輯低變為邏輯高(或反之亦然)時，DUT插腳處的訊號電平以一定速率變化，該速率是隨著驅動電路特性和負載(包括DUT插腳和從PE到DUT插腳的接線)而變化。根據本發明的實施例，在一些測試應用中，可能希望控制DUT輸入插腳上的訊號改變的速率。這種訊號變化率的控制在下文中稱為“轉換速率控制(slew-rate control)”，並且通常以伏/微秒(volt/micro-second)為單位進行測量。

一些商業ATE系統包括用於SR控制的電路，或者可選地，便於添加產生受控SR邊緣的外部硬體。例如，美國專利5,642,067(其藉由引用結合於本文)描述了一種用於電子電路的每一插腳測試的積體電路脈衝發生器，其可以增加在ATE系統中。脈衝發生器可以控制上升緣(RE)和下降緣(FE)轉換的轉換速率。

本發明的實施例提供了用於使用PE的測量電路來控制ATE中的轉換速率的方法和裝置，並且不需要額外的SR控制電路。在一個實施例中，為了以受控的轉換速率驅動DUT輸入插腳，ATE將連接到相應插腳的PE配置為比較器。對於正邊緣，ATE藉由編程電流IOL來控制轉換速率，對於負邊緣，ATE藉由編程電流IOH來控制轉換速率。

對於電容性負載，根據定義，轉換速率等於進入DUT插腳的電流除以等效電容；因此，可以藉由設定電流IOL和IOH來控制轉換速率。

VREF係設置為斜率結束時所需的電壓電平；例如對於轉換速率控制的正邊緣，從0.1V開始到2.4V結束，VREF設置為2.4V；對於轉換速率控制的負邊緣，從2.4V開始到0.1V結束，VREF設置為0.1V。

因此，根據本發明的實施例，可以使用ATE比較器電路產生DUT插腳處的轉換速率控制斜率，而不需使用附加電路。

第1圖是示意性地示出根據本發明實施例的自動測試設備(ATE)100的方塊圖。

ATE 100包括：控制器102，被配置為運行軟體程式並控制ATE操作；以及複數個插腳電子(PE)模組104，其中每個PE模組104被耦合到被測元件的插腳(DUT；圖中未顯示)。控制器102使用匯流排耦合到PE模組104，其中控制器將靜態配置和動態測試模式傳送到PE模組104，而PE模組將測試結果傳送回控制器102。

為了驅動相應的DUT插腳，每個PE 104包括可編程驅動器106，其被配置為根據控制輸入(在圖中指定為HIGH/LOW)輸出兩個預配置訊號電平VIL，VIH中的一個；開關108，用於將可編程驅動器與DUT插腳連接或斷開。

為了測量相應的DUT插腳，每個PE 104包括：VOH比較器110，用於驗證DUT插腳的電壓電平是否高於預先配置的VOH；VOL比較器112，用於驗證DUT插腳的電壓電平是否低於預先配置的VOL；IOL可編程電流源114，其被配置為提供預先配置的電流IOL；IOH可編程電流源116，其被配置為吸收預先配置的電流IOH；以及二極體橋118，包括四個二極體和一可編程電壓源VREF。二極體橋被配置為：a)當DUT插腳上的電壓電平低於VREF時，將來自IOL電流源114的電流流到DUT插腳，並且將來自VREF的電流流向IOH電流源116；b)當插腳上的電壓電平高於VREF時，將來自DOH插腳的電流流向IOH可編程電流源116，並將來自IOL電流源114的電流流向到VREF。

配置的PE單元數量等於測試的DUT插腳數(當測試插腳數低於PE模組數時，某些PE模組可能會關閉)。第1圖示出了四個PE模組104A、104B、104C和104D，它們分別連接到四個DUT插腳(分別為1、n、i和j)。

PE 104A被配置為測試DUT輸出插腳1處於邏輯低。應注意的是，在整個測試過程中，PE配置可能會頻繁變化。根據動態測試模式，可能會在某些時隙中測試插腳的邏輯低電平，在其他插槽中測試邏輯高電平。此外，IO插腳在某些時候輸入。根據動態測試模式，可以交替驅動和測試其他時隙和輸出。

邏輯低測試定義為驗證在輸出IOL時插腳的電壓電平是否小於VOL。控制器對PE 104A進行編程，以進行：開關108斷開，斷開可編程驅動器106；IOL電流源114設置為IOL；VREF設置為高於VOL的電壓；VOL比較器112設置為將DUT插腳的電壓與VOL進行比較。

忽略VOH比較器。

因此，當輸入IOL時(亦即，VOL<VREF，二極體橋將電流從IOL電流源114流到DUT插腳)，PE將測試插腳電壓小於VOL。

PE 104B被配置為根據控制器設置的模式將DUT輸入插腳n驅動到邏輯1或邏輯0。

控制器編程PE 104B使得開關108接通，並且可編程驅動器106根據動態測試模式以等於VIL或VIH的電壓驅動DUT插腳。

根據本發明的實施例，相同的PE 104可以被配置為以可編程的轉換速率邊緣驅動DUT插腳。在第1圖的示例配置中，PE 104C以負擺率控制邊緣驅動DUT插腳i，而PE 104D以正擺率控制邊緣驅動DUT插腳j。

為了產生轉換速率控制的負邊緣，控制器對PE 104C進行編程，以便：開關108斷開，斷開可編程驅動器106；IOH電流源116被設置為對應於轉換速率的值(例如，IOH=C/轉換速率，其中C是DUT插腳i處的等效電容)；VREF設置為VIL-負斜率結束時的電壓。

因此，PE 104C從DUT插腳i吸收預先配置的電流，產生可編程的負斜率邊緣。當DUT插腳i的電壓達到VIL時，PE 104C將停止從插腳吸收電流。

以類似的方式，為了產生轉換速率控制的上升邊緣，控制器對PE 104D進行編程，以便：開關108斷開，斷開可編程驅動器106；IOL電流源114設置為與轉換速率相對應的值；VREF設置為VIH-正斜率結束時的電壓。

因此，PE 104D將可編程值電流提供給DUT插腳j，從而產生可編程的正斜率邊緣。當DUT插腳j上的電壓達到VIH時，PE 104D將停止向插腳提供電流。

因此，根據第1圖的示例實施例，ATE生成正和負可編程斜率邊緣。用於測量具有可編程負載電流的輸出電平的相同電路用於產生斜率。

可以理解，上面引用的ATE 100和PE 104的結構是作為例子引用的。根據所公開的技術的ATE不限於上文的描述。

在一些實施例中，一些或所有PE單元包括附加電路，其未在第1圖中示出，例如，用於精確模擬測量。在一個實施例中，二極體橋122包括用不同電路實現的類似功能。第1圖中所示的開關可以是機電繼電器、電子開關或機械繼電器和電子開關的組合。

在一些實施例中，控制器包括通用處理器和接口板。在一個實施例中，沒有接口板，並且計算機直接與PE單元104通訊。在一些實施例中，控制器包括複數個處理器；在其他實施例中，ATE中沒有處理器，並且測試軟體在藉由諸如因特網的通訊網絡連接到ATE的其他計算機上運行。

在當前專利申請中描述的另外的實施例涉及使用測試器的VOH-VOL測量電路在商業ATE(Chroma 3650-EX)的示例中生成可編程轉換率的方法。示例性ATE在Chroma出版物3650-EX-E-201709-500-“SOC/ANALOG TEST SYSTEM MODEL 3650-EX”2017中描述，其藉由引用併入本文。

第2圖是根據本發明實施例的PE的插腳-電子設置屏幕截圖200。屏幕截圖是圖形用戶界面(GUI)的一部分，允許用戶輕鬆編程PE設置。

屏幕截圖包括可編程驅動器202(第1圖中的106)，其可以用可配置的電壓電平VIL或VIH驅動DUT插腳(根據動態測試模式)；開關204(第1圖中的108)，用於根據動態測試模式將驅動器202連接到DUT插腳；VOH-VOL比較器206，配置為將DUT插腳上的電壓與可配置的VOH和VIL值進行比較；負載單元208，包括二極體橋，具有IOL和IOH電流源(類似於第1圖中的單元114、116和118)。可以使用測試腳本配置所有可配置參數VIH、VIL、VOH、VOL、IOH、IOL和VREF，或者藉由在第2圖所示的數字輸入子窗口中輸入所需的值(在一些商業測試儀中)。在數字輸入子窗口中輸入所需的值僅限於調試模式。

根據本發明的實施例，用戶可以藉由將開關204設置為關閉，將電流值輸入到IOL(對於正邊緣)或IOH(對於負邊緣，並且將VREF設置為0)來對ATE進行編程以生成轉換速率受控邊緣在斜坡末端的電壓電平。

可以理解，上面描述的屏幕截圖200是作為示例引用的。在替代實施例中，VIH、VIL、VOH、VOL、IOL、IOH和VREF的值可以使用任何其他GUI來編程，或者例如使用非圖形編程腳本來編程。

第3圖是根據本發明實施例的ATE的DC設置屏幕截圖300。屏幕截圖包括兩個set_level命令，用於設置正(Pull-Up)和負(Pull-Down)邊緣。Set_level命令通常嵌入在靜態配置腳本中。

在示例實施例中，set_level命令接收八個有序參數：

1.插腳名稱

2.驅動電平，邏輯低電平(第2圖中的VIL)

3.驅動電平，邏輯高電平(第2圖中的VIH)

4.比較閾值，邏輯低(第2圖2中的VOL)

5.比較閾值，邏輯高(第2圖中的VOH)

6.橋接，邏輯低負載(第2圖中的IOL)

7.橋接，邏輯高負載(第2圖中的IOH)

8.橋，VREF

如果未指定任何參數的值(例如，在命令中插入空格)，則為該參數編程的值保持不變。

根據第3圖所示的示例實施例，第一set_level命令包括Bridge-Low-Load參數306，其被設置為1mA；和一個Bridge-VREF參數308，設置為3.0V。類似地，第二set_level命令包括Bridge-High-Load參數310，其被設置為-1mA；和Bridge-VREF參數312，設置為0.0V。

因此，根據第3圖的示例實施例，第一set_level命令將連接到DUT的插腳CLK的PE設置為將1mA的源提供到DUT插腳，而第二set_level命令將PE設置為從DUT插腳吸收1mA的電流。在這兩種情況下，僅當根據圖案，DUT插腳將處於輸出模式(例如第1圖的開關108關閉)時，才將電流施加到插腳。

可以理解，第3圖中所示和上面描述的設置級命令是作為示例引用的。在替代實施例中，可以使用其他合適的格式；在一個實施例中，使用GUI手動輸入IOH、IOL和VREF的值。

第4圖是根據本發明實施例的沒有轉換速率控制的ATE測試模式的屏幕截圖。根據第4圖的示例實施例，測試模式包括PIN_PAT部分，其中定義了插腳名稱的有序列表；WAVE部分(圖中的3600_WAVE)，其中定義了要在主模式部分中使用的符號，以及主模式部分(圖中的MAIN_PAT)，它定義了所有時隙中所有插腳的編程模式。(PIN_PAT和WAVE部分是配置腳本，而MAIN_PAT部分是動態測試模式)。

根據第4圖的示例實施例，ATE時隙被劃分為六個可單獨編程的“時段”。週期的定時在“定時集”中定義，“定時集”是測試設置的一部分(例如，配置腳本)，並且未示出。應該指出的是，這些時期不一定是相互排斥的。

測試模式的WAVE部分的每一行包括：

1.符號，或一對小寫和大寫符號。符號將用於動態測試模式。當指示一對小寫字母和大寫字母時，小寫字母表示邏輯低電平，大寫字母表示邏輯高電平。

2.遵循等號，在時隙的六個時段期間向PE的六個狀態指示六個指示。

3.附加符號訊息(與本發明無關)。

一個時隙的六個週期在下文中稱為T1到T6。T1和T2定義驅動週期。T3和T4定義從驅動器到比較的切換(但也可用於定義驅動週期，如T1和T2)。T5和T6定義比較週期。

WAVE部分中使用的句點術語的定義(等號後面的前六個參數)：

DX：Drive，value=x(不在乎)。此期間的PE設置不會更改(保持與上一期間相同)。

IOFF：PE是該時段的比較器(驅動器106關閉)。

ION：驅動器106打開

SX：S代表頻閃，X代表不關心。ATE處於比較模式但忽略失敗/通過結果(但IOH和IOL打開)。

DTP：驅動數據。驅動器0或1，根據模式部分中符號的情況(例如，對於a/A符號，當模式中表示“a”時，驅動插腳為邏輯低電平，當表示“a”時，驅動插腳為邏輯高電平。

D1：無論模式數據如何，在此期間驅動邏輯為“1”。

DTP/：與DTP類似，但驅動數據被反轉(即，對於大寫模式符號驅動為低；對於小寫符號驅動為高)。

h/H標籤-與上述相同

STP：比較。

測試模式的第三部分是動態模式(MAIN_PAT)。該模式包括一個註釋的插腳名稱標題，後跟符號行。這些行對應於連續的時隙；每行包括符號，其中連續符號定義對應PE模組在相應時隙的模式。

符號“Super0_0，在每個模式行的末尾，指定”時序集“，它是測試配置腳本的一部分，並定義六個時段的時序值。

在WAVE部分(404)中為時脈插腳選擇符號a/A，具有以下定義：

第1週期的DTP(驅動數據)

第2週期DX-繼續駕駛數據

第3週期中的ION(驅動程式106已打開)

第4週期的DX-從第3周期開始沒有變化

週期5和週期6中的SX(比較；忽略結果，IOL在ION中編程後，IOL和IOH關閉)。

在屏幕截圖的模式部分中，在第一初始化時隙(符號“n”)之後，測試模式將與時脈插腳相關聯的PE交替地設置為偶數行號中的符號“a”(406)，以及在偶數行中的符號“A”(408)。

因此，根據第4圖的示例實施例，耦合到CLK插腳的PE 104向CLK插腳施加交替邏輯-高和邏輯-低。斜率不受控制，並且由驅動器106的驅動能力和CLK插腳上的等效阻抗確定。

第5圖是根據本發明實施例的產生非轉換速率控制的時脈訊號的圖案以及所得波形的示圖500。該圖包括動態測試模式502，其與第4圖的測試模式部分相同，概念波形504和示波器屏幕截圖506A，其中示出了當使用所述測試圖案對Chroma 3650-EX ATE進行編程時捕獲的實際波形。

對於測試圖案線，概念波形504處於邏輯-高，其中CLK用符號A編程，並且邏輯-低的行用CLK編程用符號a。

示波器屏幕截圖506A示出了測試圖案的一部分506B。從低到高的轉換是快速的，受驅動器106的驅動能力和CLK插腳的等效阻抗的限制。

第6圖是根據本發明實施例的產生轉換速率控制時脈訊號的圖形和結果波形的示圖600。該圖包括PIN-PAT和WAVE定義602(其與第4圖中所示的PIN-PAT和WAVE部分相同)、測試模式604、理論波形606和示波器屏幕截圖608。

測試模式604和第4圖的測試圖案400之間的區別在於，在第4圖中，偶數行中的CLK插腳的符號是a，而測試模式604中的符號是x。

根據第6圖的示例實施例，CLK被施加有受控的轉換速率上升邊緣。測試模式604交替地將x和符號分配給CLK插腳。“a”被定義為(在602中)：DTP、DX、ION、DX、SX、SX；而x被定義為(在602中)：DX、DX、IOFF、DX、SX、SX。

在動態測試模式行中，CLK插腳的符號為“a”，PE將打開驅動器106，並以邏輯低電平驅動訊號。在隨後的測試圖案線中，CLK插腳的符號是x，驅動器106將被關閉，並且電流源IOL、IOH將被接通。當VREF被編程為3V時，IOL電流源116(第1圖)將藉由橋118將電流(等於IOL的設置)提供給CLK插腳，並且將產生上升沿控制轉換速率。

因此，根據上文參考第6圖描述的示例實施例，可以藉由軟體控制來配置不包括專用受控轉換速率脈衝發生器的ATE，以產生受控轉換速率斜率。

可以理解，以上第3圖和第6圖中描述的ATE的編程是作為示例引用的。根據所公開的技術對ATE進行編程以產生受控轉換速率斜率包括斷開插腳驅動器並將測量負載連接到插腳。然而，編程構造不限於上文的描述，其與色度測試器兼容。本發明的備選實施例可以使用與其他測試器兼容的編程構造。

第6圖的編程示例產生正擺率控制斜率。為了產生正擺率控制斜率，可以使用相同的模式(604)，其中CLK列中所有出現的“a”符號都被“A”代替，並且其中模式之前的set_level命令將設置VREF。在負斜率結束時的電壓電平(例如，可以使用set_level命令302，其中VREF=0.0V)。

校正ATE板校準

根據本發明的一些實施例，ATE可以包括板上校準，其校正數字邊緣在預先要求的電壓附近的邊緣放置，根據需要移動邊緣開始的定時。當產生可編程轉換速率邊緣時，插腳下降邊緣/上升邊緣可能會隨時間移動，從而中斷邊緣校準。

在一個實施例中，利用示波器測量邊緣的放置(及時)，並且校正插腳的定時以補償任何錯位。在一些實施例中，插腳比較格式用於表徵插腳斜率併校正時序設置。

結果

第7圖是根據本發明實施例的由ATE生成的非受控轉換速率邊緣的示波器屏幕截圖。驅動器106(第1圖)被編程為將DUT插腳驅動為高電平。轉換速率不受控制，由驅動器106的內部阻抗和DUT插腳的阻抗設定。

第8圖是根據本發明實施例的由ATE生成的受控轉換速率邊緣的第一示波器屏幕截圖。IOL源114(第1圖)被編程為向DUT插腳提供13mA電流。可以看出，產生的平均轉換速率為102.2MV/S(102.2mV/ns)。

第9圖是根據本發明實施例的由ATE生成的受控轉換速率邊緣的第二示波器屏幕截圖。IOL源114(第1圖)被編程為從DUT插腳提供6mA電流。可以看出，產生的平均轉換速率為50.0MV/S(50.0mV/ns)。

ATE的各個單元的設置和編程以及結果波形的屏幕截圖(如第2圖至第9圖所示)是示例設置，其編程和結果純粹為了概念清晰而示出。在替代實施例中可以使用任何其他合適的設置和編程，並且結果可以相應地變化。特別是，設置和編程適用於色度測試儀；其他測試儀的設置和編程可能因硬體設置和其他測試儀的編程接口而異。PE 104(第1圖)可以是單個積體電路、複數個積體電路的集合、多芯片載體或PCB。在一些實施例中，PE組或所有PE可以在相同的物理外殼中聚合(例如，在單個積體電路中)。

ATE 100的部分，例如控制器102，可以藉由硬體、軟體或硬體和軟體的組合來實現。控制器102和/或PE 104可以是現場可編程門陣列(FPGA)、專用積體電路(ASIC)或FPGA和ASIC的組合。

在一些實施例中，控制器102包括通用可編程處理器，其以軟體編程以執行本文描述的功能。例如，可以藉由網絡以電子形式將軟體下載到處理器，或者可以替代地或另外地，將軟體提供和/或儲存在非暫時性有形介質上，例如磁性、光學或電子儲存器。

因此，應當理解，上述實施例是作為示例引用的，並且本發明不限於上文特別示出和描述的內容。相反，本發明的範圍包括上文描述的各種特徵的組合和子組合，以及本領域技術人員在閱讀前面的描述時將想到的並且在現有技術中沒有公開的變化和修改。在本專利申請中藉由引用併入的文件應被視為本申請的組成部分，除非在這些併入的文件中以與本說明書中明確或隱含的定義相衝突的方式定義任何術語，僅應考慮本說明書中的定義。

100:自動測試設備

102:控制器

108:開關

106:驅動器

110、112:比較器

114、116:電流源

118:二極體橋

Claims

一種用於自動測試電子元件的裝置，該裝置包括：一插腳電子裝置，包括：一插腳驅動電路，被配置為以訊號電平驅動該電子元件的一輸入插腳；以及一插腳測量電路，被配置為用負載加載該電子元件的複數個輸出插腳，並將該電子元件的該複數個輸出插腳的複數個訊號電平與複數個預期電平進行比較；以及一控制器，被配置為指示該插腳電子裝置將該插腳測量電路連接到該電子元件的該輸入插腳，且該控制器使用該插腳量測電路輸出可編程轉換速率的一訊號以驅動該輸入插腳，其中該控制器施加一第一編程電流以控制該訊號之正邊緣之轉換速率，且施加一第二編程電流以控制該訊號之負邊緣之轉換速率。
如請求項1所述之裝置，其中該控制器被配置為藉由四-二極體橋將該可編程負載施加到該輸入插腳來指示該插腳電子裝置驅動該輸入插腳，該二極體橋被配置為當該訊號達到可編程電平時終止該訊號的轉換。
如請求項1所述之裝置，其中，該控制器被配置為藉由設置該可編程轉換速率的初始時間來校準該輸入插腳。
如請求項3所述之裝置，其中該控制器被配置為指示該插腳電子裝置測量該訊號，並回應於測量結果以設置該可編程轉換速率的該初始時間。
一種自動測試電子元件的方法，該方法包括：將該電子元件連接到一插腳電子裝置，其包括：一插腳驅動電路，被配置為以訊號電平驅動該電子元件的一輸入插腳；以及一插腳測量電路，被配置為用負載加載該電子元件的一輸出插腳，並將該電子元件的該輸出插腳的訊號電平與預期電平進行比較；以及指示該插腳電子裝置將該插腳測量電路連接到該電子元件的一輸入插腳，並使用該插腳測量電路，輸出可編程轉換速率的一訊號以驅動該輸入插腳，其中該訊號之正邊緣之轉換速率由一第一編程電流控制，且該訊號之負邊緣之轉換速率由一第二編程電流控制。
如請求項5所述之方法，其中指示該插腳電子裝置驅動該輸入插腳之步驟包括：藉由四-二極體橋將該可編程負載施加到該輸入插腳，二極體橋被配置為當該訊號達到可編程電平時終止該訊號的轉換。
如請求項5所述之方法，更包括：藉由設置該可編程轉換速率的一初始時間來校準該輸入插腳。
如請求項7所述之方法，更包括：指示該插腳電子裝置測量該訊號，並回應於測量結果設置該可編程轉換速率的該初始時間。
一種用於自動測試電子元件的計算機軟體產品，該計算機軟體產品包括儲存程式指令的一有形非暫時性計算機可讀介質，當由耦合到一插腳電子裝置的一處理器讀取時，該程式指令係用以進行：(i)控制一插腳驅動電路，以訊號電平驅動該電子元件的一輸入插腳，以及(ii)控制一插腳測量電路，將的該電子元件的一輸出插腳施加負載，並將該電子元件的該輸出插腳的訊號電平與預期電平進行比較，使該處理器指示該插腳電子裝置將該插腳測量電路連接到該電子元件的輸入插腳，並使用插腳測量電路，輸出可編程轉換速率的一訊號以驅動該輸入插腳，其中該訊號之正邊緣之轉換速率由一第一編程電流控制，且該訊號之負邊緣之轉換速率由一第二編程電流控制。
如請求項9所述之計算機軟體產品，其中，該程式指令係致使該處理器藉由四-二極體橋將該可編程負載施加到該輸入插腳，以指示該插腳電子裝置驅動該輸入插腳，該四-二極體橋被配置為當該訊號達到可編程電平時終止該訊號的轉換。
如請求項9所述之計算機軟體產品，其中該程式指令使該處理器設置該可編程轉換速率的一初始時間來校準該輸入插腳。
如請求項11所述之計算機軟體產品，其中該程式指令使該處理器指示該插腳電子裝置測量該訊號，並回應於測量結果設置該可編程轉換速率的該初始時間。