KR101297657B1 - 반도체 테스트 스위치 회로 - Google Patents

반도체 테스트 스위치 회로 Download PDF

Info

Publication number
KR101297657B1
KR101297657B1 KR1020130049214A KR20130049214A KR101297657B1 KR 101297657 B1 KR101297657 B1 KR 101297657B1 KR 1020130049214 A KR1020130049214 A KR 1020130049214A KR 20130049214 A KR20130049214 A KR 20130049214A KR 101297657 B1 KR101297657 B1 KR 101297657B1
Authority
KR
South Korea
Prior art keywords
voltage
ground
relay
digital bus
bus switch
Prior art date
Application number
KR1020130049214A
Other languages
English (en)
Inventor
오세경
Original Assignee
(주) 에이블리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 에이블리 filed Critical (주) 에이블리
Priority to KR1020130049214A priority Critical patent/KR101297657B1/ko
Application granted granted Critical
Publication of KR101297657B1 publication Critical patent/KR101297657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/31813—Test pattern generators

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 스위치 회로에 관한 것으로, 단일전원(single supply) 디지털 버스 스위치(bus switch)를 이용하여 인가전압이나 측정전압을 전압 범위 제약 없이 테스트하기 위한 것이다.
이를 위하여 본 발명은 단일전원(single supply) 디지털 버스 스위치 IC를 반도체 소자의 직류 파라미터 테스트를 위한 스위치 소자로 사용하는 반도체 테스트 스위치 회로에 있어서, 접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 디지털 버스 스위치 IC의 접지 클램프 다이오드의 접지 핀(GND)에 공급하는 접지전압 쉬프트부, 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 디지털 버스 스위치 IC의 온/오프 제어신호(ON/OFF)를 레벨 쉬프트하여 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 인가전압 쉬프트부를 포함하는, 반도체 테스트 스위치 회로를 제공하여, 단일전원(single supply) 디지털 버스 스위치(bus switch)를 이용하여 직류 파라미터 테스트시 인가전압이나 측정전압을 전압 범위 제약 없이 사용할 수 있게 하여, 연속성 테스트를 가능하게 한다.

Description

반도체 테스트 스위치 회로{A switch circuit for testing a semiconductor element}
본 발명은 반도체 테스트 스위치 회로에 관한 것으로, 보다 상세하게는 단일전원(single supply) 디지털 버스 스위치(bus switch)를 이용하여 직류 파라미터 테스트 시에 인가전압이나 측정전압을 네가티브 전압부터 포지티브 전압까지 전압 범위의 제약 없이 사용할 수 있게 하는 반도체 테스트 스위치 회로에 관한 것이다.
일반적으로 반도체 테스트 장치는 내부에 설치된 하드웨어 구성 요소를 제어하기 위한 중앙처리장치인 CPU를 포함하고, 내부의 하드웨어 구성요소로서, 도 1에 예시된 바와 같이 알고리즘에 의한 테스트 패턴을 발생하는 패턴 발생기(10), 타이밍 발생 및 포맷 제어를 위한 타이밍/포맷터(20), 드라이버 및 비교기가 내장된 핀 일렉트로닉스(30)를 포함하여 구성되며, 핀 일렉트로닉스(30)는 기능 계전기(51)를 통해 피시험 반도체 소자(Device Under Test)(60; DUT)에 연결되며, 아울러 직류 측정 장치(40)가 직류 계전기(52)를 통해 피시험 반도체 소자(60;DUT)에 연결된다.
이러한 구성을 가진 반도체 테스트 장치는 CPU에서 작동되는 테스트 프로그램에 의해 상기한 하드웨어적 구성요소들이 서로 신호를 주고받으며 핀 일렉트로닉스(PE)에 연결된 피시험 반도체 소자(DUT)의 전기적 기능을 검사하게 된다.
이와 관련하여, 대한민국 공개특허 제10-2007-0028064호(2007.03.12 공개)에는 반도체 메모리 장치 및 그 병렬 테스트 연결을 통한 직류특성 테스트방법에 관한 기술이 공지되어 있다.
이에 의하면, n 개의 테스트 채널들에 각각 연결된 n 개의 제1입출력 핀들, n 개의 테스트 채널에 각각 연결된 n 개의 제2입출력 핀들, 제1 테스트 모드에서는 제1입출력핀들과 제2 입출력핀들을 동시에 활성상태로 하고 제2 테스트모드에서는 입출력핀 선택신호에 응답하여 제1입출력핀들과 제2 입출력핀들을 순차적으로 활성상태로 하는 입출력핀 활성화회로로 구성하여, 병렬 테스트시 각 핀들로부터 출력되는 데이터를 쉽게 구별할 수 있도록 함으로써 테스트를 용이하게 하고, 온다이 터미네이션 회로 테스트시 불가능했던 전기적 특성 테스트를 가능하게 한다.
또한 대한민국 공개특허 제10-2007-0109434호(2007.11.15 공개)에는 반도체 칩의 오픈 테스트 및 쇼트 테스트방법 및 반도체 테스트시스템에 관한 기술이 공지되어 있다.
이에 의하면, 데이터 입출력 패드의 전압을 제1 논리 상태 및 제2 논리 상태 중 어느 하나로 유지시킬 수 있는 전압 제어부를 구비하는 반도체 칩, 리드들이 그룹별로 하나의 노드에 전기적으로 병합되도록 구성된 연결부 및 노드에 테스터 핀을 연결하여 오픈 테스트 및 쇼트 테스트를 하는 테스터를 구비하여, 테스터에서 제공하는 일부의 핀을 사용하여 그 보다 많은 리드에 대하여 오픈 테스트 및 쇼트 테스트를 동시에 실시할 수 있게 한다.
상기와 같은 반도체 테스트 장치에는 직류 테스트를 위한 스위치 소자로 리드 계전기(reed relay), 포토모스 계전기(photo MOS relay) 또는 아날로그 스위치 IC(analog switch IC) 등을 사용하여 네가티브 전압부터 포지티브 전압까지 스위치전압 범위의 제약없이 사용하고 있다.
그러나 리드 계전기와 포토 모스 계전기는 고가이며, 소형화가 어려워 많은 공간을 차지하는 단점이 있고, 아날로그 스위치 IC는 저가이며 소형이나 대역폭이 낮아 고속 디지털 회로에는 적합하지 않다.
도 2는 도 1의 기능 계전기(51) 및 직류 계전기(52)로 사용될 수 있는 종래의 디지털 버스 스위치 IC(digital bus switch IC)(50)의 내부 구성을 예시하는 회로도이다.
그러나 이러한 디지털 버스 스위치 IC는 저가이며 소형이고 고속인 장점이 있으나, 디지털 소자이므로 그 내부의 그라운드 클램프 다이오드(ground clamp diode)로 인하여 네가티브 전압 신호(negative voltage signal)을 스위치할 수 없는 단점이 있다.
KR 10-2007-0028064 A 2007.03.12 KR 10-2007-0109434 A 2007.11.15
본 발명이 해결하고자 하는 기술적 과제는, 단일전원(single supply) 디지털 버스 스위치(bus switch)를 이용하여 직류 파라미터 테스트 시에 인가전압이나 측정전압을 전압 범위 제약 없이 사용할 수 있게 하여, DC 테스트를 가능하게 하는 반도체 테스트 스위치 회로를 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시 형태는, 단일전원(single supply) 디지털 버스 스위치 IC를 반도체 소자의 직류 파라미터 테스트를 위한 스위치 소자로 사용하는 반도체 테스트 스위치 회로에 있어서, 접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 디지털 버스 스위치 IC의 접지 클램프 다이오드의 접지 핀(GND)에 공급하는 접지전압 쉬프트부, 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 디지털 버스 스위치 IC의 온/오프 제어신호(ON/OFF)를 레벨 쉬프트하여 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 인가전압 쉬프트부를 포함하여, 디지털 버스 스위치 IC의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 구성한 반도체 테스트 스위치 회로이다.
상기 본 발명의 일 실시 형태에 의한 반도체 테스트 스위치 회로에서 접지전압 쉬프트부는, 디지털 버스 스위치 IC의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원의 접지단자에 공통 접속되어 디지털 버스 스위치 IC의 접지 핀(VCC)에 공급되는 쉬프트된 접지 전압을 기준으로 동작 전압 공급원의 접지 전압을 일정 레벨 쉬프트시키는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시 형태는, 알고리즘에 의한 테스트 패턴을 발생하는 패턴 발생기, 타이밍 발생 및 포맷 제어를 위한 타이밍/포맷터, 드라이버 및 비교기가 내장된 핀 일렉트로닉스를 포함하고 핀 일렉트로닉스와 직류 측정 장치가 각각 기능 계전기와 직류 계전기를 통해 피시험용 반도체 소자에 연결되는 반도체 테스트 장치에서, 기능 계전기와 직류 계전기의 스위치 소자로 단일전원 디지털 버스 스위치 IC를 사용하는 반도체 테스트 스위치 회로에 있어서, 접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 직류 계전기 및 기능 계전기에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드의 접지 핀(GND)에 동시에 공급하는 접지전압 쉬프트부, 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 직류 계전기에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(DC relay ON/OFF)를 레벨 쉬프트하여 직류 계전기의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 직류 계전기 인가전압 쉬프트부, 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 기능 계전기에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(Function relay ON/OFF)를 레벨 쉬프트하여 기능 계전기의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 기능 계전기 인가전압 쉬프트부를 포함하여, 기능 계전기 및 직류 계전기에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 구성한 반도체 테스트 스위치 회로이다.
상기 본 발명의 다른 실시 형태에 의한 반도체 테스트 스위치 회로에서 접지전압 쉬프트부는, 직류 계전기 및 기능 계전기에 사용되는 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원의 접지 단자에 공통 접속되어 각 디지털 버스 스위치 IC의 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 동작 전압 공급원의 접지 전압을 일정 레벨 쉬프트시키는 것을 특징으로 한다.
상기 본 발명의 다른 실시 형태에 의한 반도체 테스트 스위치 회로는, 직류 계전기 및 기능 계전기의 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 공급하는 동작 전압을 상기 접지 핀에 공급되는 쉬프트된 접지 전압을 기준으로 일정 레벨 쉬프트시켜 공급하는 쉬프트 동작 전압 공급원을 더 포함하여 구성될 수 있다.
본 발명에 따르면, 저가이며 소형이고 고속의 디지털 소자인 단일전원(single supply) 디지털 버스 스위치(bus switch)를 이용하여 직류 파라미터를 테스트하게 될 때, 디지털 버스 스위치 IC가 네가티브 전압 신호를 스위치할 수 있게 되므로, 인가전압이나 측정전압을 네가티브 전압부터 포지티브 전압까지 전압 범위의 제약 없이 사용 가능하게 되어, 개방/단락 테스트(open/short test), 누설 테스트(leakage test)를 가능하게 하는 이점이 있다.
도 1은 종래 반도체 테스트 장치의 개략적인 구성을 예시한 블록도이다.
도 2는 종래 디지털 버스 스위치 IC를 스위치 소자로 사용하는 경우 반도체 테스트 스위치 회로도의 상세도이다.
도 3은 본 발명에 의한 반도체 테스트 스위치 회로도의 일 실시 예를 예시한 상세 회로도이다.
도 4는 본 발명에 의한 반도체 테스트 스위치 회로도의 다른 실시 예를 예시한 상세 회로도이다.
도 5는 본 발명에 의한 반도체 테스트 스위치 회로도의 또 다른 실시 예를 예시한 상세 회로도이다.
이하, 본 발명의 각 실시 형태에 따른 반도체 테스트 스위치 회로의 구성 및 동작을 첨부 도면을 참조하여 상세히 설명한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정 해석되지 아니하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명에 의한 반도체 테스트 스위치 회로도의 일 실시 예를 예시한 상세 회로도로서, 도 3에 예시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 테스트 스위치 회로는, 반도체 소자의 직류 파라미터 테스트를 위한 스위치 소자로 사용되는 단일전원(single supply) 디지털 버스 스위치 IC(50), 접지전압 쉬프트부(111), 인가전압 쉬프트부(112)를 포함하여 구성된다.
접지전압 쉬프트부(111)는 접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 디지털 버스 스위치 IC(50)의 접지 클램프 다이오드의 접지 핀(GND)에 공급한다.
인가전압 쉬프트부(112)는 접지전압 쉬프트부(111)에서 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 디지털 버스 스위치 IC(50)의 온/오프 제어신호(ON/OFF)를 레벨 쉬프트하여 디지털 버스 스위치 IC(50)의 출력 인에이블핀(/OE)에 공급한다.
예를 들어, 접지전압 쉬프트부(111)는 디지털 버스 스위치 IC(50)의 접지 핀(GND)을 -1V 이하 전압을 인가하여 접지 레벨을 0V에서 네가티브 전압(-1V)으로 쉬프트된 접지 전압으로 형성하고, 인가전압 쉬프트부(112)는 디지털 버스 스위치 IC의 온/오프 제어신호(ON/OFF)를 하이레벨 전압 3.3V, 로우레벨 전압 0V에서 상기 쉬프트된 접지 전압(-1V)을 기준으로 하이레벨 전압 2.3V, 로우레벨 전압 -1V로 레벨 쉬프트시켜 공급함으로써, 디지털 버스 스위치 IC를 이용하여 네가티브 전압까지 측정이 가능하게 하므로 반도체 테스트시 테스트 칩의 그라운드 클램프 다이오드를 네가티브 전압부터 포지티브 전압까지 개방/단락 테스트를 수행할 수 있게 된다. 아울러 전원 전압이 3.3V용 디지털 버스 스위치 IC(50)일 경우 동작 전압 공급원(70)에서 전원 핀에 공급되는 VCC 전압은 접지 핀(GND)으로부터 3.3V 높은 2.3V를 인가한다. 이때는 VCC 전원용 전압으로 GND pin = -1V 전압을 레퍼런스로 3.3V를 생성하여 인가할 수 있으며, 0V를 레퍼런스 전압으로 사용하여 2.3V를 생성하여 인가할 수도 있다.
이로써 본 발명의 일 실시 형태에 의한 반도체 테스트 스위치 회로는 디지털 버스 스위치 IC의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 한다.
이때 접지전압 쉬프트부(110)는 디지털 버스 스위치 IC(50)의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원(70)의 접지단자에 공통 접속되어 디지털 버스 스위치 IC(50)의 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 동작 전압 공급원(70)의 접지 전압을 일정 레벨 쉬프트시킨다.
도 4는 본 발명에 의한 반도체 테스트 스위치 회로도의 다른 실시 예를 예시한 상세 회로도로서, 도 4에 예시된 바와 같이, 본 발명의 다른 실시 예에 따른 반도체 테스트 스위치 회로는, 알고리즘에 의한 테스트 패턴을 발생하는 패턴 발생기, 타이밍 발생 및 포맷 제어를 위한 타이밍/포맷터, 드라이버 및 비교기가 내장된 핀 일렉트로닉스, 및 전원 관리유닛을 구성요소로 포함하고 핀 일렉트로닉스와 직류 측정 장치가 각각 기능 계전기(51)와 직류 계전기(52)를 통해 피시험용 반도체 소자(DUT)에 연결되는 형태의 반도체 테스트 장치인 경우, 기능 계전기(51)와 직류 계전기(52)의 스위치 소자로 단일전원 디지털 버스 스위치 IC를 사용하는 반도체 테스트 스위치 회로에, 접지전압 쉬프트부(111), 직류 계전기 인가전압 쉬프트부(113), 및 기능 계전기 인가전압 쉬프트부(114)를 포함하여 구성된다.
접지전압 쉬프트부(111)는 접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 직류 계전기(51) 및 기능 계전기(52)에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드의 접지 핀(GND)에 동시에 공급하도록 구성된다.
직류 계전기 인가전압 쉬프트부(113)는 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 직류 계전기(52)에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(DC relay ON/OFF)를 레벨 쉬프트하여 직류 계전기(52)의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급한다.
기능 계전기 인가전압 쉬프트부(114)는 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 기능 계전기(51)에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(Function relay ON/OFF)를 레벨 쉬프트하여 기능 계전기(51)의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급한다.
예를 들어, 접지전압 쉬프트부(111)는 기능 계전기(51)와 직류 계전기(52)의 각 디지털 버스 스위치 IC의 접지 핀(GND)을 -1V 이하 전압을 인가하여 접지 레벨을 0V에서 네가티브 전압(-1V)으로 쉬프트된 접지 전압으로 형성하고, 직류 계전기 인가전압 쉬프트부(113) 및 기능 계전기 인가전압 쉬프트부(114)는 각 디지털 버스 스위치 IC의 온/오프 제어신호(ON/OFF)를 하이레벨 전압 3.3V, 로우레벨 전압 0V에서 상기 쉬프트된 접지 전압(-1V)을 기준으로 하이레벨 전압 2.3V, 로우레벨 전압 -1V로 레벨 쉬프트시켜 공급함으로써, 디지털 버스 스위치 IC를 이용하여 네가티브 전압까지 측정이 가능하게 하므로 반도체 테스트시 테스트 칩의 그라운드 클램프 다이오드를 네가티브 전압부터 포지티브 전압까지 연속적으로 측정하는 개방/단락 테스트를 수행할 수 있게 된다. 아울러 전원 전압이 3.3V용 디지털 버스 스위치 IC일 경우 동작 전압 공급원(70)에서 전원 핀에 공급되는 VCC 전압은 접지 핀(GND)으로부터 3.3V 높은 2.3V를 인가한다. 이때는 VCC 전원용 전압으로 GND pin = -1V 전압을 레퍼런스로 3.3V를 생성하여 인가할 수 있으며, 0V를 레퍼런스 전압으로 사용하여 2.3V를 생성하여 인가할 수도 있다.
이로써 본 발명의 다른 실시 형태에 의한 반도체 테스트 스위치 회로는 기능 계전기 및 직류 계전기에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 한다.
이때에도 접지전압 쉬프트부(110)는 직류 계전기(52) 및 기능 계전기(51)에 사용되는 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원(70)의 접지단자에 공통 접속되어 각 디지털 버스 스위치 IC의 접지 핀(VCC)에 공급되는 쉬프트된 접지 전압을 기준으로 동작 전압 공급원(70)의 접지 전압을 일정 레벨 쉬프트시킨다.
도 5는 본 발명에 의한 반도체 테스트 스위치 회로도의 또 다른 실시 예를 예시한 상세 회로도로서, 도 5에 예시된 바와 같이, 본 발명의 또 다른 실시 예에 따른 반도체 테스트 스위치 회로는, 알고리즘에 의한 테스트 패턴을 발생하는 패턴 발생기, 타이밍 발생 및 포맷 제어를 위한 타이밍/포맷터, 드라이버 및 비교기가 내장된 핀 일렉트로닉스, 및 전원 관리유닛을 구성요소로 포함하고 핀 일렉트로닉스와 직류 측정 장치가 각각 기능 계전기(51)와 직류 계전기(52)를 통해 피시험용 반도체 소자(DUT)에 연결되는 형태의 반도체 테스트 장치인 경우, 기능 계전기(51)와 직류 계전기(52)의 스위치 소자로 단일전원 디지털 버스 스위치 IC를 사용하는 반도체 테스트 스위치 회로에, 접지전압 쉬프트부(111), 직류 계전기 인가전압 쉬프트부(113), 기능 계전기 인가전압 쉬프트부(114), 및 쉬프트 동작 전압 공급원(71)을 포함하여 구성된다. 여기서 특히 쉬프트 동작 전압 공급원(71)은 직류 계전기(52) 및 기능 계전기(51)의 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 공급하는 동작 전압을 상기 접지 핀에 공급되는 쉬프트된 접지 전압을 기준으로 일정 레벨 쉬프트시켜 공급한다. 이때 접지전압 쉬프트부(111), 직류 계전기 인가전압 쉬프트부(113), 기능 계전기 인가전압 쉬프트부(114)는 도 4의 경우와 동일하게 구성 및 작동되므로 그 각각에 대한 설명은 생략하기로 한다.
예를 들어, 접지전압 쉬프트부(111)는 기능 계전기(51)와 직류 계전기(52)의 각 디지털 버스 스위치 IC의 접지 핀(GND)을 -1V 이하 전압을 인가하여 접지 레벨을 0V에서 네가티브 전압(-1V)으로 쉬프트된 접지 전압으로 형성하고, 직류 계전기 인가전압 쉬프트부(113) 및 기능 계전기 인가전압 쉬프트부(114)는 각 디지털 버스 스위치 IC의 온/오프 제어신호(ON/OFF)를 하이레벨 전압 3.3V, 로우레벨 전압 0V에서 상기 쉬프트된 접지 전압(-1V)을 기준으로 하이레벨 전압 2.3V, 로우레벨 전압 -1V로 레벨 쉬프트시켜 공급함으로써, 디지털 버스 스위치 IC를 이용하여 네가티브 전압까지 측정이 가능하게 하므로 반도체 테스트시 테스트 칩의 그라운드 클램프 다이오드를 네가티브 전압부터 포지티브 전압까지 개방/단락 테스트를 수행할 수 있게 된다. 아울러 전원 전압이 3.3V용 디지털 버스 스위치 IC일 경우 동작 전압 공급원(71)에서 전원 핀에 공급되는 VCC 전압은 접지 핀(GND)으로부터 3.3V 높은 2.3V를 직접 인가한다.
이상과 같이 본 발명은 단일전원 디지털 버스 스위치를 이용하여 직류 파라미터 테스트시 네가티브 전압부터 포지티브 전압까지 전압 범위의 제약 없이 인가전압이나 측정전압을 사용하여 개방/단락 테스트, 및 누설 테스트를 수행할 수 있게 하는 이점이 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.
10 : 패턴 발생기 20 : 타이밍/포맷터
30 : 핀 일렉트로닉스 40 : 직류측정장치
50 : 디지털버스스위치 IC(계전기) 51 : 기능계전기(디지털버스스위치 IC)
52 : 직류계전기(디지털버스스위치 IC) 60 : 피시험용 반도체 소자(DUT)
70 : 동작전압 공급원 71 : 쉬프트 동작전압 공급원
111 : 접지전압 쉬프트부 112,113,114 : 인가전압 쉬프트부

Claims (5)

  1. 단일전원(single supply) 디지털 버스 스위치 IC를 반도체 소자의 직류 파라미터 테스트를 위한 스위치 소자로 사용하는 반도체 테스트 스위치 회로에 있어서,
    접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 상기 디지털 버스 스위치 IC(50)의 접지 클램프 다이오드의 접지 핀(GND)에 공급하는 접지전압 쉬프트부(111); 및
    상기 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 상기 디지털 버스 스위치 IC(50)의 온/오프 제어신호(ON/OFF)를 레벨 쉬프트하여 상기 디지털 버스 스위치 IC(50)의 출력 인에이블핀(/OE)에 공급하는 인가전압 쉬프트부(112);를 포함하여, 상기 디지털 버스 스위치 IC(50)의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 구성하며;
    상기 접지전압 쉬프트부(111)는, 상기 디지털 버스 스위치 IC(50)의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원(70)의 접지단자에 공통 접속되어 상기 디지털 버스 스위치 IC(50)의 접지 핀(VCC)에 공급되는 쉬프트된 접지 전압을 기준으로 상기 동작 전압 공급원(70)의 접지 전압을 일정 레벨 쉬프트시키는 것을 특징으로 하는 반도체 테스트 스위치 회로.
  2. 삭제
  3. 알고리즘에 의한 테스트 패턴을 발생하는 패턴 발생기(10), 타이밍 발생 및 포맷 제어를 위한 타이밍/포맷터(20), 드라이버 및 비교기가 내장된 핀 일렉트로닉스(30)를 포함하고 핀 일렉트로닉스(30)와 직류 측정 장치(40)가 각각 기능 계전기(51)와 직류 계전기(52)를 통해 피시험용 반도체 소자(60;DUT)에 연결되는 반도체 테스트 장치에서, 상기 기능 계전기(51)와 직류 계전기(52)의 스위치 소자로 단일전원 디지털 버스 스위치 IC를 사용하는 반도체 테스트 스위치 회로에 있어서,
    접지 전압을 일정 레벨 네가티브 전압으로 쉬프트시켜 상기 직류 계전기(51) 및 기능 계전기(52)에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드의 접지 핀(GND)에 동시에 공급하는 접지전압 쉬프트부(111);
    상기 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 상기 직류 계전기(52)에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(DC relay ON/OFF)를 레벨 쉬프트하여 상기 직류 계전기(52)의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 직류 계전기 인가전압 쉬프트부(113);
    상기 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 상기 기능 계전기(51)에 사용되는 디지털 버스 스위치 IC의 온/오프 제어신호(Function relay ON/OFF)를 레벨 쉬프트하여 상기 기능 계전기(51)의 디지털 버스 스위치 IC의 출력 인에이블핀(/OE)에 공급하는 기능 계전기 인가전압 쉬프트부(114);를 포함하여, 상기 기능 계전기 및 직류 계전기에 사용되는 각 디지털 버스 스위치 IC의 접지 클램프 다이오드에 대해 네가티브 전압부터 포지티브 전압의 범위까지 측정 전압을 공급하여 개방/단락 테스트를 수행 가능하게 구성한 것을 특징으로 하는 반도체 테스트 스위치 회로.
  4. 제3항에 있어서, 상기 접지전압 쉬프트부(111)는,
    상기 직류 계전기(52) 및 기능 계전기(51)에 사용되는 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 동작 전압을 공급하는 동작 전압 공급원(70)의 접지 단자에 공통 접속되어 상기 각 디지털 버스 스위치 IC의 접지 핀(GND)에 공급되는 쉬프트된 접지 전압을 기준으로 상기 동작 전압 공급원(70)의 접지 전압을 일정 레벨 쉬프트시키는 것을 특징으로 하는 반도체 테스트 스위치 회로.
  5. 제3항에 있어서,
    상기 직류 계전기(52) 및 기능 계전기(51)의 각 디지털 버스 스위치 IC의 전원 핀(VCC)에 공급하는 동작 전압을 상기 접지 핀에 공급되는 쉬프트된 접지 전압을 기준으로 일정 레벨 쉬프트시켜 공급하는 쉬프트 동작 전압 공급원(71);을 더 포함하는 것을 특징으로 하는 반도체 테스트 스위치 회로.
KR1020130049214A 2013-05-02 2013-05-02 반도체 테스트 스위치 회로 KR101297657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130049214A KR101297657B1 (ko) 2013-05-02 2013-05-02 반도체 테스트 스위치 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130049214A KR101297657B1 (ko) 2013-05-02 2013-05-02 반도체 테스트 스위치 회로

Publications (1)

Publication Number Publication Date
KR101297657B1 true KR101297657B1 (ko) 2013-08-21

Family

ID=49220773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130049214A KR101297657B1 (ko) 2013-05-02 2013-05-02 반도체 테스트 스위치 회로

Country Status (1)

Country Link
KR (1) KR101297657B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104166051A (zh) * 2014-08-12 2014-11-26 中国兵器工业集团第二一四研究所苏州研发中心 一种16通道模拟开关电路导通电阻的测试方法
KR20230052434A (ko) * 2021-10-13 2023-04-20 테크위드유 주식회사 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006163B1 (ko) * 1985-08-14 1990-08-24 후지쓰 가부시끼가이샤 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR100262750B1 (ko) 1996-10-22 2000-09-01 김영환 반도체 메모리 소자의 전압 발생 장치
KR100702564B1 (ko) * 2003-12-03 2007-04-04 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 시험 방법
JP2012088154A (ja) * 2010-10-19 2012-05-10 Mitsubishi Electric Corp パワーサイクル試験装置およびパワーサイクル試験方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900006163B1 (ko) * 1985-08-14 1990-08-24 후지쓰 가부시끼가이샤 테스트 패턴 발생회로를 갖는 반도체 기억장치
KR100262750B1 (ko) 1996-10-22 2000-09-01 김영환 반도체 메모리 소자의 전압 발생 장치
KR100702564B1 (ko) * 2003-12-03 2007-04-04 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 시험 방법
JP2012088154A (ja) * 2010-10-19 2012-05-10 Mitsubishi Electric Corp パワーサイクル試験装置およびパワーサイクル試験方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104166051A (zh) * 2014-08-12 2014-11-26 中国兵器工业集团第二一四研究所苏州研发中心 一种16通道模拟开关电路导通电阻的测试方法
CN104166051B (zh) * 2014-08-12 2016-11-09 中国兵器工业集团第二一四研究所苏州研发中心 一种16通道模拟开关电路导通电阻的测试方法
KR20230052434A (ko) * 2021-10-13 2023-04-20 테크위드유 주식회사 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ
WO2023063576A1 (ko) * 2021-10-13 2023-04-20 테크위드유 주식회사 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ
KR102585790B1 (ko) 2021-10-13 2023-10-06 테크위드유 주식회사 논리적 식별자를 이용하는 테스트 방법 및 스위치 ｉｃ

Similar Documents

Publication Publication Date Title
US6456103B1 (en) Apparatus for reducing power supply noise in an integrated circuit
US7453282B2 (en) Input and output circuit of an integrated circuit and a method for testing the same
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试系统
US20120229159A1 (en) Test interface board and test system including the same
US9885746B2 (en) Switching matrix and testing system for semiconductor characteristic measurement using the same
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
CN101512360A (zh) 用以测试集成电路的上电复位跳变点的方法和设备
KR101297657B1 (ko) 반도체 테스트 스위치 회로
JP2008107216A (ja) 測定方法、スイッチ装置、および、該スイッチ装置を備える測定システム
CN116047276B (zh) 一种半导体芯片测试电路和测试方法
US20070046308A1 (en) Test modes for a semiconductor integrated circuit device
CN104991097B (zh) 一种探针卡
JP2010230668A (ja) 試験装置およびドライバ回路
KR101063441B1 (ko) Ｏｄｔ 저항 테스트 시스템
US20110221466A1 (en) Semiconductor device and method of testing semiconductor device
US7480583B2 (en) Methods and apparatus for testing a circuit
US20060214812A1 (en) Measurement of output voltage characteristics on dynamic logic signals
JP2002005999A (ja) 半導体試験装置
CN115097227A (zh) 一种测试设备及电源噪声测试方法
JP3586972B2 (ja) 半導体集積回路及びそのテスト方法
KR950010494Y1 (ko) 집적회로의 누설전류 테스트 회로
KR100800489B1 (ko) 반도체 집적 회로의 기준 전압 제공 장치
US10802070B2 (en) Testing device and testing method with spike protection
JP2010223791A (ja) 半導体装置及びその検査方法
US9618562B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190812

Year of fee payment: 7