KR100800489B1 - 반도체 집적 회로의 기준 전압 제공 장치 - Google Patents

반도체 집적 회로의 기준 전압 제공 장치 Download PDF

Info

Publication number
KR100800489B1
KR100800489B1 KR1020060132029A KR20060132029A KR100800489B1 KR 100800489 B1 KR100800489 B1 KR 100800489B1 KR 1020060132029 A KR1020060132029 A KR 1020060132029A KR 20060132029 A KR20060132029 A KR 20060132029A KR 100800489 B1 KR100800489 B1 KR 100800489B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
ground
resistor
pad
Prior art date
Application number
KR1020060132029A
Other languages
English (en)
Inventor
노용환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060132029A priority Critical patent/KR100800489B1/ko
Priority to US11/878,498 priority patent/US8030958B2/en
Application granted granted Critical
Publication of KR100800489B1 publication Critical patent/KR100800489B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 집적 회로의 기준 전압 제공 장치에 대하여 개시된다. 기준 전압 제공 장치는, 전류를 제공하는 테스터, 테스터의 접지 전압과 연결되는 제1 접지 패드, 직렬 연결된 제1 저항과 제2 저항을 통하여 테스터와 연결되고 제1 접지 패드와도 연결되는 제2 접지 패드, 제1 저항과 제2 저항 사이의 연결 노드에 연결되는 기준 전압 패드, 그리고 기준 전압 패드와 연결되고, 테스트 모드 신호에 응답하여 노멀 동작용 기준 전압 또는 테스트용 기준 전압을 선택하고 기준 전압으로 출력하는 멀티플렉서를 포함한다. 기준 전압은 반도체 칩의 공정 변화 요소들과 테스트 환경 요소들에 의해 생기는 기생 저항들에 무관하게 일정하게 제공된다.
기생 저항, 번-인 테스트, 고전압 테스트, 기준 전압, 내부 전원 전압

Description

반도체 집적 회로의 기준 전압 제공 장치{Reference voltage providing means of semiconductor integrated circuit}
도 1은 반도체 집적 회로의 기생 저항들을 설명하는 도면이다.
도 2는 도 1의 반도체 집적 회로의 전압 레벨들을 설명하는 도면이다.
도 3은 전형적인 내부 전원 전압 발생 회로를 설명하는 도면이다.
도 4는 본 발명의 일실시예에 따른 기준 전압 제공 장치를 설명하는 도면이다.
본 발명은 반도체 집적 회로에 관한 것으로, 특히 번-인 테스트나 고전압 테스트시 반도체 집적 회로로 일정 전압을 인가하는 방법에 관한 것이다.
반도체 집적 회로는, 반도체 공정이 스케일-다운되고 집적도가 증가할수록 그 소비 전류가 커진다. 노멀 동작 전압보다 큰 전압이 인가되는 번-인 테스트나 고전압 테스트시, 반도체 집적 회로의 소비 전류는 매우 크게 증가한다.
반도체 집적 회로는, 도 1에 도시된 바와 같이, 칩(100) 내부의 전원 전압(VDD_INT)과 테스터의 전원 전압(VDD) 사이에 제1 기생 저항(Rp)과 칩 내부의 접 지 전압(VSS_INT)과 테스터의 접지 전압(VSS) 사이에 제2 기생 저항(Rg)이 존재한다. 제1 및 제2 기생 저항들(Rp, Rg)은 프로브 카드(probe card)의 저항, 콘택 저항, 패키지 인쇄 회로 기판(PCB)의 저항, 테스트 보드의 저항 등의 여러 가지 기생 성분에 의한 저항들이다.
테스터에서 제공되는 전원 전압(VDD)과 접지 전압(VSS)에 의해 칩(100) 내부로 전류(I)가 흐른다. 이에 따라, 도 2에 도시된 바와 같이, 테스터의 전원 전압(VDD)과 칩 내부의 전원 전압(VDD_INT) 사이에 제1 기생 저항(Rp)에 의한 전압 강하가 생긴다. 그리고 칩 내부의 접지 전압(VSS_INT)과 테스터의 접지 전압(VSS) 사이에 제2 기생 저항(Rg)에 의한 전압 강하가 생긴다. 그리하여 칩 내부의 전원 전압(VDD_INT)과 접지 전압(VSS_INT) 사이의 전압 차는 테스터에서 제공되는 전원 전압(VDD)과 접지 전압(VSS) 사이의 전압 차 보다 작아진다.
그런데, 테스터와 연결되는 칩들 각각은, 공정 변화들에 따라 그리고 테스트 환경들에 따라 제1 기생 저항(Rp), 제2 기생 저항(Rg) 및 전류(I)가 서로 다르다. 이에 따라, 번-인 테스트나 고전압 테스트시 칩들에 인가되는 전원 전압(VDD_INT)과 접지 전압(VSS_INT) 사이의 전압 차는 칩들 마다 다르다. 번-인 테스트의 신뢰성 평가 또는 고전압 마진 평가가 칩들에 통일되지 못하는 문제점이 있다.
이러한 문제점을 해결하는 방안이 미국 특허 제6,185,139호에 개시되어 있다. 상기 '139호 특허는 번-인 회로 및 방법에 관한 것으로, 기준 전압 발생기, 전압 레귤레이터 그리고 멀티플렉서를 포함한다. 스위칭 가능한 전압 레귤레이터는 노멀 모드에서 저전압 내부 회로로 조정된 전압을 제공하고, 모드 인에이블 신호에 응답하여 조정된 전압 보다 높은 전압인 번-인 전압을 저전압 내부 회로로 제공한다. 상기 '139호 특허는 기준 전압이 외부에서 인가되고 칩 내부의 전원 전압이 전압 레귤레이터를 통하여 인가되기 때문에, 칩 내부의 전원 전압은 공정 변화 또는 테스트 환경 변화에 상관없이 일정하게 인가된다. 그러나, 칩 내부의 접지 전압 레벨은 일정하지 않다. 이에 따라 칩 내부의 전원 전압과 접지 전압 사이의 전압 차가 일정하지 않은 문제점을 지니고 있다.
따라서, 번-인 테스트나 고전압 테스트시, 공정 변화 요소들과 테스트 환경 요소들에 무관하게 칩들에 일정 전압을 인가하는 방법이 요구된다.
본 발명의 목적은 공정 변화 요소들과 테스트 환경 요소들에 무관하게 칩들에 일정하게 기준 전압을 인가하는 장치를 제공하는 데 있다.
본 발명의 다른 목적은 상기 기준 전압을 이용하여 내부 전원 전압을 발생하는 반도체 집적 회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따른 기준 전압 제공 장치는, 전류를 제공하는 테스터, 테스터의 접지 전압과 연결되는 제1 접지 패드, 직렬 연결된 제1 저항과 제2 저항을 통하여 테스터와 연결되고 제1 접지 패드와도 연결되는 제2 접지 패드, 제1 저항과 제2 저항 사이의 연결 노드에 연결되는 기준 전압 패드, 그리고 기준 전압 패드와 연결되고, 테스트 모드 신호에 응답하여 노멀 동작용 기준 전압 또는 테스트용 기준 전압을 선택하고 기준 전압으로 출력하는 멀티플 렉서를 포함한다.
본 발명의 실시예들에 따라, 기준 전압 패드는 테스터의 접지 전압과의 사이에 존재하는 기생 저항에 의해 발생되는 온-칩 접지 전압에다가 테스터의 전류에 의해 제1 저항에 강하된 전압을 합한 전압 레벨을 가질 수 있다.
상기 다른 목적을 달성하기 위하여, 본 발명의 다른 면에 따른 반도체 집적 회로는, 테스터의 접지 전압과 연결되는 제1 접지 패드, 직렬 연결된 제1 저항과 제2 저항을 통하여 테스터와 연결되고 제1 접지 패드와도 연결되는 제2 접지 패드,제1 저항과 제2 저항 사이의 연결 노드에 연결되는 기준 전압 패드, 기준 전압 패드와 연결되고, 테스트 모드 신호에 응답하여 노멀 동작용 기준 전압 또는 테스트용 기준 전압을 선택하고 기준 전압으로 출력하는 멀티플렉서, 그리고 기준 전압과 내부 전원 전압을 비교하여 내부 전원 전압을 발생시키는 내부 전원 전압 발생 회로를 포함한다.
본 발명의 실시예들에 따라, 테스터는 반도체 집적 회로의 번-인 테스트 또는 고전압 테스트를 위하여 제2 접지 패드로 전류를 제공할 수 있다.
따라서, 본 발명에 의하면, 반도체 칩의 공정 변화 요소들과 테스트 환경 요소들에 의해 생기는 기생 저항들에 무관하게 내부 전원 전압을 일정하게 발생한다. 또한, 개별 칩들의 내부 전원 전압들이 일정하기 때문에, 번-인 테스트의 신뢰성 평가 또는 고전압 마진 평가는 칩들에 통일되게 적용할 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 예시적인 실시예를 설명하는 첨부 도 면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
반도체 칩의 내부 전원 전압(VINT)은, 당업자에게 잘 알려진 도 3과 같은 내부 전원 전압 발생 회로(300)를 통하여 발생된다. 내부 전원 전압 발생 회로(300)는 기준 전압(VREF)과 내부 전원 전압(VINT)을 비교하여 내부 전원 전압(VINT) 레벨이 기준 전압(VREF) 레벨과 같아지도록 제어한다. 내부 전원 전압(VINT)은 칩 내부 회로들을 구동한다.
번-인 테스트나 고전압 테스트시에는 내부 전원 전압(VREF)의 레벨이 노멀 동작일 때보다 상당히 높다. 이 때문에, 번-인 테스트나 고전압 테스트용 기준 전압(VREF)이 별도로 제공된다. 이 때, 앞서 도 1에서 설명한 공정 변화 요소들과 테스트 환경 요소들에 의한 전압 강하 성분을 번-인 테스트나 고전압 테스트용 기준 전압(VREF)에 보상한다면, 내부 전원 전압(VDD_INT)과 내부 접지 전압(VSS_INT) 사이의 전압 차가 일정하게 될 것이다.
도 4는 본 발명의 일실시예에 따른 번-인 테스트나 고전압 테스트용 기준 전압 제공 장치를 설명하는 도면이다. 도 4를 참조하면, 반도체 칩(410)은 번-인 테스트나 고전압 테스트시 테스터(420)에 연결된다. 칩(410)은 그 내부에 제1 접지 패드(412), 제2 접지 패드(414), 기준 전압 패드(416) 그리고 멀티플렉서(418)를 포함한다.
제1 접지 패드(412)는 테스터(420)의 접지 전압(VSS)과 연결되고 제2 접지 패드(414)와도 연결된다. 제1 접지 패드(412)과 테스터(420)의 접지 전압(VSS)과의 사이에는 기생 저항(Rg)이 존재한다. 제1 접지 패드(4120)는 기생 저항(Rg)에 의한 온-칩 접지 전압(VSS_onchip) 레벨을 갖는다. 제1 접지 패드(412)는 반도체 칩(410)의 내부 접지 전압(VSS_INT, 도 1)을 제공한다.
제2 접지 패드(414)는 제1 및 제2 저항들(R1, R2)을 통하여 테스터(420)와 연결된다. 기준 전압 패드(416)는 제1 저항(R1)과 제2 저항(R2) 사이의 연결 노드와 연결된다. 기준 전압 패드(416)는 온-칩 접지 전압(VSS_onchip)에다가 테스터(420)로부터 제공되는 전류(I)에 의해 제1 저항(R1)에 강하된 전압(I*R1)을 합한 전압 레벨(I*R1+VSS_onchip)을 갖는 테스트용 기준 전압(REF_TEST)을 제공한다.
멀티플렉서(418)는 테스트 모드 신호(TM)에 응답하여 테스트용 기준 전압(REF_TEST) 또는 노멀 동작용 기준 전압(REF_NORMAL)을 선택하고 기준 전압(VREF)으로 출력한다. 노멀 동작용 기준 전압(REF_NORMAL)은 반도체 칩(410) 내부에서 발생되는 전압으로, 칩(410)의 노멀 동작에 사용된다. 멀티플렉서(418)는 테스트 모드 신호(TM)의 활성화에 응답하여 테스트용 기준 전압(REF_TEST)을 기준 전압(VREF)으로 출력한다. 기준 전압(VREF)은 도 3의 내부 전원 전압 발생 회로(300)로 제공되어 번-인 테스트나 고전압 테스트에 적합한 내부 전원 전압(VINT)을 발생시킨다.
한편, 온-칩 접지 전압(VSS_onchip)은 공정 변화 요소와 테스트 환경 요소들에 의해 개별 칩들 마다 서로 다른 데, 해당 칩들의 온-칩 접지 전압(VSS_onchip) 들을 보상한 기준 전압들(VREF)이 기준 전압 패드(416)를 통해 칩들로 제공된다. 이러한 기준 전압들(VREF)을 바탕으로 발생되는 칩들의 내부 전원 전압(VINT)과 접지 전압(VSS_INT) 사이의 전압 차는 I*R1으로 일정하게 된다. 이에 따라, 번-인 테스트의 신뢰성 평가 또는 고전압 마진 평가는 칩들에 통일되게 적용할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 의하면, 반도체 칩의 공정 변화 요소들과 테스트 환경 요소들에 의해 생기는 기생 저항들에 무관하게 내부 전원 전압을 일정하게 발생한다. 또한, 개별 칩들의 내부 전원 전압들이 일정하기 때문에, 번-인 테스트의 신뢰성 평가 또는 고전압 마진 평가는 칩들에 통일되게 적용할 수 있다.

Claims (5)

  1. 전류를 제공하는 테스터;
    상기 테스터의 접지 전압과 연결되는 제1 접지 패드;
    직렬 연결된 제1 저항과 제2 저항을 통하여 상기 테스터와 연결되고, 상기 제1 접지 패드와 연결되는 제2 접지 패드;
    상기 제1 저항과 상기 제2 저항 사이의 연결 노드에 연결되어 테스트용 기준 전압을 제공하는 기준 전압 패드; 및
    상기 기준 전압 패드와 연결되고, 테스트 모드 신호에 응답하여 노멀 동작용 기준 전압 또는 상기 테스트용 기준 전압을 선택하고 기준 전압으로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 기준 전압 제공 장치.
  2. 제1항에 있어서, 상기 기준 전압 패드는
    상기 테스터의 접지 전압과 상기 제1 접지 패드 사이의 기생 저항에 의해 발생되는 온-칩 접지 전압에다가 상기 전류에 의해 상기 제1 저항에 강하된 전압을 합한 전압 레벨을 갖는 것을 특징으로 하는 기준 전압 제공 장치.
  3. 테스터의 접지 전압과 연결되는 제1 접지 패드;
    직렬 연결된 제1 저항과 제2 저항을 통하여 상기 테스터와 연결되고, 상기 제1 접지 패드와 연결되는 제2 접지 패드;
    상기 제1 저항과 상기 제2 저항 사이의 연결 노드에 연결되는 기준 전압 패드;
    상기 기준 전압 패드와 연결되고, 테스트 모드 신호에 응답하여 노멀 동작용 기준 전압 또는 상기 테스트용 기준 전압을 선택하고 기준 전압으로 출력하는 멀티플렉서; 및
    상기 기준 전압과 내부 전원 전압을 비교하여 상기 내부 전원 전압을 발생시키는 내부 전원 전압 발생 회로를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  4. 제3항에 있어서, 상기 테스터는
    상기 반도체 집적 회로의 번-인 테스트 또는 고전압 테스트를 위하여 상기 제2 접지 패드로 전류를 제공하는 것을 특징으로 하는 반도체 집적 회로.
  5. 제3항에 있어서, 상기 기준 전압 패드는
    상기 테스터의 접지 전압과 상기 제1 접지 패드 사이의 기생 저항에 의해 발생되는 온-칩 접지 전압에다가 상기 테스터에서 제공되는 전류에 의해 상기 제1 저항에 강하된 전압을 합한 전압 레벨을 갖는 것을 특징으로 하는 반도체 집적 회로.
KR1020060132029A 2006-12-21 2006-12-21 반도체 집적 회로의 기준 전압 제공 장치 KR100800489B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060132029A KR100800489B1 (ko) 2006-12-21 2006-12-21 반도체 집적 회로의 기준 전압 제공 장치
US11/878,498 US8030958B2 (en) 2006-12-21 2007-07-25 System for providing a reference voltage to a semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060132029A KR100800489B1 (ko) 2006-12-21 2006-12-21 반도체 집적 회로의 기준 전압 제공 장치

Publications (1)

Publication Number Publication Date
KR100800489B1 true KR100800489B1 (ko) 2008-02-04

Family

ID=39342177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060132029A KR100800489B1 (ko) 2006-12-21 2006-12-21 반도체 집적 회로의 기준 전압 제공 장치

Country Status (2)

Country Link
US (1) US8030958B2 (ko)
KR (1) KR100800489B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114720740B (zh) * 2022-04-08 2023-06-13 厦门芯泰达集成电路有限公司 一种ate的器件供电单元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185139B1 (en) 2000-01-12 2001-02-06 Motorola, Inc. Circuit and method for enabling semiconductor device burn-in
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232197A (ja) 1992-02-18 1993-09-07 Nippon Telegr & Teleph Corp <Ntt> 集積回路および集積回路の試験方法
KR970008141B1 (ko) 1994-11-15 1997-05-21 엘지반도체 주식회사 반도체장치의 번인회로
KR0162364B1 (ko) 1995-07-04 1998-12-15 구자홍 연극방 제어장치
JPH10253701A (ja) * 1997-03-10 1998-09-25 Mitsubishi Electric Corp 半導体試験装置
DE19716430A1 (de) 1997-04-18 1998-11-19 Siemens Ag Schaltungsanordnung zur Erzeugung einer internen Versorgungsspannung
US6087841A (en) * 1997-10-01 2000-07-11 International Business Machines Corporation Contact test circuit
US6137301A (en) * 1998-05-11 2000-10-24 Vanguard International Semiconductor Company EPROM used as a voltage monitor for semiconductor burn-in
JP3585401B2 (ja) * 1999-08-12 2004-11-04 株式会社日立製作所 エンジン制御装置
US6262580B1 (en) * 1999-10-14 2001-07-17 United Microelectronics Corp Method and testing system for measuring contact resistance for pin of integrated circuit
US6642734B1 (en) * 1999-12-01 2003-11-04 Hitachi Electronics Engineering Co., Ltd. Method and apparatus to generate a ground level of a semiconductor IC tester having a plurality of substrates
JP2002131333A (ja) * 2000-10-26 2002-05-09 Nec Corp プローブカード
US6828828B2 (en) * 2001-08-03 2004-12-07 Hewlett-Packard Development Company, L.P. Dynamic control of switching reference voltage
US6812752B2 (en) * 2002-03-28 2004-11-02 Via Technologies, Inc. Embedded voltage level detector
US7309998B2 (en) * 2002-12-02 2007-12-18 Burns Lawrence M Process monitor for monitoring an integrated circuit chip
US6876218B1 (en) * 2003-02-14 2005-04-05 Xilinx, Inc. Method for accurate output voltage testing
KR100596977B1 (ko) * 2004-08-20 2006-07-05 삼성전자주식회사 외부 기준 전압과 내부 기준 전압을 동시에 이용하는 기준전압 발생 회로 및 이를 이용한 기준 전압 발생 방법
US20070135504A1 (en) * 2005-12-11 2007-06-14 Marshall Trevor G Method of Treating and/or Preventing Inflammatory Diseases, including many Autoimmune and Neurological diseases, using drugs to modulate the VDR, and/or PPAR, and/or GCR and/or CB1 nuclear and GPCR receptors; in conjunction with antibiotics which target prokaryotic protein translation
JP4735976B2 (ja) * 2006-05-24 2011-07-27 横河電機株式会社 電源装置およびこれを用いた半導体試験システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6185139B1 (en) 2000-01-12 2001-02-06 Motorola, Inc. Circuit and method for enabling semiconductor device burn-in
JP2008000001A (ja) * 2004-09-30 2008-01-10 Osaka Univ 免疫刺激オリゴヌクレオチドおよびその医薬用途

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
국내공개특허공보 특2000-0014072호

Also Published As

Publication number Publication date
US20080150615A1 (en) 2008-06-26
US8030958B2 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
US6441633B1 (en) High resolution (quiescent) supply current system (IDD monitor)
KR100292702B1 (ko) 내부전압을외부에서모니터할수있는반도체집적회로장치
KR100223077B1 (ko) 집적회로 시험장치
US7642797B2 (en) Power supply stabilizing circuit, an electronic device and a test apparatus
US6496028B1 (en) Method and apparatus for testing electronic devices
US6927590B2 (en) Method and circuit for testing a regulated power supply in an integrated circuit
US6404219B1 (en) Burn-in test method for a semiconductor chip and burn-in test apparatus therefor
US6433567B1 (en) CMOS integrated circuit and timing signal generator using same
US6590405B2 (en) CMOS integrated circuit and timing signal generator using same
KR100800489B1 (ko) 반도체 집적 회로의 기준 전압 제공 장치
EP2093580B1 (en) Supply current based testing of CMOS output stages
US6774649B2 (en) Test system for conducting a function test of a semiconductor element on a wafer, and operating method
US6531885B1 (en) Method and apparatus for testing supply connections
US20030062916A1 (en) Method and apparatus for testing electronic devices
US7114135B1 (en) Routing of test signals of integrated circuits
US20110221466A1 (en) Semiconductor device and method of testing semiconductor device
KR101297657B1 (ko) 반도체 테스트 스위치 회로
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
US6037796A (en) Current waveform analysis for testing semiconductor devices
EP3112885B1 (en) Devices and methods for testing integrated circuits
US12028949B2 (en) LED array driver with channel to channel and channel to ground external pin short detection
JP2007093460A (ja) 半導体試験装置および半導体試験方法
US20220028473A1 (en) Ground bounce generator in device under test, automatic test equipment, and method of testing with ground noise
KR100916763B1 (ko) 반도체 디바이스 테스트 시스템
JP2021117934A (ja) 電源モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee