JP3585401B2 - エンジン制御装置 - Google Patents
エンジン制御装置 Download PDFInfo
- Publication number
- JP3585401B2 JP3585401B2 JP22844499A JP22844499A JP3585401B2 JP 3585401 B2 JP3585401 B2 JP 3585401B2 JP 22844499 A JP22844499 A JP 22844499A JP 22844499 A JP22844499 A JP 22844499A JP 3585401 B2 JP3585401 B2 JP 3585401B2
- Authority
- JP
- Japan
- Prior art keywords
- control device
- engine control
- circuit
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エンジン制御装置に係り、特に、集積回路を回路基板に実装した状態でスクリーニングをするエンジン制御装置に関する。
【０００２】
【従来の技術】
従来、自動車のエンジン制御装置における半導体集積回路は、ウェーハから切り出されたチップをパッケージによって保護した後にスクリーニングをし、潜在的欠陥である初期不良が生ずる集積回路の除去を行ってから回路基板に実装しているが、近年の半導体集積回路は、実装サイズの縮小化、電気特性の向上、製造コストの低減等を達成するため、前記パッケージを用いずにベアチップ状態で回路基板に実装することが行われている。
【０００３】
この場合に、回路基板に実装する前のベアチップ状態の集積回路を個々にスクリーニングを行うことは、多くの時間を要するために効率的ではなく、実装後の集積回路をスクリーニングすることが望まれており、回路基板上でベアチップ状態の集積回路をスクリーニングする従来の装置には、回路基板に電圧レギュレータを備え、該電圧レギュレータは、外部通信手段からの通信信号により電圧切替え信号が出力されると、抵抗器に生ずる電圧がアンプ回路によって高電圧（バーンイン電圧）に増幅され、該高電圧を前記集積回路に印加することによってスクリーニングをする技術がある（例えば、特開平０９−３０４４８１号公報、特開平１０−００９０４１号公報参照）。
【０００４】
【発明が解決しようとする課題】
ところで、前記特開平０９−３０４４８１号公報の技術は、実装後の集積回路にバーンイン電圧を印加してスクリーニングできるものであるが、前記装置は、抵抗器、増幅器等からなる電圧レギュレータのほか、電圧監視回路、及び外部からの通信手段をも必要とするので、その構成が複雑であり、上記したベアチップ状態で回路基板に実装させる場合の特徴である材料点数及び工程数の削減による製造コストの低減には、格別の配慮がなされていない。
また、前記特開平１０−００９０４１号公報の技術においても、外部からの通信手段を必要としないものの、前記電圧レギュレータ及び前記電圧監視回路の構成は同じであり、製造コストの低減については前記特開平０９−３０４４８１号公報の技術と同様に特別な考慮がなされていない。
【０００５】
本発明は、前記課題に鑑みてなされたものであり、その目的とするところは、回路基板にベアチップ状態で実装された半導体集積回路のスクリーニングを行い、実装サイズの縮小化、電気特性の向上のほか、より簡素な構成によって製造コストの低減等を図ることができる出力電圧調整回路を備えたエンジン制御装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成すべく、本発明に係るエンジン制御装置は、基本的には、制御プログラムを演算する演算処理装置等の集積回路を備え、前記集積回路をスクリーニングするための定格電圧を切替える出力電圧調整回路を備え、該出力電圧調整回路は、前記定格電圧の出力側電源線とグランド側との間に複数の抵抗器を設けていることを特徴としている。
【０００７】
また、前記エンジン制御装置は、前記集積回路をスクリーニングする場合には、通常動作時よりも高い電圧値を前記集積回路に印加すること、前記出力電圧調整回路は、前記グランド側に接続される他の抵抗器と接続し、前記複数の抵抗器間の接点が、前記他の抵抗器と接続するとともに、前記集積回路に定格電圧を出力する定電圧電源回路と接続することを特徴としている。
【０００８】
前記の如く構成された本発明のエンジン制御装置は、集積回路をスクリーニングするための定格電圧を切替える出力電圧調整回路を備え、該出力電圧調整回路は、少なくとも三つの抵抗器で構成できるので、複雑な回路を構成することなく、安価な構成にて実装後のすべての集積回路のスクリーニングを行い、製造コストの低減及びスクリーニングの時間の短縮化を図ることができる。
【０００９】
さらに、本発明に係るエンジン制御装置の具体的態様は、前記他の抵抗器が、オン／オフの切替えにより前記グランド側と接続することを特徴としている。
さらにまた、前記他の抵抗器は、前記エンジン制御装置の外部に設けられていること、又は前記エンジン制御装置の空き端子を介して、前記複数の抵抗器間の接点と接続することを特徴としている。
【００１０】
また、本発明に係るエンジン制御装置の他の具体的態様は、前記他の抵抗器は、前記エンジン制御装置の内部に設けられていること、又はシリアル通信信号により前記オン／オフの切替えをしていることを特徴としている。
さらに、前記演算処理装置は、前記制御プログラムを書換え可能な記憶装置を有し、前記シリアル通信信号で前記制御プログラムを書換えることにより、前記オン／オフの切替えをしていること、又は前記定格電圧を切替える制御プログラムを有し、前記シリアル通信信号で該制御プログラムに切替えることにより、前記オン／オフの切替えをしていることを特徴としている。
【００１１】
前記の如く構成された本発明のエンジン制御装置は、シリアル通信信号でプログラムが書換え、又は切替わる構成とされるので、空き端子を有しない場合にも実装後のすべての集積回路のスクリーニングを行うことができる。
さらに、本発明に係る制御装置は、制御プログラムを演算する演算処理装置等の集積回路を備え、前記集積回路をスクリーニングするための定格電圧を切替える出力電圧調整手段を備えるとともに、前記演算処理装置及び前記集積回路の特性を調べる検査手段を備えていることを特徴としている。
【００１２】
【発明の実施の形態】
以下、図面により本発明に係るエンジン制御装置の一実施形態について詳細に説明する。
図１は、該エンジン制御装置の第一の実施形態を示したブロック図である。
該エンジン制御装置１０７は、定電圧電源回路１００と、演算処理装置（ＣＰＵ）１１１と、該ＣＰＵ等の集積回路（ＩＣ）１１２、１１３等からなり、ＣＰＵ１１１、集積回路１１２、１１３は、回路基板にベアチップ状態で実装されたものである。
【００１３】
また、エンジン制御装置１０７は、クランク角センサ（図示省略）からの信号、その他各種センサ（図示省略）からの検出信号を取り込み、該取り込み検出信号に基づき演算して、燃料噴射弁等（図示省略）に駆動信号を出力するとともに、点火プラグ（図示省略）にも点火駆動信号を出力するものであり、入力回路（図示省略）、Ａ／Ｄ変換部（図示省略）、記憶装置ＲＯＭ（図示省略）、記憶装置ＲＡＭ（図示省略）、及び出力回路（図示省略）とを含んだ構成とされている。前記入力回路は、入力信号（例えば、冷却水温センサ、クランク角センサ、空燃比センサ等からの信号）を受けて、該入力信号からノイズ成分の除去等を行って、当該信号をＡ／Ｄ変換部に出力するためのものである。前記Ａ／Ｄ変換部は、該信号をＡ／Ｄ変換し、ＣＰＵ１１１に出力する。ＣＰＵ１１１は、該Ａ／Ｄ変換結果を取り込み、前記ＲＯＭに記憶された所定の制御プログラムを実行することによって、制御等を実行する機能を備えている。なお、演算結果、及び、前記Ａ／Ｄ変換結果は、前記ＲＡＭに一時保管されるとともに、該演算結果は、前記出力回路を通じて制御出力信号として出力され、前記燃料噴射弁等の制御に用いられる。
【００１４】
さらに、該エンジン制御装置１０７は、前記ＣＰＵ１１１、前記集積回路１１２、１１３をスクリーニング等するために、コネクタを介して検査機（スクリーニング装置）１０８と接続しており、前記集積回路１１２、１１３をスクリーニングした後、ＣＰＵ１１１及び集積回路１１２、１１３の特性を検査して良否を判別し、前記検査機１０８と切り離してから合格した製品のみをエンジン制御装置１０７として実機に採用している。
【００１５】
該検査機１０８は、入力側電源線１０９を介して、バッテリ電圧３０４をエンジン制御装置１０７の定電圧電源回路１００に印加でき、該定電圧電源回路１００が出力電圧調整回路１５０と接続し、該出力電圧調整回路１５０が、前記集積回路１１２，１１３をスクリーニングするための定格電圧を切替えている。
前記定電圧電源回路１００は、電流源１１４と、基準電圧源１０４と、スタートアップ回路１１５と、誤差増幅器１１６と、トランジスタ１１７とからなる可変出力タイプのものであり、出力側電源線１１０を介して、前記ＣＰＵ１１１、前記集積回路１１２，１１３に一定の定格電圧（例えば、５Ｖ）を出力している。
【００１６】
前記出力電圧調整回路１５０は、上記のように、前記ＣＰＵ１１１、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものであり、抵抗器１０１，１０２，１０６と、スイッチ１０５とから構成され、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続されている。一方、前記抵抗器１０１，１０２とは別の抵抗器１０６は、検査機１０８内の他の出力電圧調整回路１５０ａに設けられており、一端がスイッチ１０５を介してグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、スイッチ１０５をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００１７】
また、前記別の抵抗器１０６は、前記エンジン制御装置１０７の空き端子Ａを介して、前記抵抗器１０１，１０２間の接点１０３と接続するとともに、定電圧電源回路１００の端子ＡＤＪを介して、前記定電圧電源回路１００の基準電圧源１０４とも接続されている。
前記ＣＰＵ１１１、前記集積回路１１２，１１３のスクリーニングは、以下のようにして行われる。
【００１８】
まず、検査機１０８により、バッテリ電圧３０４が入力側電源線１０９を介してエンジン制御装置１０７に印可されると、定電圧電源回路１００が、出力側電源線１１０を介してＣＰＵ１１１、集積回路１１２，１１３に通常時の一定の定格電圧（例えば、５Ｖ）の電源電圧を印加し、ＣＰＵ１１１、集積回路１１２，１１３等が動作を開始する。
【００１９】
この通常時における接点１０３の電圧値（中間電圧値）は、直列に接続されている抵抗器１０１と抵抗器１０２との比で決定され、該中間電圧値と基準電圧源１０４の電圧値とを誤差増幅器１１６で比較することにより、一定の定格電圧を維持している。
一方、スクリーニング時には、出力電圧調整回路１５０のスイッチ１０５をオンにすることにより、前記接点１０３の電圧値（中間電圧値）は、並列に接続されている抵抗器１０２及び抵抗器１０６と、これらと直列に接続されている抵抗器１０１との比で決定されて切替わり、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ１１１、集積回路１１２，１１３に印加して、スクリーニングをする。
【００２０】
そして、スクリーニング完了後、前記スイッチ１０５をオフにし、一定時間経過後に、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査してＣＰＵ１１１、集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
図２は、前記エンジン制御装置の第二の実施形態を示したブロック図であり、ＣＰＵ２００、出力電圧調整回路２５０以外は図１と同様の構成であるので、該ＣＰＵ２００、該出力電圧調整回路２５０について詳述する。
【００２１】
前記ＣＰＵ２００は、制御プログラムを書換え可能なＲＯＭ（フラッシュロム）を内蔵するものであり、書換えられた制御プログラムによって、接点１０３の中間電圧を制御する。 前記出力電圧調整回路２５０は、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものであり、抵抗器１０１，１０２，２０１と、トランジスタ２０４とから構成され、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続されている。一方、前記抵抗器１０１，１０２とは別の抵抗器２０１は、エンジン制御装置１０７内に設けられており、一端がトランジスタ２０４を介してグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、トランジスタ２０４をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００２２】
また、エンジン制御装置１０７の外部には、シリアル通信手段２０３が設けられ、ＣＰＵ２００に出力信号及び制御プログラムを送信することにより、ＣＰＵ２００を書き込み用モードに切替えるとともに、ＣＰＵ２００内の前記フラッシュロムの制御プログラムを書換えている。
通常時は、シリアル通信手段２０３によって、ＣＰＵ２００のポート２０２の出力をローレベルで固定するプログラムが前記フラッシュロムに書き込まれ、トランジスタ２０４をオフにし、直列に接続されている抵抗器１０１と抵抗器１０２との比で中間電圧値が決定される。
【００２３】
一方、スクリーニング時は、シリアル通信手段２０３によって、ＣＰＵ２００のポート２０２の出力をハイレベルで固定するプログラムが前記フラッシュロムに書き込まれて書換えられ、トランジスタ２０４をオンにし、並列に接続されている抵抗器１０２及び抵抗器１０６と、これらと直列に接続されている抵抗器１０１との比で前記接点１０３の電圧値（中間電圧値）が決定されて切替わり、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ２００、集積回路１１２，１１３に印加してスクリーニングをする。
【００２４】
そして、スクリーニング完了後、シリアル通信２０３により、再びポート２０２の出力をローレベルで固定するプログラムが前記フラッシュロムに書換えられ、前記トランジスタ２０４をオフにし、一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査してＣＰＵ２００、集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
【００２５】
図３は、前記エンジン制御装置の第三の実施形態を示したブロック図であり、ＣＰＵ３００以外は図２と同様の構成であるので、該ＣＰＵ３００等について詳述する。
前記ＣＰＵ３００は、外部からの出力信号によって、ポート３０９の出力をローレベルで固定するプログラムと、ポート３０９の出力をハイレベルで固定するプログラムとを相互に切替える制御プログラムを内蔵し、接点１０３の中間電圧を制御するものである。
【００２６】
出力電圧調整回路３０３は、図２の出力電圧調整回路２５０と同様に構成され、抵抗器１０１，１０２，２０１と、トランジスタ２０４とからなり、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものである。
抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１０９ｂとグランド側との間に直列に接続されている。一方、別の抵抗器２０１は、一端をトランジスタ２０４を介してグランド側に接続され、他端を前記抵抗器１０１，１０２間の接点１０３に接続されており、トランジスタ２０４をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００２７】
そして、通常時は、シリアル通信手段２０３によって、ＣＰＵ３００のポート３０９の出力をローレベルで固定するプログラムが指定され、トランジスタ２０４をオフにされるが、スクリーニング時は、シリアル通信手段２０３によって、ＣＰＵ３００のポート３０９の出力をハイレベルで固定するプログラムが指定され、トランジスタ２０４をオンにされて、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ３００、集積回路１１２，１１３に印加してスクリーニングをする。また、スクリーニング完了後には、再びポート３０９の出力をローレベルで固定するプログラムが指定され、前記トランジスタ２０４をオフにし、一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査して集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
【００２８】
図４は、図３のエンジン制御装置の動作のタイミングチャートである。
まず、検査機（スクリーニング試験装置）１０８により、バッテリ電圧３０４が入力側電源線１０９ａを介してエンジン制御装置１０７に印可されると、定電圧電源回路１００が、出力側電源線１０９ｂを介してＣＰＵ３００、集積回路１１２，１１３に通常時の一定の定格電圧（例えば、５Ｖ）の電源電圧が印加され、ＣＰＵ３００、集積回路１１２，１１３等が動作を開始する。
【００２９】
次に、検査機１０８のシリアル通信手段２０３から通信線３０１ａに高電圧切替指示を送信すると、ＣＰＵ３００は、シリアル受信回路３０１を介して高電圧切替指示信号３０５を受信し、該高電圧切替信号３０５が出力電圧調整回路３０３に出力され、トランジスタ２０４をオンにし、定電圧電源回路１００の出力電圧値がスクリーニング用の高電圧値（例えば７Ｖ）に切替えられる。
【００３０】
また、ＣＰＵ３００は、シリアル送信回路３０２を介して通信線３０２ａに切替え完了信号３０７を送信し、該信号３０７を検査機１０８に返信する。
そして、スクリーニングに必要な所定時間の高電圧印可をした後、検査機１０８のシリアル通信回路２０３から通信線３０１ａに定格電圧切替え指示を送信すると、ＣＰＵ３００は、シリアル受信回路３０１を介して定格電圧切替え指示信号３０６を受信し、該定格電圧切替え信号３０６が出力電圧調整回路３０３に出力され、トランジスタ２０４をオフにし、定電圧電源回路１００の出力電圧値が定格電圧（例えば５Ｖ）に切替えられる。
【００３１】
また、ＣＰＵ３００は、シリアル送信回路３０２を介して通信線３０２ａに切替え完了信号３０８を送信し、該信号３０８を検査機１０８に返信する。
そして、スクリーニング完了を確認して一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査して集積回路１１２，１１３の潜在的欠陥である初期不良を判断する。
【００３２】
以上のように、本発明の前記実施形態は、上記の構成によって次の機能を奏するものである。
第一の実施形態のエンジン制御装置１０７は、プログラムを演算するＣＰＵ１１１と、集積回路１１２，１１３と、前記プログラムを格納するＲＯＭと、前記集積回路１１２，１１３に定格電圧を出力する定電圧電源回路１００等からなり、回路基板に実装した集積回路１１２，１１３をスクリーニングするための前記定格電圧を切替える出力電圧調整回路１５０を備えており、該出力電圧調整回路１５０は、他の出力電圧調整回路１５０ａと接続することにより、抵抗器１０１，１０２，１０６と、スイッチ１０５とが接続し、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続され、他の抵抗器１０６は、一端がグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、スイッチ１０５をオンにすることにより、前記抵抗器１０２と並列に接続されるとともに、前記定電圧電源回路１００の基準電圧源１０４が、前記エンジン制御装置１０７の空き端子Ａを介して、前記抵抗器１０１，１０２間の接点１０３と接続されているので、複雑な回路及び外部出力信号手段を特別に構成することなく、接点１０３の中間電圧を変えて、実装後のすべての集積回路１１２，１１３のスクリーニングを一度に行うことができ、製造コストの低減及びスクリーニングの時間の短縮化を図ることができる。
【００３３】
なお、前記実施形態においては、スクリーニングのために電圧値を変えているが、この電圧値の変化をエンジン制御にも用いることによって、消費電力の削減を図ることができる。 また、第二の実施形態のエンジン制御装置１０７は、ＣＰＵ２００が、プログラムを書換え可能なＲＯＭ（フラッシュロム）を内蔵するものであるとともに、シリアル通信手段２０３によってＣＰＵ２００のプログラムが書き込まれ、これに伴って、出力電圧調整回路２５０のトランジスタ２０４がオン又はオフになり、接点１０３の中間電圧を変えることができるので、空き端子Ａを有しない端子制限があるエンジン制御装置の場合にも実装後の集積回路１１２，１１３のスクリーニングを行うことができる。
【００３４】
さらに、第三の実施形態のエンジン制御装置１０７は、ＣＰＵ３００が、シリアル通信手段２０３からの出力信号によって、ＣＰＵ３００のポート３０９の出力をローレベルで固定するプログラムと、該ポート３０９の出力をハイレベルで固定するプログラムとを相互に切替える制御プログラムを内蔵するものであり、シリアル通信手段２０３によってＣＰＵ３００のプログラムが切替わり、これに伴って、出力電圧調整回路３０３のトランジスタ２０４がオン又はオフになり、接点１０３の中間電圧を変えることができるので、空き端子Ａを有しないエンジン制御装置であって、フラッシュロムを有しないＣＰＵの場合にも実装後の集積回路１１２，１１３のスクリーニングを行うことができる。
【００３５】
以上、本発明の実施形態について詳述したが、本発明は前記実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱することなく設計において種々の変更ができるものである。
例えば、第一の実施形態では、出力電圧調整回路がエンジン制御装置と検査機とに分割されているが、この回路はエンジン制御装置内に設けられた一体のものであってもよい。
【００３６】
また、前記検査機は、エンジン制御装置にのみ使用されるものではなく、ベアチップ状態で実装された集積回路の制御装置として、出力電圧調整回路及び特性検査回路を設けることにより、集積回路のスクリーニング及び機能検査を行うことができる。
【００３７】
【発明の効果】
以上の説明から理解できるように、本発明のエンジン制御装置は、出力電圧調整回路を設けたことによって、回路基板にベアチップ状態で実装された半導体集積回路のスクリーニングを行うことができ、実装サイズの縮小化、電気特性の向上のほか、より簡単な構成によって製造コストの低減等を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態のエンジン制御装置のブロック図。
【図２】本発明の第二実施形態のエンジン制御装置のブロック図。
【図３】本発明の第三実施形態のエンジン制御装置のブロック図。
【図４】図３の動作を説明するタイミングチャート。
【符号の説明】
１００ 定電圧電源回路
１０１ 抵抗器
１０２ 抵抗器
１０３ 接点
１０６ 他の抵抗器
１０７ エンジン制御装置
１０８ 制御装置（検査機、スクリーニング装置）
１１０ 出力側電源線
１１１ 演算処理装置（ＣＰＵ）
１１２ 集積回路
１１３ 集積回路
１１９ａ 出力側電源線
１５０ 出力電圧調整回路
１５０ａ 出力電圧調整回路
２００ 演算処理装置（ＣＰＵ）
２０３ シリアル通信信号
２５０ 出力電圧調整回路
３００ 演算処理装置（ＣＰＵ）
３０３ 出力電圧調整回路
【発明の属する技術分野】
本発明は、エンジン制御装置に係り、特に、集積回路を回路基板に実装した状態でスクリーニングをするエンジン制御装置に関する。
【０００２】
【従来の技術】
従来、自動車のエンジン制御装置における半導体集積回路は、ウェーハから切り出されたチップをパッケージによって保護した後にスクリーニングをし、潜在的欠陥である初期不良が生ずる集積回路の除去を行ってから回路基板に実装しているが、近年の半導体集積回路は、実装サイズの縮小化、電気特性の向上、製造コストの低減等を達成するため、前記パッケージを用いずにベアチップ状態で回路基板に実装することが行われている。
【０００３】
この場合に、回路基板に実装する前のベアチップ状態の集積回路を個々にスクリーニングを行うことは、多くの時間を要するために効率的ではなく、実装後の集積回路をスクリーニングすることが望まれており、回路基板上でベアチップ状態の集積回路をスクリーニングする従来の装置には、回路基板に電圧レギュレータを備え、該電圧レギュレータは、外部通信手段からの通信信号により電圧切替え信号が出力されると、抵抗器に生ずる電圧がアンプ回路によって高電圧（バーンイン電圧）に増幅され、該高電圧を前記集積回路に印加することによってスクリーニングをする技術がある（例えば、特開平０９−３０４４８１号公報、特開平１０−００９０４１号公報参照）。
【０００４】
【発明が解決しようとする課題】
ところで、前記特開平０９−３０４４８１号公報の技術は、実装後の集積回路にバーンイン電圧を印加してスクリーニングできるものであるが、前記装置は、抵抗器、増幅器等からなる電圧レギュレータのほか、電圧監視回路、及び外部からの通信手段をも必要とするので、その構成が複雑であり、上記したベアチップ状態で回路基板に実装させる場合の特徴である材料点数及び工程数の削減による製造コストの低減には、格別の配慮がなされていない。
また、前記特開平１０−００９０４１号公報の技術においても、外部からの通信手段を必要としないものの、前記電圧レギュレータ及び前記電圧監視回路の構成は同じであり、製造コストの低減については前記特開平０９−３０４４８１号公報の技術と同様に特別な考慮がなされていない。
【０００５】
本発明は、前記課題に鑑みてなされたものであり、その目的とするところは、回路基板にベアチップ状態で実装された半導体集積回路のスクリーニングを行い、実装サイズの縮小化、電気特性の向上のほか、より簡素な構成によって製造コストの低減等を図ることができる出力電圧調整回路を備えたエンジン制御装置を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成すべく、本発明に係るエンジン制御装置は、基本的には、制御プログラムを演算する演算処理装置等の集積回路を備え、前記集積回路をスクリーニングするための定格電圧を切替える出力電圧調整回路を備え、該出力電圧調整回路は、前記定格電圧の出力側電源線とグランド側との間に複数の抵抗器を設けていることを特徴としている。
【０００７】
また、前記エンジン制御装置は、前記集積回路をスクリーニングする場合には、通常動作時よりも高い電圧値を前記集積回路に印加すること、前記出力電圧調整回路は、前記グランド側に接続される他の抵抗器と接続し、前記複数の抵抗器間の接点が、前記他の抵抗器と接続するとともに、前記集積回路に定格電圧を出力する定電圧電源回路と接続することを特徴としている。
【０００８】
前記の如く構成された本発明のエンジン制御装置は、集積回路をスクリーニングするための定格電圧を切替える出力電圧調整回路を備え、該出力電圧調整回路は、少なくとも三つの抵抗器で構成できるので、複雑な回路を構成することなく、安価な構成にて実装後のすべての集積回路のスクリーニングを行い、製造コストの低減及びスクリーニングの時間の短縮化を図ることができる。
【０００９】
さらに、本発明に係るエンジン制御装置の具体的態様は、前記他の抵抗器が、オン／オフの切替えにより前記グランド側と接続することを特徴としている。
さらにまた、前記他の抵抗器は、前記エンジン制御装置の外部に設けられていること、又は前記エンジン制御装置の空き端子を介して、前記複数の抵抗器間の接点と接続することを特徴としている。
【００１０】
また、本発明に係るエンジン制御装置の他の具体的態様は、前記他の抵抗器は、前記エンジン制御装置の内部に設けられていること、又はシリアル通信信号により前記オン／オフの切替えをしていることを特徴としている。
さらに、前記演算処理装置は、前記制御プログラムを書換え可能な記憶装置を有し、前記シリアル通信信号で前記制御プログラムを書換えることにより、前記オン／オフの切替えをしていること、又は前記定格電圧を切替える制御プログラムを有し、前記シリアル通信信号で該制御プログラムに切替えることにより、前記オン／オフの切替えをしていることを特徴としている。
【００１１】
前記の如く構成された本発明のエンジン制御装置は、シリアル通信信号でプログラムが書換え、又は切替わる構成とされるので、空き端子を有しない場合にも実装後のすべての集積回路のスクリーニングを行うことができる。
さらに、本発明に係る制御装置は、制御プログラムを演算する演算処理装置等の集積回路を備え、前記集積回路をスクリーニングするための定格電圧を切替える出力電圧調整手段を備えるとともに、前記演算処理装置及び前記集積回路の特性を調べる検査手段を備えていることを特徴としている。
【００１２】
【発明の実施の形態】
以下、図面により本発明に係るエンジン制御装置の一実施形態について詳細に説明する。
図１は、該エンジン制御装置の第一の実施形態を示したブロック図である。
該エンジン制御装置１０７は、定電圧電源回路１００と、演算処理装置（ＣＰＵ）１１１と、該ＣＰＵ等の集積回路（ＩＣ）１１２、１１３等からなり、ＣＰＵ１１１、集積回路１１２、１１３は、回路基板にベアチップ状態で実装されたものである。
【００１３】
また、エンジン制御装置１０７は、クランク角センサ（図示省略）からの信号、その他各種センサ（図示省略）からの検出信号を取り込み、該取り込み検出信号に基づき演算して、燃料噴射弁等（図示省略）に駆動信号を出力するとともに、点火プラグ（図示省略）にも点火駆動信号を出力するものであり、入力回路（図示省略）、Ａ／Ｄ変換部（図示省略）、記憶装置ＲＯＭ（図示省略）、記憶装置ＲＡＭ（図示省略）、及び出力回路（図示省略）とを含んだ構成とされている。前記入力回路は、入力信号（例えば、冷却水温センサ、クランク角センサ、空燃比センサ等からの信号）を受けて、該入力信号からノイズ成分の除去等を行って、当該信号をＡ／Ｄ変換部に出力するためのものである。前記Ａ／Ｄ変換部は、該信号をＡ／Ｄ変換し、ＣＰＵ１１１に出力する。ＣＰＵ１１１は、該Ａ／Ｄ変換結果を取り込み、前記ＲＯＭに記憶された所定の制御プログラムを実行することによって、制御等を実行する機能を備えている。なお、演算結果、及び、前記Ａ／Ｄ変換結果は、前記ＲＡＭに一時保管されるとともに、該演算結果は、前記出力回路を通じて制御出力信号として出力され、前記燃料噴射弁等の制御に用いられる。
【００１４】
さらに、該エンジン制御装置１０７は、前記ＣＰＵ１１１、前記集積回路１１２、１１３をスクリーニング等するために、コネクタを介して検査機（スクリーニング装置）１０８と接続しており、前記集積回路１１２、１１３をスクリーニングした後、ＣＰＵ１１１及び集積回路１１２、１１３の特性を検査して良否を判別し、前記検査機１０８と切り離してから合格した製品のみをエンジン制御装置１０７として実機に採用している。
【００１５】
該検査機１０８は、入力側電源線１０９を介して、バッテリ電圧３０４をエンジン制御装置１０７の定電圧電源回路１００に印加でき、該定電圧電源回路１００が出力電圧調整回路１５０と接続し、該出力電圧調整回路１５０が、前記集積回路１１２，１１３をスクリーニングするための定格電圧を切替えている。
前記定電圧電源回路１００は、電流源１１４と、基準電圧源１０４と、スタートアップ回路１１５と、誤差増幅器１１６と、トランジスタ１１７とからなる可変出力タイプのものであり、出力側電源線１１０を介して、前記ＣＰＵ１１１、前記集積回路１１２，１１３に一定の定格電圧（例えば、５Ｖ）を出力している。
【００１６】
前記出力電圧調整回路１５０は、上記のように、前記ＣＰＵ１１１、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものであり、抵抗器１０１，１０２，１０６と、スイッチ１０５とから構成され、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続されている。一方、前記抵抗器１０１，１０２とは別の抵抗器１０６は、検査機１０８内の他の出力電圧調整回路１５０ａに設けられており、一端がスイッチ１０５を介してグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、スイッチ１０５をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００１７】
また、前記別の抵抗器１０６は、前記エンジン制御装置１０７の空き端子Ａを介して、前記抵抗器１０１，１０２間の接点１０３と接続するとともに、定電圧電源回路１００の端子ＡＤＪを介して、前記定電圧電源回路１００の基準電圧源１０４とも接続されている。
前記ＣＰＵ１１１、前記集積回路１１２，１１３のスクリーニングは、以下のようにして行われる。
【００１８】
まず、検査機１０８により、バッテリ電圧３０４が入力側電源線１０９を介してエンジン制御装置１０７に印可されると、定電圧電源回路１００が、出力側電源線１１０を介してＣＰＵ１１１、集積回路１１２，１１３に通常時の一定の定格電圧（例えば、５Ｖ）の電源電圧を印加し、ＣＰＵ１１１、集積回路１１２，１１３等が動作を開始する。
【００１９】
この通常時における接点１０３の電圧値（中間電圧値）は、直列に接続されている抵抗器１０１と抵抗器１０２との比で決定され、該中間電圧値と基準電圧源１０４の電圧値とを誤差増幅器１１６で比較することにより、一定の定格電圧を維持している。
一方、スクリーニング時には、出力電圧調整回路１５０のスイッチ１０５をオンにすることにより、前記接点１０３の電圧値（中間電圧値）は、並列に接続されている抵抗器１０２及び抵抗器１０６と、これらと直列に接続されている抵抗器１０１との比で決定されて切替わり、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ１１１、集積回路１１２，１１３に印加して、スクリーニングをする。
【００２０】
そして、スクリーニング完了後、前記スイッチ１０５をオフにし、一定時間経過後に、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査してＣＰＵ１１１、集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
図２は、前記エンジン制御装置の第二の実施形態を示したブロック図であり、ＣＰＵ２００、出力電圧調整回路２５０以外は図１と同様の構成であるので、該ＣＰＵ２００、該出力電圧調整回路２５０について詳述する。
【００２１】
前記ＣＰＵ２００は、制御プログラムを書換え可能なＲＯＭ（フラッシュロム）を内蔵するものであり、書換えられた制御プログラムによって、接点１０３の中間電圧を制御する。 前記出力電圧調整回路２５０は、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものであり、抵抗器１０１，１０２，２０１と、トランジスタ２０４とから構成され、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続されている。一方、前記抵抗器１０１，１０２とは別の抵抗器２０１は、エンジン制御装置１０７内に設けられており、一端がトランジスタ２０４を介してグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、トランジスタ２０４をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００２２】
また、エンジン制御装置１０７の外部には、シリアル通信手段２０３が設けられ、ＣＰＵ２００に出力信号及び制御プログラムを送信することにより、ＣＰＵ２００を書き込み用モードに切替えるとともに、ＣＰＵ２００内の前記フラッシュロムの制御プログラムを書換えている。
通常時は、シリアル通信手段２０３によって、ＣＰＵ２００のポート２０２の出力をローレベルで固定するプログラムが前記フラッシュロムに書き込まれ、トランジスタ２０４をオフにし、直列に接続されている抵抗器１０１と抵抗器１０２との比で中間電圧値が決定される。
【００２３】
一方、スクリーニング時は、シリアル通信手段２０３によって、ＣＰＵ２００のポート２０２の出力をハイレベルで固定するプログラムが前記フラッシュロムに書き込まれて書換えられ、トランジスタ２０４をオンにし、並列に接続されている抵抗器１０２及び抵抗器１０６と、これらと直列に接続されている抵抗器１０１との比で前記接点１０３の電圧値（中間電圧値）が決定されて切替わり、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ２００、集積回路１１２，１１３に印加してスクリーニングをする。
【００２４】
そして、スクリーニング完了後、シリアル通信２０３により、再びポート２０２の出力をローレベルで固定するプログラムが前記フラッシュロムに書換えられ、前記トランジスタ２０４をオフにし、一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査してＣＰＵ２００、集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
【００２５】
図３は、前記エンジン制御装置の第三の実施形態を示したブロック図であり、ＣＰＵ３００以外は図２と同様の構成であるので、該ＣＰＵ３００等について詳述する。
前記ＣＰＵ３００は、外部からの出力信号によって、ポート３０９の出力をローレベルで固定するプログラムと、ポート３０９の出力をハイレベルで固定するプログラムとを相互に切替える制御プログラムを内蔵し、接点１０３の中間電圧を制御するものである。
【００２６】
出力電圧調整回路３０３は、図２の出力電圧調整回路２５０と同様に構成され、抵抗器１０１，１０２，２０１と、トランジスタ２０４とからなり、前記集積回路１１２，１１３をスクリーニングするために前記定格電圧を切替えるものである。
抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１０９ｂとグランド側との間に直列に接続されている。一方、別の抵抗器２０１は、一端をトランジスタ２０４を介してグランド側に接続され、他端を前記抵抗器１０１，１０２間の接点１０３に接続されており、トランジスタ２０４をオンにすることにより、前記抵抗器１０２と並列に接続されるものである。
【００２７】
そして、通常時は、シリアル通信手段２０３によって、ＣＰＵ３００のポート３０９の出力をローレベルで固定するプログラムが指定され、トランジスタ２０４をオフにされるが、スクリーニング時は、シリアル通信手段２０３によって、ＣＰＵ３００のポート３０９の出力をハイレベルで固定するプログラムが指定され、トランジスタ２０４をオンにされて、通常時よりも高い電圧値を出力側電源線１１０を介してＣＰＵ３００、集積回路１１２，１１３に印加してスクリーニングをする。また、スクリーニング完了後には、再びポート３０９の出力をローレベルで固定するプログラムが指定され、前記トランジスタ２０４をオフにし、一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査して集積回路１１２，１１３の潜在的欠陥である初期不良を除去する。
【００２８】
図４は、図３のエンジン制御装置の動作のタイミングチャートである。
まず、検査機（スクリーニング試験装置）１０８により、バッテリ電圧３０４が入力側電源線１０９ａを介してエンジン制御装置１０７に印可されると、定電圧電源回路１００が、出力側電源線１０９ｂを介してＣＰＵ３００、集積回路１１２，１１３に通常時の一定の定格電圧（例えば、５Ｖ）の電源電圧が印加され、ＣＰＵ３００、集積回路１１２，１１３等が動作を開始する。
【００２９】
次に、検査機１０８のシリアル通信手段２０３から通信線３０１ａに高電圧切替指示を送信すると、ＣＰＵ３００は、シリアル受信回路３０１を介して高電圧切替指示信号３０５を受信し、該高電圧切替信号３０５が出力電圧調整回路３０３に出力され、トランジスタ２０４をオンにし、定電圧電源回路１００の出力電圧値がスクリーニング用の高電圧値（例えば７Ｖ）に切替えられる。
【００３０】
また、ＣＰＵ３００は、シリアル送信回路３０２を介して通信線３０２ａに切替え完了信号３０７を送信し、該信号３０７を検査機１０８に返信する。
そして、スクリーニングに必要な所定時間の高電圧印可をした後、検査機１０８のシリアル通信回路２０３から通信線３０１ａに定格電圧切替え指示を送信すると、ＣＰＵ３００は、シリアル受信回路３０１を介して定格電圧切替え指示信号３０６を受信し、該定格電圧切替え信号３０６が出力電圧調整回路３０３に出力され、トランジスタ２０４をオフにし、定電圧電源回路１００の出力電圧値が定格電圧（例えば５Ｖ）に切替えられる。
【００３１】
また、ＣＰＵ３００は、シリアル送信回路３０２を介して通信線３０２ａに切替え完了信号３０８を送信し、該信号３０８を検査機１０８に返信する。
そして、スクリーニング完了を確認して一定時間経過後、検査機１０８にて特性試験をし、エンジン制御装置１０７の機能を検査して集積回路１１２，１１３の潜在的欠陥である初期不良を判断する。
【００３２】
以上のように、本発明の前記実施形態は、上記の構成によって次の機能を奏するものである。
第一の実施形態のエンジン制御装置１０７は、プログラムを演算するＣＰＵ１１１と、集積回路１１２，１１３と、前記プログラムを格納するＲＯＭと、前記集積回路１１２，１１３に定格電圧を出力する定電圧電源回路１００等からなり、回路基板に実装した集積回路１１２，１１３をスクリーニングするための前記定格電圧を切替える出力電圧調整回路１５０を備えており、該出力電圧調整回路１５０は、他の出力電圧調整回路１５０ａと接続することにより、抵抗器１０１，１０２，１０６と、スイッチ１０５とが接続し、抵抗器１０１及び抵抗器１０２は、前記定格電圧の出力側電源線１１０とグランド側との間に直列に接続され、他の抵抗器１０６は、一端がグランド側に接続され、他端が前記抵抗器１０１，１０２間の接点１０３に接続されており、スイッチ１０５をオンにすることにより、前記抵抗器１０２と並列に接続されるとともに、前記定電圧電源回路１００の基準電圧源１０４が、前記エンジン制御装置１０７の空き端子Ａを介して、前記抵抗器１０１，１０２間の接点１０３と接続されているので、複雑な回路及び外部出力信号手段を特別に構成することなく、接点１０３の中間電圧を変えて、実装後のすべての集積回路１１２，１１３のスクリーニングを一度に行うことができ、製造コストの低減及びスクリーニングの時間の短縮化を図ることができる。
【００３３】
なお、前記実施形態においては、スクリーニングのために電圧値を変えているが、この電圧値の変化をエンジン制御にも用いることによって、消費電力の削減を図ることができる。 また、第二の実施形態のエンジン制御装置１０７は、ＣＰＵ２００が、プログラムを書換え可能なＲＯＭ（フラッシュロム）を内蔵するものであるとともに、シリアル通信手段２０３によってＣＰＵ２００のプログラムが書き込まれ、これに伴って、出力電圧調整回路２５０のトランジスタ２０４がオン又はオフになり、接点１０３の中間電圧を変えることができるので、空き端子Ａを有しない端子制限があるエンジン制御装置の場合にも実装後の集積回路１１２，１１３のスクリーニングを行うことができる。
【００３４】
さらに、第三の実施形態のエンジン制御装置１０７は、ＣＰＵ３００が、シリアル通信手段２０３からの出力信号によって、ＣＰＵ３００のポート３０９の出力をローレベルで固定するプログラムと、該ポート３０９の出力をハイレベルで固定するプログラムとを相互に切替える制御プログラムを内蔵するものであり、シリアル通信手段２０３によってＣＰＵ３００のプログラムが切替わり、これに伴って、出力電圧調整回路３０３のトランジスタ２０４がオン又はオフになり、接点１０３の中間電圧を変えることができるので、空き端子Ａを有しないエンジン制御装置であって、フラッシュロムを有しないＣＰＵの場合にも実装後の集積回路１１２，１１３のスクリーニングを行うことができる。
【００３５】
以上、本発明の実施形態について詳述したが、本発明は前記実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱することなく設計において種々の変更ができるものである。
例えば、第一の実施形態では、出力電圧調整回路がエンジン制御装置と検査機とに分割されているが、この回路はエンジン制御装置内に設けられた一体のものであってもよい。
【００３６】
また、前記検査機は、エンジン制御装置にのみ使用されるものではなく、ベアチップ状態で実装された集積回路の制御装置として、出力電圧調整回路及び特性検査回路を設けることにより、集積回路のスクリーニング及び機能検査を行うことができる。
【００３７】
【発明の効果】
以上の説明から理解できるように、本発明のエンジン制御装置は、出力電圧調整回路を設けたことによって、回路基板にベアチップ状態で実装された半導体集積回路のスクリーニングを行うことができ、実装サイズの縮小化、電気特性の向上のほか、より簡単な構成によって製造コストの低減等を図ることができる。
【図面の簡単な説明】
【図１】本発明の第一実施形態のエンジン制御装置のブロック図。
【図２】本発明の第二実施形態のエンジン制御装置のブロック図。
【図３】本発明の第三実施形態のエンジン制御装置のブロック図。
【図４】図３の動作を説明するタイミングチャート。
【符号の説明】
１００ 定電圧電源回路
１０１ 抵抗器
１０２ 抵抗器
１０３ 接点
１０６ 他の抵抗器
１０７ エンジン制御装置
１０８ 制御装置（検査機、スクリーニング装置）
１１０ 出力側電源線
１１１ 演算処理装置（ＣＰＵ）
１１２ 集積回路
１１３ 集積回路
１１９ａ 出力側電源線
１５０ 出力電圧調整回路
１５０ａ 出力電圧調整回路
２００ 演算処理装置（ＣＰＵ）
２０３ シリアル通信信号
２５０ 出力電圧調整回路
３００ 演算処理装置（ＣＰＵ）
３０３ 出力電圧調整回路
Claims (3)
- 制御プログラムを演算する演算処理装置等の集積回路を備えたエンジン制御装置において、
前記エンジン制御装置は、前記集積回路をスクリーニングするための定格電圧を切替える出力電圧調整回路を備え、
該出力電圧調整回路は、前記定格電圧の出力側電源線とグランド側との間に接続される複数の抵抗器と、該複数の抵抗器間と前記グランド側とに接続される他の抵抗器と、を備え、
該他の抵抗器は、前記エンジン制御装置の外部に設けられスクリーニング時に該エンジン制御装置にコネクタを介して接続される検査機内に設けられていることを特徴とするエンジン制御装置。 - 前記他の抵抗器は、前記検査機内のスイッチを介して前記複数の抵抗器の間に接続されていることを特徴とする請求項１に記載のエンジン制御装置。
- 前記他の抵抗器は、前記エンジン制御装置の空き端子を介して、前記複数の抵抗器間の接点と接続されていることを特徴とする請求項２に記載のエンジン制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22844499A JP3585401B2 (ja) | 1999-08-12 | 1999-08-12 | エンジン制御装置 |
| US09/636,029 US6781362B1 (en) | 1999-08-12 | 2000-08-11 | Engine control device having voltage adjustment circuitry |
| EP00117231A EP1076241B1 (en) | 1999-08-12 | 2000-08-11 | Engine control device |
| DE60024369T DE60024369T2 (de) | 1999-08-12 | 2000-08-11 | Steuereinrichtung für eine Brennkraftmaschine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22844499A JP3585401B2 (ja) | 1999-08-12 | 1999-08-12 | エンジン制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051023A JP2001051023A (ja) | 2001-02-23 |
| JP3585401B2 true JP3585401B2 (ja) | 2004-11-04 |
Family
ID=16876598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22844499A Expired - Fee Related JP3585401B2 (ja) | 1999-08-12 | 1999-08-12 | エンジン制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6781362B1 (ja) |
| EP (1) | EP1076241B1 (ja) |
| JP (1) | JP3585401B2 (ja) |
| DE (1) | DE60024369T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7802141B2 (en) * | 2004-03-05 | 2010-09-21 | Denso Corporation | Semiconductor device having one-chip microcomputer and over-voltage application testing method |
| JP2006019663A (ja) * | 2004-07-05 | 2006-01-19 | Denso Corp | ベアチップセット、ベアチップ検査方法、ベアチップ、およびベアチップ搭載回路基板 |
| KR100800489B1 (ko) * | 2006-12-21 | 2008-02-04 | 삼성전자주식회사 | 반도체 집적 회로의 기준 전압 제공 장치 |
| JP2010002194A (ja) * | 2008-06-18 | 2010-01-07 | Shibasoku:Kk | 試験装置及び試験方法 |
| CN103105571B (zh) * | 2013-01-24 | 2015-05-06 | 东南大学 | 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146172A (en) * | 1990-08-15 | 1992-09-08 | Sundstrand Corp. | Engine identification system |
| US5200696A (en) * | 1990-09-10 | 1993-04-06 | Ltx Corporation | Test system apparatus with Schottky diodes with programmable voltages |
| US5339028A (en) * | 1992-07-23 | 1994-08-16 | Texas Instruments Incorporated | Test circuit for screening parts |
| JP2922733B2 (ja) * | 1992-10-14 | 1999-07-26 | 三菱電機株式会社 | 混成集積回路装置 |
| JPH07287603A (ja) | 1994-04-19 | 1995-10-31 | Hitachi Ltd | エンジン制御装置 |
| JP3301874B2 (ja) | 1994-12-19 | 2002-07-15 | 松下電器産業株式会社 | 半導体装置及びその検査方法 |
| US5731707A (en) * | 1996-04-17 | 1998-03-24 | Mitutoyo Corporation | Method and apparatus for synthesizing spatial waveforms in an electronic position encoder |
| JPH09304481A (ja) * | 1996-05-17 | 1997-11-28 | Nissan Motor Co Ltd | オンボードスクリーニング装置 |
| JPH109041A (ja) | 1996-06-24 | 1998-01-13 | Nissan Motor Co Ltd | 車載電子ユニット |
| JPH1136974A (ja) * | 1997-07-24 | 1999-02-09 | Mitsubishi Electric Corp | 車両用制御装置 |
| JP3392029B2 (ja) * | 1997-12-12 | 2003-03-31 | 株式会社アドバンテスト | Ｉｃテスタの電圧印加電流測定回路 |
-
1999
- 1999-08-12 JP JP22844499A patent/JP3585401B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-11 US US09/636,029 patent/US6781362B1/en not_active Expired - Fee Related
- 2000-08-11 EP EP00117231A patent/EP1076241B1/en not_active Expired - Lifetime
- 2000-08-11 DE DE60024369T patent/DE60024369T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1076241B1 (en) | 2005-11-30 |
| JP2001051023A (ja) | 2001-02-23 |
| EP1076241A2 (en) | 2001-02-14 |
| DE60024369D1 (de) | 2006-01-05 |
| DE60024369T2 (de) | 2006-08-03 |
| US6781362B1 (en) | 2004-08-24 |
| EP1076241A3 (en) | 2003-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4012577B2 (ja) | バウンダリスキャン素子及びこれを用いた通信装置 | |
| JP3585401B2 (ja) | エンジン制御装置 | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| JP4684917B2 (ja) | 電子制御装置 | |
| KR100310971B1 (ko) | 와이어 하네스 시험방법 및 이를 수행하기 위한 시스템 | |
| US6708302B1 (en) | Semiconductor module | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP3697843B2 (ja) | マイクロコンピュータの検査方法 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| JP7392533B2 (ja) | 検査システム | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JP3196756B2 (ja) | 半導体集積回路測定装置 | |
| JP4304964B2 (ja) | 半導体回路装置及び半導体回路装置の検査装置 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP3879705B2 (ja) | Ｉｃテスト装置およびｉｃテスト方法 | |
| JPH11344542A (ja) | デバイス検査方法およびデバイス検査装置 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JP2003084038A (ja) | 電子ユニットの検査方法 | |
| JPH0637350Y2 (ja) | デイジタル回路試験装置 | |
| JP2003273181A (ja) | プローブの接触抵抗測定回路及び測定方法 | |
| JPH06265594A (ja) | Ｉｃ試験装置 | |
| JP2003076574A (ja) | 電子ユニットの検査方法 | |
| KR100579251B1 (ko) | 차량의 열선 제어장치 및 그 방법 | |
| JP2002131372A (ja) | 半導体デバイスの検査方法及び検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040803 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |