JPH06265594A - Ic試験装置 - Google Patents
Ic試験装置Info
- Publication number
- JPH06265594A JPH06265594A JP5053866A JP5386693A JPH06265594A JP H06265594 A JPH06265594 A JP H06265594A JP 5053866 A JP5053866 A JP 5053866A JP 5386693 A JP5386693 A JP 5386693A JP H06265594 A JPH06265594 A JP H06265594A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- circuit
- test
- scanner
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 DUTボード診断機能をもたせる。
【構成】 この発明の診断装置には、スキャナーモジュ
ール11,DUTボード診断回路ソニット12及びそれ
らの間を結ぶ接続コード13が設けられる。スキャナー
モジュール11は、DUTの複数のピンと対応するピン
11aが導出され、それらのピンをDUTソケット5に
着脱自在に嵌合可能とされ、ピン11aを選択するスキ
ャナー回路を内蔵している。前記ユニット12は、スキ
ャナーモジュール11を介してDUTソケット5の各端
子及びその端子に接続されたIC周辺回路6に試験信号
を印加する回路16と、その各端子に発生した信号を測
定する回路17と、前記スキャナー回路を制御する回路
18を有し、テストヘッド3内に実装される。DUTボ
ード4の診断は、DUTの代わりにスキャナーモジュー
ル11をDUTソケット5に嵌合させて行われる。
ール11,DUTボード診断回路ソニット12及びそれ
らの間を結ぶ接続コード13が設けられる。スキャナー
モジュール11は、DUTの複数のピンと対応するピン
11aが導出され、それらのピンをDUTソケット5に
着脱自在に嵌合可能とされ、ピン11aを選択するスキ
ャナー回路を内蔵している。前記ユニット12は、スキ
ャナーモジュール11を介してDUTソケット5の各端
子及びその端子に接続されたIC周辺回路6に試験信号
を印加する回路16と、その各端子に発生した信号を測
定する回路17と、前記スキャナー回路を制御する回路
18を有し、テストヘッド3内に実装される。DUTボ
ード4の診断は、DUTの代わりにスキャナーモジュー
ル11をDUTソケット5に嵌合させて行われる。
Description
【0001】
【産業上の利用分野】この発明はIC試験装置に関し、
特にDUT(Device Under Test) ボードを診断する機能
を備えた装置に関する。
特にDUT(Device Under Test) ボードを診断する機能
を備えた装置に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】IC試
験装置は図2に示すように、テストシステムメインフレ
ーム1と、そのメインフレームと接続ケーブル2で接続
されたテストヘッド3と、そのテストヘッド3上に接続
用部材(コネクタや接続用ピンなど)を介して装着され
たDUTボード4とで構成される。テストヘッド3には
一般に試験装置の中で被試験ICのできるだけ近くに設
けたい回路が実装される。被試験ICの各ピンに印加す
る電圧または電流の発生回路や、その印加によりそれら
のピンに発生した電流または電圧を基準値と比較する回
路などをテストヘッド3に実装する場合が多い。また、
テストヘッド3は位置や姿勢を可変できるようにされて
いる場合も多い。
験装置は図2に示すように、テストシステムメインフレ
ーム1と、そのメインフレームと接続ケーブル2で接続
されたテストヘッド3と、そのテストヘッド3上に接続
用部材(コネクタや接続用ピンなど)を介して装着され
たDUTボード4とで構成される。テストヘッド3には
一般に試験装置の中で被試験ICのできるだけ近くに設
けたい回路が実装される。被試験ICの各ピンに印加す
る電圧または電流の発生回路や、その印加によりそれら
のピンに発生した電流または電圧を基準値と比較する回
路などをテストヘッド3に実装する場合が多い。また、
テストヘッド3は位置や姿勢を可変できるようにされて
いる場合も多い。
【0003】IC、特にアナログICは単体では機能せ
ず、L,C,Rやバッファやスイッチなどの外付け部品
を含む周辺回路を付加して機能する場合が多く、これら
の周辺回路6はDUTボード4に実装される。DUTボ
ード4は被試験ICの種類に合わせて一般にユーザ側で
用意するのが普通であり、DUTをIC試験装置で試験
する場合、DUT単品ではなく、このDUTボード4を
含めた形で試験が行われる。従って、DUTボード4自
身の良否が試験結果に大きく影響する。それにもかかわ
らず、IC試験装置を使って、DUTボード4自身を診
断する実用的な方法はこれまで知られていなかった。
ず、L,C,Rやバッファやスイッチなどの外付け部品
を含む周辺回路を付加して機能する場合が多く、これら
の周辺回路6はDUTボード4に実装される。DUTボ
ード4は被試験ICの種類に合わせて一般にユーザ側で
用意するのが普通であり、DUTをIC試験装置で試験
する場合、DUT単品ではなく、このDUTボード4を
含めた形で試験が行われる。従って、DUTボード4自
身の良否が試験結果に大きく影響する。それにもかかわ
らず、IC試験装置を使って、DUTボード4自身を診
断する実用的な方法はこれまで知られていなかった。
【0004】この発明は、このような背景のもとにため
されたものであり、その目的とするところは、DUTボ
ード診断機能を備えたIC試験装置を提供することにあ
る。
されたものであり、その目的とするところは、DUTボ
ード診断機能を備えたIC試験装置を提供することにあ
る。
【0005】
【課題を解決するための手段】メインフレームと、その
メインフレームにケーブルで接続されたテストヘッド
と、そのテストヘッド上に装着され、DUT(Device Un
der Test) ソケット及びIC周辺回路を実装したDUT
ボードとより成るIC試験装置において、この発明で
は、下記のスキャナーモジュール、DUTボード診断回
路ユニット及び接続コードが設けられる。
メインフレームにケーブルで接続されたテストヘッド
と、そのテストヘッド上に装着され、DUT(Device Un
der Test) ソケット及びIC周辺回路を実装したDUT
ボードとより成るIC試験装置において、この発明で
は、下記のスキャナーモジュール、DUTボード診断回
路ユニット及び接続コードが設けられる。
【0006】スキャナーモジュールは、被試験ICの複
数のピンとそれぞれ対応するピンが導出され、それらの
ピンを前記DUTソケットに着脱自在に嵌合可能とさ
れ、前記導出されたピンを選択するスキャナー回路を内
蔵している。前記DUTボード診断回路ユニットは、前
記スキャナーモジュールを介して前記DUTソケットの
各端子及びその端子に接続された前記IC周辺回路に試
験信号を印加する回路と、その試験信号の印加により前
記各端子に発生した信号を測定する回路と、前記スキャ
ナー回路を制御する回路とを有し、前記テストヘッド内
に実装される。前記接続コードは、そのDUTボード診
断回路ユニットと、前記スキャナーモジュールとを接続
するものである。
数のピンとそれぞれ対応するピンが導出され、それらの
ピンを前記DUTソケットに着脱自在に嵌合可能とさ
れ、前記導出されたピンを選択するスキャナー回路を内
蔵している。前記DUTボード診断回路ユニットは、前
記スキャナーモジュールを介して前記DUTソケットの
各端子及びその端子に接続された前記IC周辺回路に試
験信号を印加する回路と、その試験信号の印加により前
記各端子に発生した信号を測定する回路と、前記スキャ
ナー回路を制御する回路とを有し、前記テストヘッド内
に実装される。前記接続コードは、そのDUTボード診
断回路ユニットと、前記スキャナーモジュールとを接続
するものである。
【0007】
【実施例】従来の問題を解決するために最初に考えられ
たのが、図3に示すように、DUTソケット5の各端子
と各端子に接続された周辺回路とを含めた回路(簡単に
周辺回路と言う場合もある)を1つずつ選択するための
リレー回路9や、そのリレー回路9で選択された各周辺
回路を診断するための診断回路10をDUTボード4に
実装する方法であった。しかし、この方法はDUT(被
試験IC)の端子ピンが多いと、リレーの個数が多くな
り、DUTボード4の実装設計やパターン設計が複雑と
なり、それに要するユーザの工数がかなり大きくなる欠
点があった。
たのが、図3に示すように、DUTソケット5の各端子
と各端子に接続された周辺回路とを含めた回路(簡単に
周辺回路と言う場合もある)を1つずつ選択するための
リレー回路9や、そのリレー回路9で選択された各周辺
回路を診断するための診断回路10をDUTボード4に
実装する方法であった。しかし、この方法はDUT(被
試験IC)の端子ピンが多いと、リレーの個数が多くな
り、DUTボード4の実装設計やパターン設計が複雑と
なり、それに要するユーザの工数がかなり大きくなる欠
点があった。
【0008】そこで、この発明では、DUTボード設計
に当たって、DUTボード診断のために特に設計工数が
大幅に増加することのない方法を採用する。即ち、DU
Tボード4には図3のリレー回路9や診断回路10など
の自己診断のための回路は特に追加させない。その代わ
り図1に示すように、リレー回路9に対応するスキャナ
ーモジュール11をDUTソケット5に着脱自在に嵌合
させ、診断回路ユニット12をテストヘッド3に実装
し、それらの間を接続コード13で接続するようにして
いる。
に当たって、DUTボード診断のために特に設計工数が
大幅に増加することのない方法を採用する。即ち、DU
Tボード4には図3のリレー回路9や診断回路10など
の自己診断のための回路は特に追加させない。その代わ
り図1に示すように、リレー回路9に対応するスキャナ
ーモジュール11をDUTソケット5に着脱自在に嵌合
させ、診断回路ユニット12をテストヘッド3に実装
し、それらの間を接続コード13で接続するようにして
いる。
【0009】スキャナーモジュール11にはDUTのピ
ンとそれぞれ対応するピン11aが導出され、それらの
ピン11aをDUTソケット5に着脱自在に嵌合できる
と共に、それらのピンを1本ずつ順次選択するスキャナ
ー回路11bが実装されている。診断回路ユニット12
には、DUTソケット5の各端子及び各端子に接続され
た周辺回路にロジックまたはアナログの試験電圧または
電流を印加するための試験信号発生回路16,DUTソ
ケットの各端子に発生した信号(電流または電圧)を測
定するための測定用回路17及びスキャナー回路の切替
えを制御するスキャナー制御回路18等が実装される。
ンとそれぞれ対応するピン11aが導出され、それらの
ピン11aをDUTソケット5に着脱自在に嵌合できる
と共に、それらのピンを1本ずつ順次選択するスキャナ
ー回路11bが実装されている。診断回路ユニット12
には、DUTソケット5の各端子及び各端子に接続され
た周辺回路にロジックまたはアナログの試験電圧または
電流を印加するための試験信号発生回路16,DUTソ
ケットの各端子に発生した信号(電流または電圧)を測
定するための測定用回路17及びスキャナー回路の切替
えを制御するスキャナー制御回路18等が実装される。
【0010】DUTボード4を診断する場合には、スキ
ャナーモジュール11をDUTソケット5に嵌合させ、
スキャナー回路を切替えて、DUTソケット5の各端子
へ試験信号を印加し、そして発生した信号を測定し、D
UTソケット5の各端子及び各端子に接続された周辺回
路の性能を診断することによってDUTボード4の診断
が行える。なお、DUTボードの診断プログラムをメイ
ンフレーム1のメモリに格納させておけば、メインフレ
ームのCPU(中央演算処理装置)がプログラムを解読
実行して、DUTボード4の診断を自動的に行える。
ャナーモジュール11をDUTソケット5に嵌合させ、
スキャナー回路を切替えて、DUTソケット5の各端子
へ試験信号を印加し、そして発生した信号を測定し、D
UTソケット5の各端子及び各端子に接続された周辺回
路の性能を診断することによってDUTボード4の診断
が行える。なお、DUTボードの診断プログラムをメイ
ンフレーム1のメモリに格納させておけば、メインフレ
ームのCPU(中央演算処理装置)がプログラムを解読
実行して、DUTボード4の診断を自動的に行える。
【0011】
【発明の効果】以上説明したように、この発明では、従
来のDUTボード4のDUTソケット5にスキャナーモ
ジュール11を嵌合させ、そのスキャナーモジュール1
1を介して、DUTソケット5の各端子及びその端子に
接続されたIC周辺回路に順次試験信号を印加し、そし
て発生した信号を測定するための診断回路ユニット12
をテストヘッド3内に実装したので、DUTボードの診
断を容易に行うことができる。
来のDUTボード4のDUTソケット5にスキャナーモ
ジュール11を嵌合させ、そのスキャナーモジュール1
1を介して、DUTソケット5の各端子及びその端子に
接続されたIC周辺回路に順次試験信号を印加し、そし
て発生した信号を測定するための診断回路ユニット12
をテストヘッド3内に実装したので、DUTボードの診
断を容易に行うことができる。
【0012】この発明によれば、DUTボードの診断が
できるように、ユーザがかなりの工数をかけてDUTボ
ードを設計するような必要はなくなり、IC試験装置の
使い勝手を大幅に向上できる。
できるように、ユーザがかなりの工数をかけてDUTボ
ードを設計するような必要はなくなり、IC試験装置の
使い勝手を大幅に向上できる。
【図1】Aはこの発明の実施例を示す原理的な構成図、
BはAの要部のブロック図。
BはAの要部のブロック図。
【図2】Aは従来のIC試験装置の構成図、BはAのD
UTボード4の原理的なブロック図。
UTボード4の原理的なブロック図。
【図3】この発明を得る前の段階で考えられたDUTボ
ードのブロック図。
ードのブロック図。
Claims (1)
- 【請求項1】 メインフレームと、そのメインフレーム
にケーブルで接続されたテストヘッドと、そのテストヘ
ッド上に装着され、DUT(Device Under Test) ソケッ
ト及びIC周辺回路を実装したDUTボードとより成る
IC試験装置において、 被試験ICの複数のピンとそれぞれ対応するピンが導出
され、それらの導出されたピンを選択するスキャナー回
路を内蔵し、前記DUTソケットに着脱自在に嵌合され
るスキャナーモジュールと、 前記スキャナーモジュールを介して前記DUTソケット
の各端子及びその端子に接続された前記IC周辺回路に
試験信号を印加する回路と、その試験信号の印加により
前記各端子に発生した信号を測定する回路と、前記スキ
ャナー回路を制御する回路とを有し、前記テストヘッド
内に実装されるDUTボード診断回路ユニットと、 そのDUTボード診断回路ユニットと、前記スキャナー
モジュールとを接続するコードとを具備することを特徴
とする、 IC試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5053866A JPH06265594A (ja) | 1993-03-15 | 1993-03-15 | Ic試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5053866A JPH06265594A (ja) | 1993-03-15 | 1993-03-15 | Ic試験装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06265594A true JPH06265594A (ja) | 1994-09-22 |
Family
ID=12954695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5053866A Withdrawn JPH06265594A (ja) | 1993-03-15 | 1993-03-15 | Ic試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06265594A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004086071A1 (ja) * | 2003-03-27 | 2004-10-07 | Advantest Corporation | 試験装置 |
WO2008122016A1 (en) * | 2007-04-02 | 2008-10-09 | Credence Systems Corporation | A multi-type test interface system and method |
JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
-
1993
- 1993-03-15 JP JP5053866A patent/JPH06265594A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004086071A1 (ja) * | 2003-03-27 | 2004-10-07 | Advantest Corporation | 試験装置 |
US7185255B2 (en) | 2003-03-27 | 2007-02-27 | Advantest Corporation | Test apparatus |
KR100717480B1 (ko) * | 2003-03-27 | 2007-05-14 | 주식회사 아도반테스토 | 시험 장치 |
CN100442073C (zh) * | 2003-03-27 | 2008-12-10 | 爱德万测试株式会社 | 测试装置 |
WO2008122016A1 (en) * | 2007-04-02 | 2008-10-09 | Credence Systems Corporation | A multi-type test interface system and method |
JP2009085770A (ja) * | 2007-09-28 | 2009-04-23 | Yokogawa Electric Corp | 信号測定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7472321B2 (en) | Test apparatus for mixed-signal semiconductor device | |
JPH0212076A (ja) | A/d変換器試験装置 | |
KR20070086393A (ko) | 고전압 기능부를 가진 핀 전자기기 | |
JPH06265594A (ja) | Ic試験装置 | |
JP4026945B2 (ja) | 混在ic試験装置及びこのic試験装置の制御方法 | |
KR0164836B1 (ko) | 무선장비 자동 시험장치와 그 방법 | |
JP3239864B2 (ja) | 電源/gnd端子導通試験用テストボード | |
KR20020088390A (ko) | 반도체 집적 회로용 디버깅 시스템 | |
JP2002005999A (ja) | 半導体試験装置 | |
JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
JPH10267980A (ja) | 多配線の布線検査装置 | |
JP3555679B2 (ja) | Icテスタ | |
KR930006962B1 (ko) | 반도체 시험방법 | |
KR200141102Y1 (ko) | 통신장비 자동시험장치 | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
JPH04270978A (ja) | Icテスタ | |
US5130648A (en) | Instrument for checking the operational state of an ic-circuit | |
JP3594137B2 (ja) | Icテスタ | |
JPH1026655A (ja) | Lsiの試験装置 | |
US20020011866A1 (en) | Apparatus for testing a semiconductor and process for the same | |
JP3178190B2 (ja) | 半導体集積回路 | |
JPH08292229A (ja) | プローブ変換装置 | |
JPH05102891A (ja) | 伝送装置の試験方式 | |
KR200146658Y1 (ko) | 반도체 소자용 검사장비 | |
JPH10275835A (ja) | ウエハ検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000530 |