JPH0212076A - A/d変換器試験装置 - Google Patents
A/d変換器試験装置Info
- Publication number
- JPH0212076A JPH0212076A JP1083863A JP8386389A JPH0212076A JP H0212076 A JPH0212076 A JP H0212076A JP 1083863 A JP1083863 A JP 1083863A JP 8386389 A JP8386389 A JP 8386389A JP H0212076 A JPH0212076 A JP H0212076A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- test
- analog
- digital
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 93
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 230000002093 peripheral effect Effects 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 23
- 230000004044 response Effects 0.000 abstract description 10
- 238000005259 measurement Methods 0.000 abstract description 8
- 238000000926 separation method Methods 0.000 abstract description 3
- 230000004936 stimulating effect Effects 0.000 abstract description 3
- 230000008571 general function Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 9
- 238000011990 functional testing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003908 quality control method Methods 0.000 description 2
- 230000000638 stimulation Effects 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/109—Measuring or testing for dc performance, i.e. static testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は一般にハイブリット回路要素の、すなわち、ア
ナログおよびデジタルの両人出力ボートを備えでいるも
ののインサーキット機能性試験に関するものであり、更
に詳細には汎用アナログ・デジタル変換器のインサーキ
ット測定および試験を行う装置と方法とに関する。
ナログおよびデジタルの両人出力ボートを備えでいるも
ののインサーキット機能性試験に関するものであり、更
に詳細には汎用アナログ・デジタル変換器のインサーキ
ット測定および試験を行う装置と方法とに関する。
(従来技術)
本発明では、インサーキット試験または測定とは、各種
分離技法を利用して、特定の回路構成や周囲回路の影響
に関係なく、個々の回路板構成要素に関して「ビン・チ
エツク」または「総合機能試験」を行うプリント回路板
試験を言う。rピン・チエツク」は素子く装置)のあら
ゆるビン(素子への物理的接続)について適切な電気的
動作をfIl認するよう特に設計された試験である。「
統合機能試験」はビン・チエツクより包括的で、ビンに
おける動作を単に確認する他に素子の基本機能を確認す
るように設計されたり験を言う。いずれの試験も回路板
構成要素の仕様の機能性試験を完全に行うものではない
。
分離技法を利用して、特定の回路構成や周囲回路の影響
に関係なく、個々の回路板構成要素に関して「ビン・チ
エツク」または「総合機能試験」を行うプリント回路板
試験を言う。rピン・チエツク」は素子く装置)のあら
ゆるビン(素子への物理的接続)について適切な電気的
動作をfIl認するよう特に設計された試験である。「
統合機能試験」はビン・チエツクより包括的で、ビンに
おける動作を単に確認する他に素子の基本機能を確認す
るように設計されたり験を言う。いずれの試験も回路板
構成要素の仕様の機能性試験を完全に行うものではない
。
「ハイブリッド」電子構成要素、すなわち、その設計に
アナログとデジタルとの両機能を組入れた集積回路が激
増して、このような機能回路を利用する印刷回路板アセ
ンブリに対し、標準の欠陥検出技法が時代遅れとなり、
製造上および品質管理上の問題が発生してきた。
アナログとデジタルとの両機能を組入れた集積回路が激
増して、このような機能回路を利用する印刷回路板アセ
ンブリに対し、標準の欠陥検出技法が時代遅れとなり、
製造上および品質管理上の問題が発生してきた。
この問題の中心は変換器として知られでいる構成要素の
部類であり、変換器には二つの基本形式がある。デジタ
ル・アナログ変換器(D/A>はデジタル入力信号をア
ナログ出力信号に変換し、アナログ・デジタル変換器(
A/D)はアナログ人力信号をデジタル出力信号に変換
する。従来のアナログまたはデジタルのインサーキット
試験だけでは、これらノ1イブリッド構成要素の包括的
インサーキット機能試験を行う手段として不充分である
。その結果、D/AおよびA/D変換器を使用する印刷
回路板アセンブリは、プログラム的に発生するインサー
キット試験がこれら構成要素に対しては従来扱いにくい
問題のため、試験するのが困難になっている。
部類であり、変換器には二つの基本形式がある。デジタ
ル・アナログ変換器(D/A>はデジタル入力信号をア
ナログ出力信号に変換し、アナログ・デジタル変換器(
A/D)はアナログ人力信号をデジタル出力信号に変換
する。従来のアナログまたはデジタルのインサーキット
試験だけでは、これらノ1イブリッド構成要素の包括的
インサーキット機能試験を行う手段として不充分である
。その結果、D/AおよびA/D変換器を使用する印刷
回路板アセンブリは、プログラム的に発生するインサー
キット試験がこれら構成要素に対しては従来扱いにくい
問題のため、試験するのが困難になっている。
(発明の目的)
本発明はアナログ・デジタル変換器のインサーキット機
能試験用の装置と方法とを提供することにより、従来技
術の欠点を除去することである。
能試験用の装置と方法とを提供することにより、従来技
術の欠点を除去することである。
(発明の概要)
本発明による試験は、供試変換器をその付随回路から電
気的に切離しくアナログおよびデジタルのオーバドライ
ビングによる)、適切なアナログ波形で人力ボートをプ
ログラム的に刺激しく入力し)、最後に出力ビット・パ
ターンを予想と比較して変換器の応答を評価することに
より行われる。このプロセスは試験中の特定の変換器を
完全に評価するのに必要な回数だけ繰返される。本発明
の装置は、決定論的および非決定論的ビット・チエツク
により、高次および低次のビットの両方を評価するのに
有効に使用することができる。従って試験は電気的に雑
音の多い環境で可能であり、また供試素子の下流および
上流の回路とは無関係である。
気的に切離しくアナログおよびデジタルのオーバドライ
ビングによる)、適切なアナログ波形で人力ボートをプ
ログラム的に刺激しく入力し)、最後に出力ビット・パ
ターンを予想と比較して変換器の応答を評価することに
より行われる。このプロセスは試験中の特定の変換器を
完全に評価するのに必要な回数だけ繰返される。本発明
の装置は、決定論的および非決定論的ビット・チエツク
により、高次および低次のビットの両方を評価するのに
有効に使用することができる。従って試験は電気的に雑
音の多い環境で可能であり、また供試素子の下流および
上流の回路とは無関係である。
(実施例)
第1図は供試アナログ・デジタル変換器10を一つの構
成要素として含む試験印刷回路板アセンブリ6と、該ア
ナログ・デジタル変換器10に対しプログラム的に発生
するインサ・−キット「ビン・チエツク」および「統合
機走試験jを行う本発明による試験モジュール8と、こ
れらの接続状態きを示した概略図である。試験モジュー
ル8はコンピュータ・インターフェース36と、特定の
供試A/D変換器に対して発生される試験プログラムと
により駆動される。そして試験治具およびスキャナ・リ
レー22を通して被試験印刷回路板6とつながれる。
成要素として含む試験印刷回路板アセンブリ6と、該ア
ナログ・デジタル変換器10に対しプログラム的に発生
するインサ・−キット「ビン・チエツク」および「統合
機走試験jを行う本発明による試験モジュール8と、こ
れらの接続状態きを示した概略図である。試験モジュー
ル8はコンピュータ・インターフェース36と、特定の
供試A/D変換器に対して発生される試験プログラムと
により駆動される。そして試験治具およびスキャナ・リ
レー22を通して被試験印刷回路板6とつながれる。
インサーキット試験を行うためには、試験モジュール8
は供試A/D変換器10をそのあらゆる周囲回路から分
離し、該変換器を刺激し、そして適切な測定を行って変
換器の機能性を求めなければならない。分離技術は変換
開始線21のようなデジタル入力の他に、アナログ人力
、特に基準電圧入力13と変換器へのアナログ人力15
とに対して設けられる。出力測定はA/D変換器の機能
性を求めるためA/D変換器10のデジタル出力23で
行われる。
は供試A/D変換器10をそのあらゆる周囲回路から分
離し、該変換器を刺激し、そして適切な測定を行って変
換器の機能性を求めなければならない。分離技術は変換
開始線21のようなデジタル入力の他に、アナログ人力
、特に基準電圧入力13と変換器へのアナログ人力15
とに対して設けられる。出力測定はA/D変換器の機能
性を求めるためA/D変換器10のデジタル出力23で
行われる。
A/D変換器はすべて増幅器14で概要的に示したもの
のようなソースにより発生されたアナログ出力信号15
を必要とする。またわずかな割合が基板上の基準電圧発
生器12により発生された外部電圧基準13を必要とす
る。A/D変換器10を12および14により発生され
た基板上信号から分離するために、試験モジュール8は
、試験プログラムで決まる電圧を直接A/D変換器の入
力13と15とに加える方法として、アナログ・オーバ
ドライブを利用する。基準電圧入力13の場合には、リ
モート・センシングを(その負入力に)有するアナログ
・オーバドライブ増幅器24がり、C電圧源26(例え
ば、±0.1%の精度、3.0mVの分解能で、±IO
Vの範囲を発生ずる)と組合されて所要電圧レベルをセ
ットする。A/D変換器10へのアナログ入力線15の
場合は、アナログ・オーバドライブ増幅器28(その負
入力にリモート・センシングを有する)が組合せAC/
DC源30(例えば、±0.1%の精度で、3.0mV
の分解能で、±IOVの範囲、10.5%の精度、0.
5Hzの分解能で0.5 Hz 〜30kHzの範囲を
発生する。)と結合されて所要波形を供試A/D変換器
10に供給する。分離および刺激を必要とする唯一のデ
ジタル人力線は変換量 始人力21である。この信号は
オーバドライブ用デジタル・ドライバ32により供試変
換器10に加えられて変換プロセスを発動させる。デジ
タル・オーバドライビングを使用することにより、被試
験回路板6上の他のデジタル回路20とは無関係にこの
信号を直接変換開始入力21に加えることができる。
のようなソースにより発生されたアナログ出力信号15
を必要とする。またわずかな割合が基板上の基準電圧発
生器12により発生された外部電圧基準13を必要とす
る。A/D変換器10を12および14により発生され
た基板上信号から分離するために、試験モジュール8は
、試験プログラムで決まる電圧を直接A/D変換器の入
力13と15とに加える方法として、アナログ・オーバ
ドライブを利用する。基準電圧入力13の場合には、リ
モート・センシングを(その負入力に)有するアナログ
・オーバドライブ増幅器24がり、C電圧源26(例え
ば、±0.1%の精度、3.0mVの分解能で、±IO
Vの範囲を発生ずる)と組合されて所要電圧レベルをセ
ットする。A/D変換器10へのアナログ入力線15の
場合は、アナログ・オーバドライブ増幅器28(その負
入力にリモート・センシングを有する)が組合せAC/
DC源30(例えば、±0.1%の精度で、3.0mV
の分解能で、±IOVの範囲、10.5%の精度、0.
5Hzの分解能で0.5 Hz 〜30kHzの範囲を
発生する。)と結合されて所要波形を供試A/D変換器
10に供給する。分離および刺激を必要とする唯一のデ
ジタル人力線は変換量 始人力21である。この信号は
オーバドライブ用デジタル・ドライバ32により供試変
換器10に加えられて変換プロセスを発動させる。デジ
タル・オーバドライビングを使用することにより、被試
験回路板6上の他のデジタル回路20とは無関係にこの
信号を直接変換開始入力21に加えることができる。
このデジタル・オーバドライブ分離技法は試験シーケン
スの期間中影響するものである。これはデジタル・オー
バドライブ試験が上流回路の構成要素(図に示す変換開
始ドライバ20)に損傷を与える可能性があるので重要
である。しかしながら、試験モジュール8は試験プロセ
スを迅速に終了するように作られており、注意深い試験
セットアツプおよび監視と関連して大部分の集積回路の
オーバドライブ許容範囲内で試験を行うことができる。
スの期間中影響するものである。これはデジタル・オー
バドライブ試験が上流回路の構成要素(図に示す変換開
始ドライバ20)に損傷を与える可能性があるので重要
である。しかしながら、試験モジュール8は試験プロセ
スを迅速に終了するように作られており、注意深い試験
セットアツプおよび監視と関連して大部分の集積回路の
オーバドライブ許容範囲内で試験を行うことができる。
アナログ変換器入力の分離と刺激とが適切であるとき、
変換プロセスは変換開始線によって開始され、試験サイ
クルは変換器出力線23での応答を測定することにより
完了する。このデータは試験モジュール8中のデジタル
受信器34により集められる。大部分の変換器では、こ
れは2段階プロセスである。第1に、変換完了線25は
アナログ・デジタル変換プロセスが完了したという指示
を監視しなければならない。この信号をデジタル受信器
34で受取ると、出力データはA/D変換器のデータ出
力23でもう一度デジタル受信器34により読取られて
期待結果と比較される。
変換プロセスは変換開始線によって開始され、試験サイ
クルは変換器出力線23での応答を測定することにより
完了する。このデータは試験モジュール8中のデジタル
受信器34により集められる。大部分の変換器では、こ
れは2段階プロセスである。第1に、変換完了線25は
アナログ・デジタル変換プロセスが完了したという指示
を監視しなければならない。この信号をデジタル受信器
34で受取ると、出力データはA/D変換器のデータ出
力23でもう一度デジタル受信器34により読取られて
期待結果と比較される。
本発明の試験モジュールはアナログ・デジタル変換器の
機能性を評価する多数の特定の試験オプション(項目)
をサポートしている。成る変換器では、単純な「オーバ
ー・レンジ/アンダーレンジ」試験が適当である。これ
は高速2バス(Pa5s)決定論的試験であって、入力
信号を供試A/D変換器10の変換範囲より上、下に加
えることから構成される。次に、データ出力23での応
答、即ちすべて「0」またはすべて「1」 (あるいは
同等のオーバ・レンジおよびアンダー・レンジのデータ
)がデジタル受信器34により測定され、そして試験制
御プログラムにより評価される。オーバー・レンジ条件
に対して決定論的応答を示さない変換器に対しては、も
っと手の込んだ試験手順が必要である。この場合には、
複数の高次ビットの評価(入力におけるもっと大きな電
圧変化に対応するもの)が、上記のプロセスの場合のよ
うに、単に適切な入力端子をセットし、ビット挙動を測
定することにより決定論的に行うことができる。
機能性を評価する多数の特定の試験オプション(項目)
をサポートしている。成る変換器では、単純な「オーバ
ー・レンジ/アンダーレンジ」試験が適当である。これ
は高速2バス(Pa5s)決定論的試験であって、入力
信号を供試A/D変換器10の変換範囲より上、下に加
えることから構成される。次に、データ出力23での応
答、即ちすべて「0」またはすべて「1」 (あるいは
同等のオーバ・レンジおよびアンダー・レンジのデータ
)がデジタル受信器34により測定され、そして試験制
御プログラムにより評価される。オーバー・レンジ条件
に対して決定論的応答を示さない変換器に対しては、も
っと手の込んだ試験手順が必要である。この場合には、
複数の高次ビットの評価(入力におけるもっと大きな電
圧変化に対応するもの)が、上記のプロセスの場合のよ
うに、単に適切な入力端子をセットし、ビット挙動を測
定することにより決定論的に行うことができる。
しかし、かなり困難なのはA/D変換器の複数の低次ビ
ットの評価(アナログ入力電圧の非常に小さな変化に対
応するもの)である。この測定の問題は、変換器入力に
おけるデジタルおよびアナログのオーバー・ドライブか
ら生ずる電気的に雑音の多い試験環境において、より悪
化する。素子の基準人力13とアナログ人力15でリモ
ート・センシングを行うことにより、この問題のきびし
さは減る。その他に、アナログ入力におけるAC信号に
応答して複数の変換サイクルを開始し、最初に、興味あ
る所定のビット線上の「1」出力を探し、その後同じ線
上の「0」出力を探すようにした非決定論的測定技法を
利用することができる。
ットの評価(アナログ入力電圧の非常に小さな変化に対
応するもの)である。この測定の問題は、変換器入力に
おけるデジタルおよびアナログのオーバー・ドライブか
ら生ずる電気的に雑音の多い試験環境において、より悪
化する。素子の基準人力13とアナログ人力15でリモ
ート・センシングを行うことにより、この問題のきびし
さは減る。その他に、アナログ入力におけるAC信号に
応答して複数の変換サイクルを開始し、最初に、興味あ
る所定のビット線上の「1」出力を探し、その後同じ線
上の「0」出力を探すようにした非決定論的測定技法を
利用することができる。
第2図は、第1図の試験モジュールを使用して、アナロ
グ・デジタル(A/D)変換器のインサーキット「ピン
・チエツク」と「総合機能試験」とをセットアツプする
のに使用するステップの概要流れ図である。試験セット
アツプはステップ40で始まり、適切な構成要素試験プ
ログラムをロードし、スキャナ・リレー22を介して供
試A/D変換器10を備えている回路板6へのすべての
電気的接続を行う(第1図参照)。
グ・デジタル(A/D)変換器のインサーキット「ピン
・チエツク」と「総合機能試験」とをセットアツプする
のに使用するステップの概要流れ図である。試験セット
アツプはステップ40で始まり、適切な構成要素試験プ
ログラムをロードし、スキャナ・リレー22を介して供
試A/D変換器10を備えている回路板6へのすべての
電気的接続を行う(第1図参照)。
ステップ42でデジタル・ドライバ32が変換開始線2
1に接続され、デジタル受信器34が変換完了線25と
データ出力ボート23とに接続される。次に、ステップ
44で、DC源26がリモート・センスするオーバドラ
イブ増幅器24(例えば、3.0オームの最大出力イン
ピーダンスをもち、150mAの最小出力電流を発生す
る)によりA/D変換器10の基準人力13に接続され
る。これにより電圧基準12のオーバドライビングが可
能となり、所定の電圧が変換器の基準人力13に加えら
れる。この電圧は試験の期間中所定のままになっている
。ステップ46で、複合AC/DC源30がリモート・
センスするオーバドライブ増幅器28(例えば、仕様は
増幅器24と同様)によりA/D変換変換器l子ナログ
人力15に接続される。
1に接続され、デジタル受信器34が変換完了線25と
データ出力ボート23とに接続される。次に、ステップ
44で、DC源26がリモート・センスするオーバドラ
イブ増幅器24(例えば、3.0オームの最大出力イン
ピーダンスをもち、150mAの最小出力電流を発生す
る)によりA/D変換器10の基準人力13に接続され
る。これにより電圧基準12のオーバドライビングが可
能となり、所定の電圧が変換器の基準人力13に加えら
れる。この電圧は試験の期間中所定のままになっている
。ステップ46で、複合AC/DC源30がリモート・
センスするオーバドライブ増幅器28(例えば、仕様は
増幅器24と同様)によりA/D変換変換器l子ナログ
人力15に接続される。
これにより基板上のアナログ源14がオーバドライブさ
れるので、各種の試験段階で所望の波形を変換器人力1
5に加えることができる。
れるので、各種の試験段階で所望の波形を変換器人力1
5に加えることができる。
決定論的オーバー・レンジ/アンダー・レンジ挙動を有
するA/D変換器に関して第3図に示すように、オーバ
ー・レンジ/アンダー・レンジ試験技法が使用される。
するA/D変換器に関して第3図に示すように、オーバ
ー・レンジ/アンダー・レンジ試験技法が使用される。
これは供試膜A/D変換器10のすべてのビット−高次
および低次の双方−を試験するものである。ここで、ス
テップ52で示したとおり、まずその変換器の最大変換
能力を超えるDC電圧がAC/DC電圧源30とアナロ
グ・オーバドライブ増幅器28とにより変換器のアナロ
グ入力に加えられる。次に変換開始信号がステップ54
でデジタル・オーバドライビング・ドライバ32(例え
ば、5.0mVの分解能で−3,5〜5.OVの範囲を
発生し、±500mAの電流能力をもつ)により与えら
れる。次に試験モジュール8は、ステップ56で、変換
の完了を待つが、これは変換完了線25とデジタル受信
器34とにより検知される。変換が完了すると、データ
出力は、ステップ58で、デジタル受信器34により読
取られる。このデジタル応答の測定値は、ステップ6o
で、予想応答(すべて「IJまたは同等のオーバー・レ
ンジ応答)と直接比較され、試験の結果が合格か不合格
かが判定される。次に、ステップ64で、ステップ54
からステップ60までを繰返すアンダー・レンジ試験(
第2合格試験)がA/D変換器1oの最小変換能力によ
り低い電圧を加えることにより行われ、出力23ですべ
て「0」 (または同等のアンダー・レンジの指示)で
あることを確S忍する。
および低次の双方−を試験するものである。ここで、ス
テップ52で示したとおり、まずその変換器の最大変換
能力を超えるDC電圧がAC/DC電圧源30とアナロ
グ・オーバドライブ増幅器28とにより変換器のアナロ
グ入力に加えられる。次に変換開始信号がステップ54
でデジタル・オーバドライビング・ドライバ32(例え
ば、5.0mVの分解能で−3,5〜5.OVの範囲を
発生し、±500mAの電流能力をもつ)により与えら
れる。次に試験モジュール8は、ステップ56で、変換
の完了を待つが、これは変換完了線25とデジタル受信
器34とにより検知される。変換が完了すると、データ
出力は、ステップ58で、デジタル受信器34により読
取られる。このデジタル応答の測定値は、ステップ6o
で、予想応答(すべて「IJまたは同等のオーバー・レ
ンジ応答)と直接比較され、試験の結果が合格か不合格
かが判定される。次に、ステップ64で、ステップ54
からステップ60までを繰返すアンダー・レンジ試験(
第2合格試験)がA/D変換器1oの最小変換能力によ
り低い電圧を加えることにより行われ、出力23ですべ
て「0」 (または同等のアンダー・レンジの指示)で
あることを確S忍する。
第2の決定論的確認オプションが第4図に開示されてい
るが、予測可能なオーバー・レンジ/アンダー・レンジ
挙動をせずに変換器に適用される。この場合には、決定
論的ビット・チエツクが供試変換器10の複数高次ビッ
トの性能(高レベルのアナログ入力信号に対応するもの
)だけをwim <検査)するのに使用される。これら
のビットは、高次のデジタル出力ビットが特定の予測可
能な変化を起す電圧レベルを変換器に加えることにより
一つづつ評価される。ステップ66で、適切なりC電圧
がAC/DC電圧源30とアナログ・オーバドライブ増
幅器28とによりA/D変換器10のアナログ人力15
に加えられる。次に、ステップ68で、デジタル・オー
バドライビング・ドライバ32により変換開始信号が与
えられる。次に試験モジュール8は、ステップ70で、
変換の終了を待つが、変換の終了は変換完了線25とデ
ジタル受信器34とにより検知される。変換が完了する
と、ステップT2でデータ出力23かデジタル受信器3
4により読取られる。
るが、予測可能なオーバー・レンジ/アンダー・レンジ
挙動をせずに変換器に適用される。この場合には、決定
論的ビット・チエツクが供試変換器10の複数高次ビッ
トの性能(高レベルのアナログ入力信号に対応するもの
)だけをwim <検査)するのに使用される。これら
のビットは、高次のデジタル出力ビットが特定の予測可
能な変化を起す電圧レベルを変換器に加えることにより
一つづつ評価される。ステップ66で、適切なりC電圧
がAC/DC電圧源30とアナログ・オーバドライブ増
幅器28とによりA/D変換器10のアナログ人力15
に加えられる。次に、ステップ68で、デジタル・オー
バドライビング・ドライバ32により変換開始信号が与
えられる。次に試験モジュール8は、ステップ70で、
変換の終了を待つが、変換の終了は変換完了線25とデ
ジタル受信器34とにより検知される。変換が完了する
と、ステップT2でデータ出力23かデジタル受信器3
4により読取られる。
次にステップ74で、試験結果の合格、不合格を決める
ために、測定されたデジタル・パターンが予測応答と直
接比較される。このシーケンスはプログラム制御のちと
に、供試A/D変換器10のすべての高次ビットがステ
ップ76で決定論的に試験されるまで繰返される。
ために、測定されたデジタル・パターンが予測応答と直
接比較される。このシーケンスはプログラム制御のちと
に、供試A/D変換器10のすべての高次ビットがステ
ップ76で決定論的に試験されるまで繰返される。
第5図は低次ビット(変換器のアナログ人力における低
いレベルの電圧に対応する入力ビット)の非決定論的評
価の試験手順を示す。この手順は、試験環境下での電気
的雑音レベルによリ、印加されたアナログ電圧レベルと
A/D変換器10の低次ビット出力との絶対相関が妨げ
られるとき使用される。このプロセスはオーバー・レン
ジ/アンダー・レンジ法により試験された変換器には不
要である。このプロセスでは、AC入力信号に応じて複
数の変換サイクルが同じビットからの「0」出力ど「1
」出力との両方を探しながら行われる。状態の変化がビ
ット機能性の指示として使用される。この試験では、ス
テップ78で、AC/DCt圧源3oとアナログ・オー
バドライブ増幅器28とにより適切なAC電圧がA/D
変換器10のアナログ人力5に加えられる。次に、ステ
ップ80で変換開始信号がデジタル・オーバドライビン
グ・ドライバ32により与えられる。次に試験モジュー
ル8は変換の完了を待つが、変換の完了は、ステップ8
2で、変倹完了線25とデジタル受信器34とにより検
知される。変換が完了すると、ステップ84で、データ
出力がデジタル受信器34により読取られる。
いレベルの電圧に対応する入力ビット)の非決定論的評
価の試験手順を示す。この手順は、試験環境下での電気
的雑音レベルによリ、印加されたアナログ電圧レベルと
A/D変換器10の低次ビット出力との絶対相関が妨げ
られるとき使用される。このプロセスはオーバー・レン
ジ/アンダー・レンジ法により試験された変換器には不
要である。このプロセスでは、AC入力信号に応じて複
数の変換サイクルが同じビットからの「0」出力ど「1
」出力との両方を探しながら行われる。状態の変化がビ
ット機能性の指示として使用される。この試験では、ス
テップ78で、AC/DCt圧源3oとアナログ・オー
バドライブ増幅器28とにより適切なAC電圧がA/D
変換器10のアナログ人力5に加えられる。次に、ステ
ップ80で変換開始信号がデジタル・オーバドライビン
グ・ドライバ32により与えられる。次に試験モジュー
ル8は変換の完了を待つが、変換の完了は、ステップ8
2で、変倹完了線25とデジタル受信器34とにより検
知される。変換が完了すると、ステップ84で、データ
出力がデジタル受信器34により読取られる。
このデータは、ステップ86で、記録され、試験は必要
に応じ、ステップ88から96まで、すべてのビットが
「1」出力と「0」出力との双方を示すまで繰返される
。面出力が示されると、試験はステップ100で合格し
たと考えられる。かなりな数(変換器の仕様に基づいて
統計的に決定される)を繰返した後、一つ以上のビット
が単一の状態に「固定」していれば不合格98が指示さ
れ、従って機能していないと考えられる、。
に応じ、ステップ88から96まで、すべてのビットが
「1」出力と「0」出力との双方を示すまで繰返される
。面出力が示されると、試験はステップ100で合格し
たと考えられる。かなりな数(変換器の仕様に基づいて
統計的に決定される)を繰返した後、一つ以上のビット
が単一の状態に「固定」していれば不合格98が指示さ
れ、従って機能していないと考えられる、。
オーバー・レンジ試験と決定論的または非決定論的ビッ
ト試験との選択は供試A/D変換器の仕様と形式とによ
る。また、「低次」ビットから「高次」ビットのクロス
オーバ点は供試A/D変換器の仕様によって決まり、試
験プログラムに組込まれるので、適切な試験技法が特定
の供試変換器に適用される。A/D変換器の試験セット
アツプのクリーンアップを第6図に示す。こごて、ステ
ップ102と1.04とで、供試A/D変換器10と試
験モジュール8との間の接線はすべて切離される。これ
はスキャナ・リレー22を開くことによって行われる。
ト試験との選択は供試A/D変換器の仕様と形式とによ
る。また、「低次」ビットから「高次」ビットのクロス
オーバ点は供試A/D変換器の仕様によって決まり、試
験プログラムに組込まれるので、適切な試験技法が特定
の供試変換器に適用される。A/D変換器の試験セット
アツプのクリーンアップを第6図に示す。こごて、ステ
ップ102と1.04とで、供試A/D変換器10と試
験モジュール8との間の接線はすべて切離される。これ
はスキャナ・リレー22を開くことによって行われる。
上述の技法は通常のA/D変換器の試験要件を満足して
いる。変換器の正確な仕様あるいは特徴に依存して、こ
の手順は処理量を増すためにもっと少いステップに切り
縮めてもよい。あるいは更に他の仕様要件を満足させる
ためにもっと多数のステップに分割することができる。
いる。変換器の正確な仕様あるいは特徴に依存して、こ
の手順は処理量を増すためにもっと少いステップに切り
縮めてもよい。あるいは更に他の仕様要件を満足させる
ためにもっと多数のステップに分割することができる。
(発明の効果)
以上の説明のように、本発明は変換器が存在している回
路とは無関係に、アナログ・デジタル変換器のインサー
キット総合機能試験をプログラム的に発生ずる独特な手
段および方法を提供するものである。従って本発明はこ
れらハイブリッド装置を備えた印刷回路板の製造におけ
る品質管理の方法を提供するものである。
路とは無関係に、アナログ・デジタル変換器のインサー
キット総合機能試験をプログラム的に発生ずる独特な手
段および方法を提供するものである。従って本発明はこ
れらハイブリッド装置を備えた印刷回路板の製造におけ
る品質管理の方法を提供するものである。
第1図は供試A/D変換器を含む被試験プリント回路板
と、本発明によるA/D変換器試験装置と、これらを接
続する手段とを示した概略図、第2図から第6図は本発
明による試験ステップを示した流れ図である。
と、本発明によるA/D変換器試験装置と、これらを接
続する手段とを示した概略図、第2図から第6図は本発
明による試験ステップを示した流れ図である。
Claims (2)
- (1)直流信号を発生する第1電圧発生手段と、直流信
号と交流信号とを発生する第2電圧発生手段と、前記第
1、第2電圧発生手段の出力信号を増幅して供試A/D
変換器を他の回路要素から電気的に切離すオーバー・ド
ライブ増幅器と、前記供試A/D変換器の変換開始入力
を付勢するためのオーバー・ドライブ回路と、変換終了
信号および変換された出力デジタル信号を受信するデジ
タル受信手段と、前記出力デジタル信号を期待値と比較
する手段とを含むA/D変換器試験装置。 - (2)供試A/D変換器をその周辺回路要素から電気的
に分離すること、前記供試A/D変換器の最大変換範囲
を超える直流電圧を供給すること、前記供試A/D変換
器の最小変換範囲より小さい直流電圧を供給することを
含むA/D変換器の機能試験方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/175,874 US4947106A (en) | 1988-03-31 | 1988-03-31 | Programmatically generated in-circuit test of analog to digital converters |
US175,874 | 1993-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0212076A true JPH0212076A (ja) | 1990-01-17 |
Family
ID=22642011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1083863A Pending JPH0212076A (ja) | 1988-03-31 | 1989-03-31 | A/d変換器試験装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4947106A (ja) |
EP (1) | EP0342784B1 (ja) |
JP (1) | JPH0212076A (ja) |
DE (1) | DE68925994T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5794111A (en) * | 1995-12-14 | 1998-08-11 | Eastman Kodak Company | Apparatus and method of transfering toner using non-marking toner and marking toner |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304987B1 (en) | 1995-06-07 | 2001-10-16 | Texas Instruments Incorporated | Integrated test circuit |
US5045782A (en) * | 1990-01-23 | 1991-09-03 | Hewlett-Packard Company | Negative feedback high current driver for in-circuit tester |
EP0447117B1 (en) * | 1990-03-15 | 1997-02-19 | AT&T Corp. | Built-in self test for analog to digital converters |
KR100217535B1 (ko) * | 1990-08-06 | 1999-09-01 | 윌리엄 비. 켐플러 | 이벤트 한정 검사 아키텍춰 |
US5107230A (en) * | 1991-04-26 | 1992-04-21 | Hewlett-Packard Company | Switched drivers providing backmatch impedance for circuit test systems |
US5185607A (en) * | 1992-01-31 | 1993-02-09 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
US5528602A (en) * | 1992-12-30 | 1996-06-18 | International Business Machines Corporation | Method for determining computer subsystem property |
US5412385A (en) * | 1993-02-22 | 1995-05-02 | Analog Devices, Inc. | Error correction testing system and method for a multistage A/D converter |
US5504432A (en) | 1993-08-31 | 1996-04-02 | Hewlett-Packard Company | System and method for detecting short, opens and connected pins on a printed circuit board using automatic test equipment |
US5459738A (en) * | 1994-01-26 | 1995-10-17 | Watari; Hiromichi | Apparatus and method for digital circuit testing |
US5740352A (en) * | 1995-09-27 | 1998-04-14 | B-Tree Verification Systems, Inc. | Liquid-crystal display test system and method |
US5659312A (en) * | 1996-06-14 | 1997-08-19 | Logicvision, Inc. | Method and apparatus for testing digital to analog and analog to digital converters |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
FR2784193B1 (fr) * | 1998-10-05 | 2001-01-05 | Texas Instruments France | Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
JP4726337B2 (ja) * | 2001-06-27 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | ワンチップマイクロコンピュータ |
JP2003242049A (ja) * | 2002-02-18 | 2003-08-29 | Niles Parts Co Ltd | マイクロコンピュータの異常検出方法 |
US7256600B2 (en) * | 2004-12-21 | 2007-08-14 | Teradyne, Inc. | Method and system for testing semiconductor devices |
CN110989463A (zh) * | 2019-12-24 | 2020-04-10 | 北京金迈捷科技有限公司 | 一种量程在线切换系统以及方法 |
US11606099B1 (en) * | 2021-09-23 | 2023-03-14 | Texas Instruments Incorporated | Fault detection within an analog-to-digital converter |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242289A (en) * | 1975-09-26 | 1977-04-01 | Boeing Co | Method of manufacturing blinddaxis expansion terminal and blinddaxis expansion terminal manufactured by this method |
JPS60246122A (ja) * | 1984-05-22 | 1985-12-05 | Nec Corp | 微分利得測定回路 |
JPS62250722A (ja) * | 1986-04-24 | 1987-10-31 | Mitsubishi Electric Corp | デイジタル制御装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3872491A (en) * | 1973-03-08 | 1975-03-18 | Sprague Electric Co | Asymmetrical dual-gate FET |
US4092589A (en) * | 1977-03-23 | 1978-05-30 | Fairchild Camera And Instrument Corp. | High-speed testing circuit |
US4425561A (en) * | 1978-06-01 | 1984-01-10 | The Bendix Corporation | Method and apparatus for conversion of signal information between analog and digital forms |
US4266292A (en) * | 1978-11-20 | 1981-05-05 | Wescom Switching, Inc. | Method and apparatus for testing analog-to-digital and digital-to-analog code converters |
US4222107A (en) * | 1979-01-22 | 1980-09-09 | Burr-Brown Research Corporation | Method and apparatus for automatically calibrating a digital to analog converter |
IT7923478A0 (it) * | 1979-06-12 | 1979-06-12 | Sits Soc It Telecom Siemens | Disposizione circuitale per il collaudo di un convertitore analogico-digitale di un sistema di telecomunicazioni. |
JPS57119259A (en) * | 1981-01-19 | 1982-07-24 | Hitachi Ltd | Testing method for a/d converter |
US4591828A (en) * | 1981-05-07 | 1986-05-27 | Cambridge Consultants Limited | Digital-to-analog converter |
JPS5832178A (ja) * | 1981-08-19 | 1983-02-25 | Advantest Corp | Icテスタ |
US4556840A (en) * | 1981-10-30 | 1985-12-03 | Honeywell Information Systems Inc. | Method for testing electronic assemblies |
US4711024A (en) * | 1981-10-30 | 1987-12-08 | Honeywell Information Systems Inc. | Method for making testable electronic assemblies |
US4710747A (en) * | 1984-03-09 | 1987-12-01 | Fairchild Semiconductor Corporation | Method and apparatus for improving the accuracy and resolution of an analog-to-digital converter (ADC) |
GB8432458D0 (en) * | 1984-12-21 | 1985-02-06 | Plessey Co Plc | Integrated circuits |
JPS61186867A (ja) * | 1985-02-14 | 1986-08-20 | Yokogawa Hewlett Packard Ltd | Dac測定回路 |
JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
US4698588A (en) * | 1985-10-23 | 1987-10-06 | Texas Instruments Incorporated | Transparent shift register latch for isolating peripheral ports during scan testing of a logic circuit |
US4754215A (en) * | 1985-11-06 | 1988-06-28 | Nec Corporation | Self-diagnosable integrated circuit device capable of testing sequential circuit elements |
US4758781A (en) * | 1985-12-06 | 1988-07-19 | Hitachi, Ltd. | DA converter testing system |
US4748403A (en) * | 1986-02-05 | 1988-05-31 | Hewlett-Packard Company | Apparatus for measuring circuit element characteristics with VHF signal |
US4888548A (en) * | 1988-03-31 | 1989-12-19 | Hewlett-Packard Company | Programmatically generated in-circuit test of digital to analog converters |
-
1988
- 1988-03-31 US US07/175,874 patent/US4947106A/en not_active Expired - Fee Related
-
1989
- 1989-03-30 DE DE68925994T patent/DE68925994T2/de not_active Expired - Fee Related
- 1989-03-30 EP EP89303148A patent/EP0342784B1/en not_active Expired - Lifetime
- 1989-03-31 JP JP1083863A patent/JPH0212076A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5242289A (en) * | 1975-09-26 | 1977-04-01 | Boeing Co | Method of manufacturing blinddaxis expansion terminal and blinddaxis expansion terminal manufactured by this method |
JPS60246122A (ja) * | 1984-05-22 | 1985-12-05 | Nec Corp | 微分利得測定回路 |
JPS62250722A (ja) * | 1986-04-24 | 1987-10-31 | Mitsubishi Electric Corp | デイジタル制御装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5794111A (en) * | 1995-12-14 | 1998-08-11 | Eastman Kodak Company | Apparatus and method of transfering toner using non-marking toner and marking toner |
Also Published As
Publication number | Publication date |
---|---|
US4947106A (en) | 1990-08-07 |
DE68925994D1 (de) | 1996-04-25 |
EP0342784A2 (en) | 1989-11-23 |
DE68925994T2 (de) | 1996-08-08 |
EP0342784A3 (en) | 1991-10-23 |
EP0342784B1 (en) | 1996-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0212076A (ja) | A/d変換器試験装置 | |
JPH04213079A (ja) | 任意波形の検査システム | |
US4888548A (en) | Programmatically generated in-circuit test of digital to analog converters | |
JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
Mir et al. | Built-in self-test approaches for analogue and mixed-signal integrated circuits | |
JP3494942B2 (ja) | 集積半導体回路 | |
JPH01292269A (ja) | インサーキット機能試験装置及び方法 | |
JP2000266822A (ja) | 半導体試験装置 | |
JPH05190637A (ja) | 半導体集積回路の試験方法 | |
US6131275A (en) | Methods and devices relating to circuit board constructions | |
JP2001147254A (ja) | 半導体集積回路のテスト装置とそのテスト方法 | |
KR930006962B1 (ko) | 반도체 시험방법 | |
JPH06265594A (ja) | Ic試験装置 | |
JP2959174B2 (ja) | 集積回路 | |
KR100200607B1 (ko) | 피씨비(pcb)에서의 핀접촉 검사방법 | |
JP2624377B2 (ja) | バーンイン装置 | |
Taylor et al. | Testing of mixed signal (analogue and digital) circuits (ASIC and board level) using current monitoring techniques | |
JP2983109B2 (ja) | 抵抗検査装置 | |
JPH0580093A (ja) | 電子回路のインピーダンス検査装置 | |
JP2605940B2 (ja) | テストパターン作成方法 | |
CN118275862A (zh) | 芯片测试系统及方法 | |
JPH05109859A (ja) | 半導体装置の測定方法及び測定装置 | |
JP2002243811A (ja) | Icテスタ | |
JP2003207550A (ja) | 半導体集積回路の試験方法及び装置 | |
JPH01129174A (ja) | 集積回路テスト装置 |