JPH01292269A - インサーキット機能試験装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は一般に能動線形素子のインサーキット機能試験
に関するものであり、更に詳細には汎用演算増幅器（オ
ペアンプ）のインサーキット測定および試験を行う装置
と手順とに関する。

〔発明の技術的背景及びその問題点〕

本発明では、インサーキット試験または測定とは、各種
分離技法を利用して、特定の回路構成あるいは周辺素子
の影菅に関係なく個々の演算増幅器について「ピン・チ
エツク」および「総合機能試験」を行うプリント回路基
板試験手順を言う。「ピン・チエツク」とはあらゆる装
置ビン（装置への物理的接続）に関する適切な電気的活
動能力を確認するように特に計画された試験を言う。「
総合機能試験」はピン・チエツクより包括的で、ピンの
活動を単に確認する他に部分の基本機能を確認するよう
に計画された試験を言う。いずれの試験もオペアンプ素
子の仕様の機能試験を完全に行うものではない。　能動
線形電子素子、すなわち、増幅、電圧比較などのような
アナログ機能を行うように設計された集積回路が激増し
て、これらの装置を利用するプリント回路基板アセンブ
リに対し、標準の欠陥検出技法が時代遅れとなり、製造
上および品質管理上の問題が発生して来た。この問題の
中心は演算増幅器として知られている素子の部類である
。演算増幅器は汎用アナログ装置内で増幅、積分、微分
、および加算の多数の用途に使用されている。従来のア
ナログ・インサーキット試験技法（主として受動素子を
試験するように計画されている）は演算増幅器のような
能動素子の包括的インサーキット機能試験を行う手段と
しては不充分である。

他に、アナログ機能試験（演算増幅器や周辺素子を機能
ブロックとして試験するように計画されたもの）は実施
が難しく、良好な故障分離診断ができない。その結果、
演算増幅器を使用しているプリント回路基板アセンブリ
は、これらの素子に対して周囲の回路の影響を受けずに
インサーキット試験を行うというこれまでの扱いにくい
問題のため、試験するのが困難になっている。

〔発明の目的〕

本発明は演算増幅器等の回路素子を含むプリント回路基
板アセンブリに於いて、精度の良い欠陥検出のできるイ
ンサーキット試験装置、及び方法を提供することを目的
とする。

〔発明の概要〕

本発明は演算増幅器のインサーキット機能試験に関する
装置と方法論とを提供することにより従来技術の欠点と
制限とを克服している。

これは、試験中の演算増幅器をその付随回路から電気的
に切離しく低インピーダンス直接入力刺激と出力電圧ク
ランピングとによる）、増幅器の入力を適切なアナログ
波形でプログラム的に刺激し、増幅器の応答をその出力
電流を測定することによって評価することによ共にそれ
ぞれ正および負の入力端子に応じて測定することができ
る。このようにして試験中のオペアンプの周りの下流お
よび上流の回路に無関係に、全体としての回路の中断が
ほとんど無いようにして、演算増幅器の基本的機能試験
を行うことが可能である。

〔発明の実施例〕

第１図は試験中のプリント回路基板アセンブリ６の一構
成要素である演算増幅器１０のプログラム的に発生する
インサーキット「ピン・チエツク」および「総合機能試
験」を行う試験モジュール８の概要図を示す。演算増幅
器１０は関連の受動素子１２と関連して典型的な回路構
成により示しである。試験モジュール８は、コンピュー
タ・インタフェース３０と試験中の特定の演算増幅器に
対して作られた試験プログラムとを通じて駆動される。

そして試験用取付具（ｔｅｓｔ　ｆ　１ｘｔｕｒｅ）お
よびスキャナ・リレー１４を介して試験中のプリント回
路基板６とインタフェースされている。

インサーキット試験を行うためには、試験モジュール８
は試験中の演算増幅器１０をあらゆる周囲回路１２から
分離し、試験中の増幅器１０に適切な刺激を加え、測定
を行って増幅器の機能を判定しなければならない。分離
技法は演算増幅器１０の反転（−）５および非反転（＋
）７のアナログ入力の他にそのアナログ出力１３に対し
ても行われる。刺激はオペアンプ１０のアナログ入力５
および７に加えられ、測定ハオペアンブ１０のアナログ
出力１３でその機能を判定するために行われる。

アナログ入力分離信号とアナログ入力刺激信号とはＡＣ
Ｃ２Ｏ４ら変圧器結合出力１８を備えた増幅器１６と関
連して供給される。変圧器結合は試験手順の重要な局面
のかぎである。

第１に、これは試験中の演算増幅器１０とのＡＣ結合を
行うものであってこれにより入力に周囲回路素子１２で
決まる自分自身の静止電圧を探させることにより入力ノ
ードでの電子的動揺がほとんど無くなる。第２に、変圧
器の低出力イン、ビーダンスは反転（−）端子５および
非反転（＋）端子７を同じＤＣ電位に保持するのに役立
ち、これは分離プロセスにおいて同時に源２０からのＡ
Ｃ入力信号を直接これらオペアンプの入力端子に加える
ことができることに役立つ。

この小さなＡＣ電圧信号（ピーク・ツー・ピーク１００
ｍＶの程度で、周波数は１００Ｈｚと１　ｋＨｚとの間
にある）を直接演算増幅器１０の入力５および７に加え
た状態で、オペアンプの出力は直接入力ＡＣ波形に応答
して正および負の両方向に飽和（すなわち、負荷により
、最大の出力電圧か出力電流）となる。この飽和状態は
検出され、機能を確認するため、試験中のオペアンプｌ
Ｏの仕様と比較することができる。

試験モジュール８で試験中の演算増幅器１０の出力飽和
状態を評価するのに使用される回路は、測定用演算増幅
器すなわちＭ　ＯＡ　２２とその関連のフィードバック
抵抗器２４とから構成され、ＤＣ電圧源２６および波形
記録器２８と関連している。ＭＯＡ２２は二つの目的に
役立つ。第１に、これは能動クランプとして動作し、試
験中の増幅器ｌＯの出力をＤＣ電圧源２６で決まる一定
電圧に効果的に保持する。試験中のオペアンプ１０の出
力電圧をこのように固定すれば、オペアンプ１０の出力
１３における電圧変化が周囲回路１２を通って入力にフ
ィードバックされて入力５の刺激を乱すことのないよう
にすることができ、オペアンプの分離技法として役立つ
。出力１３がクランプされる電圧レベルはＤＣ源２６に
より設定され、試験中のオペアンプの仕様と用途とによ
って決まる。

通常はすべての演算増幅器に必要な二つの電源電圧の中
間の値に設定される。

７と（−）入力５とにおける刺激に応じて最大電流を交
互に吐き出したり吸い込んだりする（その飽和応答）。

Ｍ　ＯＡ　２２の第２の目的はこの電流を波形記録器２
８によって測定するために、電圧に変換することである
。ＭＯＡは、その関連するフィードバック抵抗器２４で
構成されているが、この変換機能を行う。従って波形記
録器２８で測定される電圧は試験中の演算増幅器１０の
出力電流に正比例する。

記録される出力電圧は方形波であり□正のピークは試験
中の増幅器１０の最大吸い込み飽和電流に対応し、その
負のピークは増幅器の最大吐き出し飽和電流に対応して
いる。これらの電圧測定値から、関連する出力電流が計
算され、試験中の特定の演算増幅器１０の出力電流仕様
と比較されてその機能性がｍ　認される。

第２図は試験中の演算増幅器１０の入力分離と刺激とに
使用される変圧器結合駆動回路を示す。この回路は逓降
出力変圧器に結合された中程度の駆動電流能力を備えた
簡単な電圧フォロワである。ＬＭ３５８オペアンプ１３
は電流駆動能力を増進させる一対のエミッタ・フォロワ
出力トランジスタ１５を駆動する。１００オームの抵抗
１７とＩＯＫオームのフィードバック抵抗１９とは変動
負荷状態下で回路の安定性を確保する。バイパス・コン
デンサ２１は＋１５ボルトの供給点３１および３３で電
流の遷移を弱めるのに使用される。出力変圧器１８はΔ
幅器１０から見た出力インピーダンスを下げる。

第３図は能動クランプ構成の測定演算増幅器（ＭＯＡ）
２２が試験中の演算増幅器中の山中 力分離および評価に使用されているとろを示す。Ｌ　Ｍ
　３５８オペアンプ２３と関連のエミッタ・フォロワ出
力トランジスタ２５とは測定オペアンプ２２を構成し、
中程度の電流出力能力を備えている。この電流能力は試
験中の演算増幅器の出力電圧を所要設定点（Ｌ　Ｍ　３
５８の非反転入力端子（＋）に設けられる）に固定する
ため、試験中の演算増幅器から利用できる最大出力電流
を吸い込んだり、吐き出したりするのに必要である。１
００オームの抵抗器２７はエミッタ・フォロワの安定性
を確保し、バイパス・コンデンサ２９は＋１５および一
１５ボルト　　　　　　　　の供給点での電流遷移を弱
めるのに使用される。５０オームのフィードバック抵抗
器２４はＭＯＡを電流・電圧フォロワとして構成するが
、関連の０．０１μＦのコンデンサ３５は変動する負荷
状態のもとて回路の安定性を確保する。試験中相＊の演
算増幅器からの電流と波形記録器に送られる出力電圧と
の間の関係は 出力電圧＝（入力端子）ｘ（Ｒ１） で与えられる。ここでＲ１は回路内の５０オームの抵抗
２４である。

この関係により波形記録器で測定した電圧から電流レベ
ルを計算することができる。

第４図は演算増幅器のインサーキット「ピン・チエツク
」および「総合機能試験」に関して第１図の試験モジュ
ールを構成する試験セットアツプ手順の概要流れ図を開
示する。

試験セットアツプはステップ４０で適切な構成要素プロ
グラムをロードし、第１図に示すようにスキャナ・リレ
ー１４を通って試験中の演算増幅器ＩＯまでのすべての
電気的接続を行うことから成る。ステップ４２で、ＡＣ
Ｃ２Ｏ４変圧器結合出力１８を備えた増幅器１６により
試験中の演算増幅器１０の入力端子５および７に接続さ
れる。次のステップ４４で、測定演算増幅器２２は能動
クランプ、及び電流・電圧変換器として構成され、ＤＣ
源２６と波形記録器２８とは試験中の演算増幅器１０の
出力に接続される。

第５図は第１図の試験モジュールを使用する演算増幅器
ｌＯの評価を行う手順ステップを示す。第１に、ステッ
プ４Ｂで、ＡＣ電圧がＡＣＣ２Ｏ４よび増幅器１６によ
り変圧器結合出力１８を通してオペアンプの入力５およ
び７に加えられる。次に、ステップ５０で、ＤＣ源２Ｇ
は←−試験中のオペアンプｌＯの仕様と特定の試験構成
とで決まるその出力１３に関して所要クランプ電圧を設
定する。これは普通は演算増幅器１０に必要な正と負と
の供給電力の中間の点に設定する。最後に、ステップ５
２で、波形記録器２８が試験中の演算増幅器１０の出力
応答を記録するのに使用される。ここで、記録された最
大および最小のレベルは試験中のオペアンプ１０が発生
する最大の正および負の電流に対応する。この情報は次
に評価および予想結果との比較のためコンピュータ・イ
ンタフェース３０を通して読み戻される。

演算増幅器の試験セットアツプのクリーンアップを第６
図に示す。ここで、ステップ５４と５６とで試験中の演
算増幅器ｌＯと試験モジュール８との間の線がすべて切
離される。

これはスキャナ・リレーＩ４を開くことによって行われ
る。

それ数本発明は演算増幅器のインサーキット・ピン・チ
エツクおよび総合機能試験をプログラム的に発生する独
特な手段と方法とを提供している。これらの試験は増幅
器が入っている回路とは無関係であり、従って本発明は
これら線形装置を備えているプリント回路基板の製造に
おいて品質管理を行う方法を提供する。

本発明のこれまでの説明は例示および説明の目的で提示
した。上述の教示に照らして他の修正案や変形が可能で
あるから、本発明を徹底的なものとしたり、限定したり
するつもりはない。実施例は本発明の原理およびその実
際的用途を最も良く説明し、これにより当業者が各種実
施例および各種修正案において本発明を企図する特定の
用途に適するものとして最も良く利用することができる
ために選定し、説明した。

〔発明の効果〕

以上説明したように、本発明を用いることにより、演算
増幅器等を含むプリント回路基板アセンブリに於いて、
該演算増幅器の基本的な機能試験をその周囲の回路とは
独立して行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例による試験モジュールの概略
回路図、第２図及び第３図は、それぞれ該試験モジュー
ル内に用いられる変圧器結合駆動回路及び能動クランプ
回路の概略回路図、第４図、第５図、及び第６図は、そ
れぞれ前記試験モジュールを使って試験を行う場合の試
験セットアツプ手順、試験手順、及び試験クリーンアッ
プ手順の概略流れ図である。 ８：試験モジュール　　１６：増幅器 １８：出力変圧器　　　　２０：ＡＣ源２２：測定用演
算増幅器　２６：ＤＣ電圧源２８：波形記録器　　　　
３０：コンピュータ・インタフェース

Claims (1)

【特許請求の範囲】
1. （１）次の（イ）〜（ニ）を備えて成る、演算増幅器を
   含むプリント回路基板アセンブリ のインサーキット機能試験装置。 （イ）被試験デバイスとしての演算増幅器の入力に測定
   用交流信号を供給するための 測定信号発生器。 （ロ）直流電圧発生器。 （ハ）前記演算増幅器の出力を前記直流電圧発生器の出
   力に関連した電圧値にクラン プし、かつ該演算増幅器の出力吐き出し 電流及び吸い込み電流を電圧に変換する 電流・電圧変換器。 （ニ）前記電流・電圧変換器の出力電圧を測定する電圧
   測定器。 次の（ホ）〜（ト）の各段階を備えて成る、演算増幅器
   を含むプリント回路基板アセンブリのインサーキット機
   能試験方法。 （ホ）被測定デバイスとしての演算増幅器の入力に測定
   用交流信号を印加する段階。 （ヘ）前記演算増幅器の出力を所定の直流電圧にクラン
   プし、かつ、該演算増幅器の 出力吐き出し電流及び吸い込み電流を電 圧に変換する段階。 （ト）前記変換後の電圧を測定する段階。