JP3631275B2 - 半導体試験装置のピン試験回路 - Google Patents

半導体試験装置のピン試験回路 Download PDF

Info

Publication number
JP3631275B2
JP3631275B2 JP33607494A JP33607494A JP3631275B2 JP 3631275 B2 JP3631275 B2 JP 3631275B2 JP 33607494 A JP33607494 A JP 33607494A JP 33607494 A JP33607494 A JP 33607494A JP 3631275 B2 JP3631275 B2 JP 3631275B2
Authority
JP
Japan
Prior art keywords
pin
test
pins
dedicated channel
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33607494A
Other languages
English (en)
Other versions
JPH08179011A (ja
Inventor
和彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP33607494A priority Critical patent/JP3631275B2/ja
Priority to TW084110444A priority patent/TW281725B/zh
Priority to KR1019950051356A priority patent/KR100216116B1/ko
Priority to US08/577,269 priority patent/US5640102A/en
Publication of JPH08179011A publication Critical patent/JPH08179011A/ja
Application granted granted Critical
Publication of JP3631275B2 publication Critical patent/JP3631275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、ＤＣ測定可能な専用チャネルを設けた半導体試験装置のピン試験回路に関するものである。
【０００２】
【従来の技術】
半導体試験装置が試験する被試験デバイスには、パッケージのピン数とチップへの接続信号数との兼ね合いで、ＮＣ（Ｎｏ Ｃｏｎｎｅｃｔｉｏｎ ）ピンが存在する。そして、ＮＣピンは、通常どこにも接続されていない空きピンとなっている。
デバイス試験では、このＮＣピンをチェックしている。それは、例えばデバイスをボード実装した場合に、ＮＣピンに電源やＧＮＤが接続されたとき、仮にＮＣピンがどこかにショートしていたり、ＮＣピン同士がショートしていると、その影響で正しいデバイス動作とならないからである。
【０００３】
従来、ＮＣピンはテスタチャネルを使用してチェックされている。ここで言うテスタチャネルは、ドライバ（Ｄｒ）、コンパレータ（Ｃｐ）及びＤＣ測定機能を有したピン試験回路である。
ＮＣピンチェックは、そのピンが開放されており、他のＮＣピンともつながっていないことをチェックする。
例えば、図２においてＮＣピン同士がつながっていないことをチェックする場合、次のようにする。
１）ＮＣ１ピンに接続されたテスタチャネル２１のドライバ（Ｄｒ）より、０Ｖのレベルを出力する。
２）ＮＣ２ピンに接続されたテスタチャネル２２のＤＣ１で電圧印加し、そこに流れる電流を測定する。
もしＮＣピン同士がショートしていると、その間に電流が流れ、オープンであれば、電流が流れない。
【０００４】
【発明が解決しようとする課題】
ＮＣピンのチェックにテスタチャネルを使用する従来の方法には、次の欠点がある。
１）オープン及びショートのチェックのためにテスタチャネルを使用するのでは、テスタチャネルの持っている機能が有効に使用されていない。
２）ＮＣピンの試験のためにテスタチャネルを使用すると、信号ピンを試験するために使用可能なテスタチャネルが減り、同時試験の被試験デバイス個数が減少し、試験効率を下げることになる。
３）テスタチャネルの数を増やして解決しようとすると、コストが上昇し、実装においても大型化してしまう。
本発明は、コストの上昇が少なく、大型化せず実装できる、ＮＣピンを試験するためのピン試験回路を実現することを目的としている。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明のピン試験回路においては、ＤＣ測定機能をもつ電源を断続する制御信号で制御されるリレーと、接地レベルの電位を断続する制御信号で制御される別のリレーで構成されるＤＣ専用チャネルを設けている。
【０００６】
【作用】
上記のように構成されたピン試験回路においては、ＮＣピンチェックにはＤＣ専用チャネルが使用される。ＤＣ専用チャネルは、２つにグループ分けして接続されたＮＣピンのそれぞれに接続され、一方を接地レベルに接続し、もう一方をＤＣ測定機能をもつ電源に接続することで、ＮＣピン同士がつながっていないことをチェックすることができる。
【０００７】
【実施例】
図１に本発明の実施例を示す。ここで、ＮＣピンには、ＤＣ専用チャネルが接続される。ＤＣ専用チャネルは、ＤＣ測定機能をもつ電源を断続する制御信号で制御されるリレーと、接地レベルの電位を断続する制御信号で制御される別のリレーで構成される。
従来方式と同様に、ＮＣピン同士がつながっていないことをチェックする場合、次のようにする。
１）ＮＣ１ピンに接続されたＤＣ専用チャネル３１のリレーを制御して接地レベルの電位とする。
２）ＮＣ２ピンに接続されたＤＣ専用チャネル３２のリレーを制御してＤＣ測定機能をもつ電源を接続し、そこに流れる電流を測定する。
もしＮＣピン同士がショートしていると、その間に電流が流れ、オープンであれば、電流が流れない。
【０００８】
なお、ここで接続する電源は、被試験デバイス１個の各チャネルで共用しており、各チャネルへの接続は、各チャネルのリレーを制御することで行っている。
また、ＮＣピンは、被試験デバイスを測定するときにソケット上で、２つのグループに相互に接続してテストされるのが一般的であるため、ＮＣピンをテストするＤＣ専用チャネルは、被試験デバイス１個に対して２チャネル割り付ける。
【０００９】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
１）ＮＣピンチェックには、ＤＣ専用チャネルを使用するため、機能が有効に活用される。
２）デバイス試験時、信号ピンの試験に使用するテスタチャネルが減ることがなく、同時試験の被試験デバイス個数が減少したり、試験効率を下げる事がない。
３）ＤＣ専用チャネルは、被試験デバイスに割り当てられている電源を、リレーを制御して割り込ませているだけのため、単純な構造となっており、コストの上昇はほとんど無く、実装についても場所をとらず、容易に実現できる。
【図面の簡単な説明】
【図１】本発明のＤＣ専用チャネルを使用した接続を示す説明図である。
【図２】従来のテスタチャネルを使用した接続を示す説明図である。
【符号の説明】
１０ 被試験デバイス（ＤＵＴ）
２１、２２、２３、２４ テスタチャネル
３１、３２ ＤＣ専用チャネル

Claims (1)

  1. 被試験デバイス（１０）のピンに接続された複数のテスタチャネル（２１，２２，２３，２４）を有する半導体試験装置のピン試験回路であって、
    前記被試験デバイス（１０）の第１の非接続ピン（ＮＣ１）に接続される第１のＤＣ専用チャネル（３１）と、
    前記被試験デバイス（１０）の第２の非接続ピン（ＮＣ２）に接続される第２のＤＣ専用チャネル（３２）とを備え、
    前記第１のＤＣ専用チャネルはＤＣ測定機能および電源（ＤＣ１）を断続して前記第１の非接続ピン（ＮＣ１）に接続する制御信号で制御される第１のリレーを備え、
    前記第２のＤＣ専用チャネルは接地レベル電位を断続して前記第２の非接続ピン（ＮＣ２）に接続する制御信号で制御される第２のリレーを備えることを特徴とする半導体試験装置のピン試験回路。
JP33607494A 1994-12-22 1994-12-22 半導体試験装置のピン試験回路 Expired - Fee Related JP3631275B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33607494A JP3631275B2 (ja) 1994-12-22 1994-12-22 半導体試験装置のピン試験回路
TW084110444A TW281725B (ja) 1994-12-22 1995-10-04
KR1019950051356A KR100216116B1 (ko) 1994-12-22 1995-12-18 반도체 시험장치의 핀 시험회로
US08/577,269 US5640102A (en) 1994-12-22 1995-12-22 Pin test circuit for semiconductor test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33607494A JP3631275B2 (ja) 1994-12-22 1994-12-22 半導体試験装置のピン試験回路

Publications (2)

Publication Number Publication Date
JPH08179011A JPH08179011A (ja) 1996-07-12
JP3631275B2 true JP3631275B2 (ja) 2005-03-23

Family

ID=18295433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33607494A Expired - Fee Related JP3631275B2 (ja) 1994-12-22 1994-12-22 半導体試験装置のピン試験回路

Country Status (4)

Country Link
US (1) US5640102A (ja)
JP (1) JP3631275B2 (ja)
KR (1) KR100216116B1 (ja)
TW (1) TW281725B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123444B2 (ja) * 1996-09-27 2001-01-09 安藤電気株式会社 Ｉｃ試験装置
US5956280A (en) * 1998-03-02 1999-09-21 Tanisys Technology, Inc. Contact test method and system for memory testers
JP3053012B2 (ja) * 1998-03-02 2000-06-19 日本電気株式会社 半導体装置の試験回路および試験方法
JP2000162284A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
US6504378B1 (en) * 1999-11-24 2003-01-07 Micron Technology, Inc. Apparatus for evaluating contact pin integrity of electronic components having multiple contact pins
EP1180691A1 (en) * 2000-08-08 2002-02-20 Motorola, Inc. Circuit and method for stress testing a transistor in an integrated circuit device
WO2006064551A1 (ja) * 2004-12-14 2006-06-22 Atsunori Shibuya 試験装置
KR100926815B1 (ko) * 2009-01-23 2009-11-12 이병헌 신발의 솔 구조
CN114400042B (zh) * 2022-03-22 2022-06-10 合肥悦芯半导体科技有限公司 存储器测试系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724379A (en) * 1984-03-14 1988-02-09 Teradyne, Inc. Relay multiplexing for circuit testers
KR950003285B1 (ko) * 1993-03-25 1995-04-07 삼성전자 주식회사 압축기

Also Published As

Publication number Publication date
KR960026523A (ko) 1996-07-22
JPH08179011A (ja) 1996-07-12
US5640102A (en) 1997-06-17
TW281725B (ja) 1996-07-21
KR100216116B1 (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
JP3631275B2 (ja) 半導体試験装置のピン試験回路
JPH08271565A (ja) 電源装置の接続状態検査方法及びその方法を用いる電源装置
KR20010018451A (ko) 와이어 하네스 시험방법 및 이를 수행하기 위한 시스템
JP2919147B2 (ja) 半導体集積回路の試験方法
KR100188144B1 (ko) 표시 장치용 측정 장치
JPH07109844B2 (ja) 半導体集積回路
KR100231649B1 (ko) 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
JPH0422306Y2 (ja)
JPH01129432A (ja) 集積回路
KR0179093B1 (ko) 테스트 어댑터 보드 체크기
JPS592355B2 (ja) 集積回路試験装置における被試験集積回路のピン接続確認方式
KR100470989B1 (ko) 검증용프로우브카드
JPH02165076A (ja) プローブカード
JPH03293571A (ja) 半導体集積回路試験装置
KR20010045147A (ko) 반도체 테스트설비의 테스트헤드 릴레이 점검방법
JP2963234B2 (ja) 高速デバイス試験方法
JP2001021611A (ja) 半導体試験装置
JPS6339101B2 (ja)
JPH04326073A (ja) 半導体装置の測定装置
JP3214192B2 (ja) Ｉｃテスタ
JPS63211642A (ja) 半導体試験装置
JP2821302B2 (ja) 半導体ｉｃのテスト方法
JPS6093973A (ja) 半導体試験装置の検査装置
JPH06151545A (ja) 集積回路の検査方法
JPH0736415B2 (ja) ウエハテスト装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040423

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081224

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091224

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101224

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees