JPH08271565A - 電源装置の接続状態検査方法及びその方法を用いる電源装置 - Google Patents
電源装置の接続状態検査方法及びその方法を用いる電源装置Info
- Publication number
- JPH08271565A JPH08271565A JP7336727A JP33672795A JPH08271565A JP H08271565 A JPH08271565 A JP H08271565A JP 7336727 A JP7336727 A JP 7336727A JP 33672795 A JP33672795 A JP 33672795A JP H08271565 A JPH08271565 A JP H08271565A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- contact
- resistance element
- connection
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
Abstract
(57)【要約】
【課題】 二線電源接続を装置の外部から，短時間に，
さらに，検査にだけ必要とされる電源構成部品を集積し
ないで検査ができるようにすること。 【解決手段】 １つのパッケージ内に密閉され，電源接
続線（７，１３）によってそれぞれ対応する接触ピン
（８，９）に接続された，それぞれ別個の接触パッド
（５，６）によって電源が供給される，少なくとも２つ
の最終電源ステージ（３，４）を有する集積回路（２）
の，少なくとも１つの前記接触パッド（５）と対応する
前記接触ピン（８）との間における前記電源接続線
（７）の接続状態を検査する電源装置の接続状態検査方
法において，前記２つの接触パッド（５，６）間に抵抗
素子（１４）を配置し，前記第１の接触パッド（５）か
ら電源を供給される前記第１の最終電源ステージ（３）
を導通状態とし，前記接触パッド（５，６）に接続され
た２つの前記接触ピン（８，９）間における電位差を測
定し，前記測定された電位差を予め判定した正規の電位
差と比較するものである。
さらに，検査にだけ必要とされる電源構成部品を集積し
ないで検査ができるようにすること。 【解決手段】 １つのパッケージ内に密閉され，電源接
続線（７，１３）によってそれぞれ対応する接触ピン
（８，９）に接続された，それぞれ別個の接触パッド
（５，６）によって電源が供給される，少なくとも２つ
の最終電源ステージ（３，４）を有する集積回路（２）
の，少なくとも１つの前記接触パッド（５）と対応する
前記接触ピン（８）との間における前記電源接続線
（７）の接続状態を検査する電源装置の接続状態検査方
法において，前記２つの接触パッド（５，６）間に抵抗
素子（１４）を配置し，前記第１の接触パッド（５）か
ら電源を供給される前記第１の最終電源ステージ（３）
を導通状態とし，前記接触パッド（５，６）に接続され
た２つの前記接触ピン（８，９）間における電位差を測
定し，前記測定された電位差を予め判定した正規の電位
差と比較するものである。
Description
【０００１】
【産業上の利用分野】本発明は，電源装置の接続状態検
査方法及びその方法を用いる電源装置に関するものであ
り，特に，パッケージ内に密閉化された集積電源回路の
接触パッドと，該パッケージ外部で利用できる対応接触
ピンとの間における二線の電源接続線の状態を検査する
方法およびその方法を用いる電源装置に関するものであ
る。
査方法及びその方法を用いる電源装置に関するものであ
り，特に，パッケージ内に密閉化された集積電源回路の
接触パッドと，該パッケージ外部で利用できる対応接触
ピンとの間における二線の電源接続線の状態を検査する
方法およびその方法を用いる電源装置に関するものであ
る。
【０００２】本発明は，特に，電源ステージと信号ステ
ージ，あるいは，構造的には独立で，それぞれ二線電気
接続によって上記パッケージの対応するピンに接続され
た個別接続パッドを介して電源が供給される２つの最終
電源ステージとから構成されているタイプの集積電源回
路において，その二線接続線の接続状態（完全性）を検
査するための方法およびその装置に関するものである。
ージ，あるいは，構造的には独立で，それぞれ二線電気
接続によって上記パッケージの対応するピンに接続され
た個別接続パッドを介して電源が供給される２つの最終
電源ステージとから構成されているタイプの集積電源回
路において，その二線接続線の接続状態（完全性）を検
査するための方法およびその装置に関するものである。
【０００３】
【従来の技術】周知のように，電源回路において，集積
回路の一定の接触パッドと，そのパッケージに対応する
金属製接触ピンとの間における接続は，その接触によっ
て対応することができる最大電流をより大きくするため
に，平行な二線によって行われる。このような方法で
の，平行な二線は最大５Ａｍｐｓ強の電流に対応するこ
とが可能となる。
回路の一定の接触パッドと，そのパッケージに対応する
金属製接触ピンとの間における接続は，その接触によっ
て対応することができる最大電流をより大きくするため
に，平行な二線によって行われる。このような方法で
の，平行な二線は最大５Ａｍｐｓ強の電流に対応するこ
とが可能となる。
【０００４】より大きな電流を必要とする一定のオーデ
ィオ・アンプなど複数の最終電源ステージを有する電子
機器にとっては，電源接続は各最終ステージを二線接続
によってその対応する供給電源に接続することにより分
割されるのが望ましい。
ィオ・アンプなど複数の最終電源ステージを有する電子
機器にとっては，電源接続は各最終ステージを二線接続
によってその対応する供給電源に接続することにより分
割されるのが望ましい。
【０００５】この装置の通常の動作時にあっては，少な
くとも２つの供給電源接触ピンが同じ電位，すなわち，
供給電圧，あるいは，回路アースのいずれかに接触され
ることになる。また，集積電源装置をつくりだすための
製造プロセスの最終段階で，金属製ピンがパッケージ外
部上でだけアクセスできることに注意することが必要で
ある。
くとも２つの供給電源接触ピンが同じ電位，すなわち，
供給電圧，あるいは，回路アースのいずれかに接触され
ることになる。また，集積電源装置をつくりだすための
製造プロセスの最終段階で，金属製ピンがパッケージ外
部上でだけアクセスできることに注意することが必要で
ある。
【０００６】このように，５０〜１００ｐｐｍ（１００
万個あたり）の欠陥品をつくりだす可能性のある電流溶
接の観点から，二線接続に対応する溶接の完全性を確認
する必要性がある。そのため，自動検査を可能にし，特
に，ピン間における導通の測定を可能にするように従来
の測定方法が用いられていた。
万個あたり）の欠陥品をつくりだす可能性のある電流溶
接の観点から，二線接続に対応する溶接の完全性を確認
する必要性がある。そのため，自動検査を可能にし，特
に，ピン間における導通の測定を可能にするように従来
の測定方法が用いられていた。
【０００７】しかしながら，このような方法では，二線
接続線を構成する金製ワイヤの抵抗値が測定される回路
全体の全体的な抵抗値と比較してほとんど無視すること
ができるので，一線だけが存在している不良接続箇所
と，両方の回線が存在している正常な箇所との区別が実
質上不可能であった。
接続線を構成する金製ワイヤの抵抗値が測定される回路
全体の全体的な抵抗値と比較してほとんど無視すること
ができるので，一線だけが存在している不良接続箇所
と，両方の回線が存在している正常な箇所との区別が実
質上不可能であった。
【０００８】このような問題を解決するために，先行技
術では集積回路の接触パッドを，それぞれの線接続によ
って同じピンに接続されている２つの別個のサブ・パッ
ドに分割する第１の方式が提案されている。
術では集積回路の接触パッドを，それぞれの線接続によ
って同じピンに接続されている２つの別個のサブ・パッ
ドに分割する第１の方式が提案されている。
【０００９】この第１の方式にあっては，上記の問題点
は解決されるが，提供される接触パッドの数が増大し，
それを収容するための集積回路の面積が拡大してしまう
という欠点を伴っている。このことは，集積回路や装置
の一層の小型化が要求される現在の傾向から見ても望ま
しいものではない。加えて，レイアウト上の規則から生
じる一定の技術的な制約が上記のような方式を非実際的
なものにしている。
は解決されるが，提供される接触パッドの数が増大し，
それを収容するための集積回路の面積が拡大してしまう
という欠点を伴っている。このことは，集積回路や装置
の一層の小型化が要求される現在の傾向から見ても望ま
しいものではない。加えて，レイアウト上の規則から生
じる一定の技術的な制約が上記のような方式を非実際的
なものにしている。
【００１０】Ｎｏ．０６２２７３３の番号で１９９４年
１１月２日に公開された欧州特許出願９３８３０１８
６．８は，集積電源装置内における二線電源接続を検査
するための第２の方式に関する技術が開示されている。
この第２の方式にあっては，その完全性を検査されるべ
き二線接続がなされている第１の接続パッドが設けら
れ，集積回路内に形成される電源ダイオード経由で装置
外部の第２のパッドに接続されている。
１１月２日に公開された欧州特許出願９３８３０１８
６．８は，集積電源装置内における二線電源接続を検査
するための第２の方式に関する技術が開示されている。
この第２の方式にあっては，その完全性を検査されるべ
き二線接続がなされている第１の接続パッドが設けら
れ，集積回路内に形成される電源ダイオード経由で装置
外部の第２のパッドに接続されている。
【００１１】そして，上記接続パッドに接続された２つ
の装置接触ピン間に大きな（数アンペア）電流を流すこ
とによって，電源ダイオードを介して，ピンとパッド間
における線接続による電源散逸が起きる。周知のよう
に，線温度の上昇はその線の抵抗値をも増大させる。
の装置接触ピン間に大きな（数アンペア）電流を流すこ
とによって，電源ダイオードを介して，ピンとパッド間
における線接続による電源散逸が起きる。周知のよう
に，線温度の上昇はその線の抵抗値をも増大させる。
【００１２】したがって，一定の時間内において，線接
続の抵抗によって変化する２つのピン間における電圧の
変化をサンプリングし，それらのサンプリング結果をサ
ンプル装置をテストすることによって得られた値と比較
することにより不良単線接続から完全な二線接続を区別
することが可能になる。
続の抵抗によって変化する２つのピン間における電圧の
変化をサンプリングし，それらのサンプリング結果をサ
ンプル装置をテストすることによって得られた値と比較
することにより不良単線接続から完全な二線接続を区別
することが可能になる。
【００１３】一般的に，上記第２の方式にあっては，電
源アンプの出力側に設けられている二線接続を検査する
のに用いられるが，それは，最終ステージの出力パッド
と回路アースとの間で，通常は逆方向にバイアスされる
固有のｐ−ｎ結合が存在しているからである。この結合
は最終電源トランジスタの集積構造の一部である。した
がって，その出力側での二線接続上での導通チェックに
この結合を用いるのが好適であるとみなされている。
源アンプの出力側に設けられている二線接続を検査する
のに用いられるが，それは，最終ステージの出力パッド
と回路アースとの間で，通常は逆方向にバイアスされる
固有のｐ−ｎ結合が存在しているからである。この結合
は最終電源トランジスタの集積構造の一部である。した
がって，その出力側での二線接続上での導通チェックに
この結合を用いるのが好適であるとみなされている。
【００１４】
【発明が解決しようとする課題】しかしながら，上記第
２の方式によって電源装置の供給電源接触ピンに設けら
れる二線接触を検査するためには，５Ａｍｐｓ程度の電
流に対応することができる集積回路にダイオードを集積
する必要があり，それはかなり大きなサイズのダイオー
ドになる。
２の方式によって電源装置の供給電源接触ピンに設けら
れる二線接触を検査するためには，５Ａｍｐｓ程度の電
流に対応することができる集積回路にダイオードを集積
する必要があり，それはかなり大きなサイズのダイオー
ドになる。
【００１５】異なった電源供給ピンから電力が供給され
るいくつかの最終電源ステージを有する装置が関係して
いる場合には，各供給ピン用の電源ダイオードを集積す
ることが必要になる。したがって，集積回路の面積は検
査のためだけに用いられいる構成部品の導入により大幅
に増大することになるという問題点があった。
るいくつかの最終電源ステージを有する装置が関係して
いる場合には，各供給ピン用の電源ダイオードを集積す
ることが必要になる。したがって，集積回路の面積は検
査のためだけに用いられいる構成部品の導入により大幅
に増大することになるという問題点があった。
【００１６】本発明の基本的な技術的課題は，１つのパ
ッケージ内部に密閉化された集積回路の接触パッドと，
対応する接触ピン間における二線電源接続の完全性を検
査するための簡易な方法及び装置を提供することであ
り，この方法及びその装置は該接続を装置の外部から，
短時間に，さらに，検査にだけ必要とされる電源構成部
品を集積しないで検査ができるようにすることを目的と
する。
ッケージ内部に密閉化された集積回路の接触パッドと，
対応する接触ピン間における二線電源接続の完全性を検
査するための簡易な方法及び装置を提供することであ
り，この方法及びその装置は該接続を装置の外部から，
短時間に，さらに，検査にだけ必要とされる電源構成部
品を集積しないで検査ができるようにすることを目的と
する。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めに，請求項１に係る電源装置の接続状態検査方法にあ
っては，１つのパッケージ内に密閉され，電源接続線
（７，１３）によってそれぞれ対応する接触ピン（８，
９）に接続された，それぞれ別個の接触パッド（５，
６）によって電源が供給される，少なくとも２つの最終
電源ステージ（３，４）を有する集積回路（２）の，少
なくとも１つの前記接触パッド（５）と対応する前記接
触ピン（８）との間における前記電源接続線（７）の接
続状態を検査する電源装置の接続状態検査方法におい
て，前記２つの接触パッド（５，６）間に抵抗素子（１
４）を配置し，前記第１の接触パッド（５）から電源を
供給される前記第１の最終電源ステージ（３）を導通状
態とし，前記接触パッド（５，６）に接続された２つの
前記接触ピン（８，９）間における電位差を測定し，前
記測定された電位差を予め判定した正規の電位差と比較
する，ものである。
めに，請求項１に係る電源装置の接続状態検査方法にあ
っては，１つのパッケージ内に密閉され，電源接続線
（７，１３）によってそれぞれ対応する接触ピン（８，
９）に接続された，それぞれ別個の接触パッド（５，
６）によって電源が供給される，少なくとも２つの最終
電源ステージ（３，４）を有する集積回路（２）の，少
なくとも１つの前記接触パッド（５）と対応する前記接
触ピン（８）との間における前記電源接続線（７）の接
続状態を検査する電源装置の接続状態検査方法におい
て，前記２つの接触パッド（５，６）間に抵抗素子（１
４）を配置し，前記第１の接触パッド（５）から電源を
供給される前記第１の最終電源ステージ（３）を導通状
態とし，前記接触パッド（５，６）に接続された２つの
前記接触ピン（８，９）間における電位差を測定し，前
記測定された電位差を予め判定した正規の電位差と比較
する，ものである。
【００１８】また，請求項２に係る電源装置の接続状態
検査方法にあっては，前記抵抗素子（１４）が，低抵抗
値を有する抵抗素子である。
検査方法にあっては，前記抵抗素子（１４）が，低抵抗
値を有する抵抗素子である。
【００１９】また，請求項３に係る電源装置の接続状態
検査方法にあっては，検査中において，前記集積回路
（２）の第２の最終電源ステージ（４）が，切断状態に
保持され，前記抵抗素子（１４）を介して，前記第１の
接触パッド（５）から値が分かっている電流が流れるも
のである。
検査方法にあっては，検査中において，前記集積回路
（２）の第２の最終電源ステージ（４）が，切断状態に
保持され，前記抵抗素子（１４）を介して，前記第１の
接触パッド（５）から値が分かっている電流が流れるも
のである。
【００２０】また，請求項４に係る電源装置の接続状態
検査方法にあっては，前記２つの接触ピン（８，９）間
における電位差が，前記第１の接触パッド（５）と対応
する接触ピン（８）間における電源接続線（７）を介し
ての電圧降下と前記抵抗素子（１４）を介しての電圧降
下との合計である。
検査方法にあっては，前記２つの接触ピン（８，９）間
における電位差が，前記第１の接触パッド（５）と対応
する接触ピン（８）間における電源接続線（７）を介し
ての電圧降下と前記抵抗素子（１４）を介しての電圧降
下との合計である。
【００２１】また，請求項５に係る電源装置にあって
は，組み込まれている集積回路（２）の接触パッド
（５）と対応する接触ピン（８）との間における電源接
続線（７）の接続状態を検査するための手段を含み，前
記集積回路（２）がそれぞれ独立に関連する接触ピン
（８，９）に接続された２つの別個の接触パッド（５，
６）から電源の供給を受ける，少なくとも２つの最終電
源ステージ（３，４）を含み，前記集積回路（２）の前
記接触パッド（５，６）が抵抗素子（１４）を介して相
互に接続されるものである。
は，組み込まれている集積回路（２）の接触パッド
（５）と対応する接触ピン（８）との間における電源接
続線（７）の接続状態を検査するための手段を含み，前
記集積回路（２）がそれぞれ独立に関連する接触ピン
（８，９）に接続された２つの別個の接触パッド（５，
６）から電源の供給を受ける，少なくとも２つの最終電
源ステージ（３，４）を含み，前記集積回路（２）の前
記接触パッド（５，６）が抵抗素子（１４）を介して相
互に接続されるものである。
【００２２】また，請求項６に係る電源装置にあって
は，前記抵抗素子（１４）が，低抵抗値素子である。
は，前記抵抗素子（１４）が，低抵抗値素子である。
【００２３】また，請求項７に係る電源装置の接続状態
検査方法にあっては，１つのパッケージ内に密閉され，
電源接続線（７，１９）によってそれぞれ対応する接触
ピン（８，１８）に接続された，それぞれ別個の接触パ
ッド（５，１７）によって電源が供給される，少なくと
も１つの最終（電源）ステージ（３）と，少なくとも１
つの信号ステージ（１５）とを有する集積回路（２）
の，少なくとも１つの前記接触パッド（５）と対応する
前記接触ピン（８）との間における前記電源接続線
（７）の接続状態を検査する電源装置の接続状態検査方
法において，前記２つの接触パッド（５，１７）間に抵
抗素子（１４）を配置し，前記第１の接触パッド（５）
から電源を供給される前記最終（電源）ステージ（３）
を導通状態とし，前記接触パッド（５，１７）に接続さ
れた２つの前記接触ピン（８，１８）間における電位差
を測定し，前記測定された電位差を予め判定した正規の
電位差と比較する，ものである。
検査方法にあっては，１つのパッケージ内に密閉され，
電源接続線（７，１９）によってそれぞれ対応する接触
ピン（８，１８）に接続された，それぞれ別個の接触パ
ッド（５，１７）によって電源が供給される，少なくと
も１つの最終（電源）ステージ（３）と，少なくとも１
つの信号ステージ（１５）とを有する集積回路（２）
の，少なくとも１つの前記接触パッド（５）と対応する
前記接触ピン（８）との間における前記電源接続線
（７）の接続状態を検査する電源装置の接続状態検査方
法において，前記２つの接触パッド（５，１７）間に抵
抗素子（１４）を配置し，前記第１の接触パッド（５）
から電源を供給される前記最終（電源）ステージ（３）
を導通状態とし，前記接触パッド（５，１７）に接続さ
れた２つの前記接触ピン（８，１８）間における電位差
を測定し，前記測定された電位差を予め判定した正規の
電位差と比較する，ものである。
【００２４】また，請求項８に係る電源装置の接続状態
検査方法にあっては，前記抵抗素子（１４）が，低抵抗
値素子である。
検査方法にあっては，前記抵抗素子（１４）が，低抵抗
値素子である。
【００２５】また，請求項９に係る電源装置の接続状態
検査方法にあっては，前記２つの接触ピン（８，１８）
間における電位差が，前記第１の接触パッド（５）とそ
れに対応する前記接触ピン（８）間における電源接続線
（７）を介しての電圧降下と前記抵抗素子（１４）を介
しての電圧降下との合計である。
検査方法にあっては，前記２つの接触ピン（８，１８）
間における電位差が，前記第１の接触パッド（５）とそ
れに対応する前記接触ピン（８）間における電源接続線
（７）を介しての電圧降下と前記抵抗素子（１４）を介
しての電圧降下との合計である。
【００２６】また，請求項１０に係る電源装置にあって
は，組み込まれている集積回路（２）の接触パッド
（５）と対応する接触ピン（８）との間における電源接
続線（７）の接続状態を検査するための手段を含み，前
記集積回路（２）がそれぞれ独立に関連する接触ピン
（８，１８）に独立に接続された２つの別個の接触パッ
ド（５，１７）から電源の供給を受ける，少なくとも１
つの最終（電源）ステージ（３）と，少なくとも１つの
信号ステージ（１５）とを含み，前記集積回路（２）の
前記接触パッド（５，１７）が抵抗素子（１４）を介し
て相互に接続されるものである。
は，組み込まれている集積回路（２）の接触パッド
（５）と対応する接触ピン（８）との間における電源接
続線（７）の接続状態を検査するための手段を含み，前
記集積回路（２）がそれぞれ独立に関連する接触ピン
（８，１８）に独立に接続された２つの別個の接触パッ
ド（５，１７）から電源の供給を受ける，少なくとも１
つの最終（電源）ステージ（３）と，少なくとも１つの
信号ステージ（１５）とを含み，前記集積回路（２）の
前記接触パッド（５，１７）が抵抗素子（１４）を介し
て相互に接続されるものである。
【００２７】また，請求項１１に係る電源装置にあって
は，前記抵抗素子（１４）が，低抵抗値素子である。
は，前記抵抗素子（１４）が，低抵抗値素子である。
【００２８】この技術的な課題は，請求項１〜４および
７〜９に定義されているような検査方法により解決され
る。また，請求項５，６，１０および１１に定義されて
いるような電源装置によっても解決される。本発明の特
徴は，非限定的な実施例として示される１つの実施の形
態の詳細な説明と，付随する図面を参照することによっ
て明らかになる。
７〜９に定義されているような検査方法により解決され
る。また，請求項５，６，１０および１１に定義されて
いるような電源装置によっても解決される。本発明の特
徴は，非限定的な実施例として示される１つの実施の形
態の詳細な説明と，付随する図面を参照することによっ
て明らかになる。
【００２９】
【発明の実施の形態】以下，この発明に係る電源装置の
接続状態検査方法及びその方法を用いる電源装置の実施
の形態を図面に基づいて詳細に説明する。
接続状態検査方法及びその方法を用いる電源装置の実施
の形態を図面に基づいて詳細に説明する。
【００３０】図１は，装置上で２つの接触ピン８および
９を介して独立に電源が供給される２つの最終ステージ
３，４とから構成される集積回路２を内蔵している（電
子）電源装置１の概略部分を示している。
９を介して独立に電源が供給される２つの最終ステージ
３，４とから構成される集積回路２を内蔵している（電
子）電源装置１の概略部分を示している。
【００３１】特に，集積回路２の接触パッド５および６
と対応する接触ピン８および９との間に形成された２つ
の電源接続線７と１３が示されている。これら電源接続
線７および１３は，二線接続であって，一端を集積回路
２の接触パッド５，６上に，他端を電源装置１の接触ピ
ン８，９上に２つの金製ワイヤ１２を溶接することによ
って形成されている。
と対応する接触ピン８および９との間に形成された２つ
の電源接続線７と１３が示されている。これら電源接続
線７および１３は，二線接続であって，一端を集積回路
２の接触パッド５，６上に，他端を電源装置１の接触ピ
ン８，９上に２つの金製ワイヤ１２を溶接することによ
って形成されている。
【００３２】図１に示されている装置にあっては，両方
の二線接続である電源接続線７と１３は最終ステージ３
および４を供給電源発生装置の正極に接続するために用
いられるが，同様に回路の電気アースなど，他の基準電
圧端子への接続に用いることも可能である。
の二線接続である電源接続線７と１３は最終ステージ３
および４を供給電源発生装置の正極に接続するために用
いられるが，同様に回路の電気アースなど，他の基準電
圧端子への接続に用いることも可能である。
【００３３】２つの最終ステージ３と４は，２つの入力
端子１０と１１を介して駆動される。したがって，各最
終ステージ３，４を，電源装置１外部から，それぞれ独
立に導通状態，あるいは，切断状態に設定することがで
きる。
端子１０と１１を介して駆動される。したがって，各最
終ステージ３，４を，電源装置１外部から，それぞれ独
立に導通状態，あるいは，切断状態に設定することがで
きる。
【００３４】図２は，それぞれ独立に電源が供給される
２つの最終ステージ３および４を有し，本発明による完
全性に関して電源接続線７と１３の二線電気接続を検査
するための手段を含んでいる集積回路２を内蔵した電源
装置１の概略部分を示している。
２つの最終ステージ３および４を有し，本発明による完
全性に関して電源接続線７と１３の二線電気接続を検査
するための手段を含んでいる集積回路２を内蔵した電源
装置１の概略部分を示している。
【００３５】２つの最終ステージ３，４に対して電源を
供給するために用いられる二線接続からなる電源接続線
７および１３はその完全性が検査されなければならな
い。すなわち，集積回路２の２つの接触パッド５および
６は，好適に，集積抵抗素子１４によって相互接続され
ている。
供給するために用いられる二線接続からなる電源接続線
７および１３はその完全性が検査されなければならな
い。すなわち，集積回路２の２つの接触パッド５および
６は，好適に，集積抵抗素子１４によって相互接続され
ている。
【００３６】この集積抵抗素子１４は，例えば，１０オ
ーム程度の非常に低い抵抗値を有していなければなら
ず，後に述べるように，非常に小さな電流（数十ミリア
ンペア程度）がその内部を流れるようになっている。し
たがって，それは集積回路２上で，一定のタイプの，例
えば，Ｎタイプのドーパントが拡散される，非常に小さ
な領域で形成することができる。
ーム程度の非常に低い抵抗値を有していなければなら
ず，後に述べるように，非常に小さな電流（数十ミリア
ンペア程度）がその内部を流れるようになっている。し
たがって，それは集積回路２上で，一定のタイプの，例
えば，Ｎタイプのドーパントが拡散される，非常に小さ
な領域で形成することができる。
【００３７】具体的には，以下の方法が用いられるが，
この方法により最初は，第１の電源接続線７の完全性を
検査するために，そして，次に，第２の電源接続線１３
の完全性を検査するために用いられている。
この方法により最初は，第１の電源接続線７の完全性を
検査するために，そして，次に，第２の電源接続線１３
の完全性を検査するために用いられている。
【００３８】この方法による第１のステップにより，直
接，第１の最終ステージ３に電源を供給するピンである
供給電源の接触ピン８を介して電源装置１に対して電源
が供給され，さらに，第２の最終ステージ４は，集積抵
抗素子１４を介して電源が供給されることになる。
接，第１の最終ステージ３に電源を供給するピンである
供給電源の接触ピン８を介して電源装置１に対して電源
が供給され，さらに，第２の最終ステージ４は，集積抵
抗素子１４を介して電源が供給されることになる。
【００３９】第２の最終ステージ４を切断状態に保持し
ながら，第１の最終ステージ３を，供給電源の接触ピン
８を介して４〜５アンペア程度の大きな電流Ｉ１を流す
ことによって強化導通状態に設定する。したがって，第
２の最終ステージ４には，集積抵抗素子１４経由で，５
０ｍＡ程度の非常に小さな電流Ｉ２が流れる。
ながら，第１の最終ステージ３を，供給電源の接触ピン
８を介して４〜５アンペア程度の大きな電流Ｉ１を流す
ことによって強化導通状態に設定する。したがって，第
２の最終ステージ４には，集積抵抗素子１４経由で，５
０ｍＡ程度の非常に小さな電流Ｉ２が流れる。
【００４０】供給電源発生装置によって提供され，二線
接続の電源接続線７内を流れる電流は，２つの最終ステ
ージ３，４によって引き寄せられる２つの電流Ｉ１およ
びＩ２の合計であり，その強さはほぼ電流Ｉ１に近づ
く。
接続の電源接続線７内を流れる電流は，２つの最終ステ
ージ３，４によって引き寄せられる２つの電流Ｉ１およ
びＩ２の合計であり，その強さはほぼ電流Ｉ１に近づ
く。
【００４１】次に，この方法による第２のステップは，
２つの最終ステージ３，４の２つの電源供給ピン８およ
び９間における電位差を測定するステップにより構成さ
れている。この電位差は，第２の電源接続線１３を介し
て電流が流れておらず，それを介しての電圧降下がない
と想定した場合に，第１の電源接続線７の２つの金製ワ
イヤ１２を介しての電圧降下と，集積抵抗素子１４を介
しての電圧降下の合計となる。
２つの最終ステージ３，４の２つの電源供給ピン８およ
び９間における電位差を測定するステップにより構成さ
れている。この電位差は，第２の電源接続線１３を介し
て電流が流れておらず，それを介しての電圧降下がない
と想定した場合に，第１の電源接続線７の２つの金製ワ
イヤ１２を介しての電圧降下と，集積抵抗素子１４を介
しての電圧降下の合計となる。
【００４２】２つの接触ピン８と９との間における電位
差は，以下の式（以下，式Ａと称する）により与えられ
る。すなわち， Ｖ＝（Ｉ１＋Ｉ２）＊Ｒｗｉｒｅ＋Ｉ２＊Ｒ ・・・（Ａ） である。ここで，Ｒｗｉｒｅは第１の電源接続線７の抵
抗値であり，Ｒは集積抵抗素子１４の抵抗値である。
差は，以下の式（以下，式Ａと称する）により与えられ
る。すなわち， Ｖ＝（Ｉ１＋Ｉ２）＊Ｒｗｉｒｅ＋Ｉ２＊Ｒ ・・・（Ａ） である。ここで，Ｒｗｉｒｅは第１の電源接続線７の抵
抗値であり，Ｒは集積抵抗素子１４の抵抗値である。
【００４３】以下の表１に，それぞれ二線接続と，不良
単線接続の場合における，式Ａによって用いられる電気
量のいくつかの具体的な値を示す。
単線接続の場合における，式Ａによって用いられる電気
量のいくつかの具体的な値を示す。
【００４４】
【表１】
【００４５】これらの値から，電圧Ｖの値をそれぞれの
場合について計算することができる。すなわち， Ｖ１＝（５＋０．０５）＊１１Ｅ−３＋０．０５＊１０
＝０．５５５ボルト Ｖ２＝（５＋０．０５）＊２２Ｅ−３＋０．０５＊１０
＝０．６１１ボルト となる。
場合について計算することができる。すなわち， Ｖ１＝（５＋０．０５）＊１１Ｅ−３＋０．０５＊１０
＝０．５５５ボルト Ｖ２＝（５＋０．０５）＊２２Ｅ−３＋０．０５＊１０
＝０．６１１ボルト となる。
【００４６】上記の式から，２つの電圧Ｖ１とＶ２が相
互に５５ミリボルト異なっていることが判る。したがっ
て，サンプル製品で予め測定した値を用いて，その製品
で測定した電圧値と比較することによって，良好な二線
接続を不良単線接続から容易に区別することができる。
互に５５ミリボルト異なっていることが判る。したがっ
て，サンプル製品で予め測定した値を用いて，その製品
で測定した電圧値と比較することによって，良好な二線
接続を不良単線接続から容易に区別することができる。
【００４７】同様の手順を用いることにより，第２の最
終ステージ４に直接に電源を供給する供給ピン９を介し
て電源装置１に電源を供給することにより，第２の二線
接続の電源接続線１３の完全性を検査することができ
る。その結果，第１の最終ステージ３は集積抵抗素子１
４を介して電源が供給されることになる。
終ステージ４に直接に電源を供給する供給ピン９を介し
て電源装置１に電源を供給することにより，第２の二線
接続の電源接続線１３の完全性を検査することができ
る。その結果，第１の最終ステージ３は集積抵抗素子１
４を介して電源が供給されることになる。
【００４８】その結果，第１の最終ステージ３を切断状
態にしておいて，第２の最終ステージ４を強化導通状態
にし，２つの最終ステージ３と４の２つの電源供給ピン
８と９間における電位差を測定する。
態にしておいて，第２の最終ステージ４を強化導通状態
にし，２つの最終ステージ３と４の２つの電源供給ピン
８と９間における電位差を測定する。
【００４９】この電圧値をサンプル製品で予め測定した
値と比較することによって，上に述べた場合と同様に，
良好な二線接続を不良単線接続から容易に区別すること
ができる。
値と比較することによって，上に述べた場合と同様に，
良好な二線接続を不良単線接続から容易に区別すること
ができる。
【００５０】要約すると，上に述べた方法および装置に
よって，線が二線接続から外れていたり，破損している
装置の箇所を積極的な方法で特定することができる。し
たがって，テストで良好であった製品の高度な品質と信
頼性を保証することができる。これらの結果は，従来の
方式と比較して，集積回路の面積をかなり削減すること
によって得られる。
よって，線が二線接続から外れていたり，破損している
装置の箇所を積極的な方法で特定することができる。し
たがって，テストで良好であった製品の高度な品質と信
頼性を保証することができる。これらの結果は，従来の
方式と比較して，集積回路の面積をかなり削減すること
によって得られる。
【００５１】特に，上に述べた方式は，非常に単純なテ
スト装置を必要とするだけで，極めて短時間に行うこと
ができるものである。
スト装置を必要とするだけで，極めて短時間に行うこと
ができるものである。
【００５２】本発明の保護範囲を逸脱せずに，上に述べ
た方法と装置についての変更や修正が可能であることは
容易に判る。特に，ここに用いられている方法にあって
は，装置上の等電位接触ピンのどのような対に対しても
適用することができる。より具体的には，集積回路の２
つの接地接触パッドと装置上の２つの対応する接地接触
ピンとの間における電源接続をチェックするために用い
ることができるものである。
た方法と装置についての変更や修正が可能であることは
容易に判る。特に，ここに用いられている方法にあって
は，装置上の等電位接触ピンのどのような対に対しても
適用することができる。より具体的には，集積回路の２
つの接地接触パッドと装置上の２つの対応する接地接触
ピンとの間における電源接続をチェックするために用い
ることができるものである。
【００５３】例えば，この方法を図３に図式的に示す，
２つの独立した等電位接触ピン８と１８を介して電源が
供給される最終（電源）ステージ３と信号ステージ１５
とを有し，二線電気接続の完全性を検査する手段を含ん
でいる集積回路２を内蔵する電源装置１に適用すること
ができる。
２つの独立した等電位接触ピン８と１８を介して電源が
供給される最終（電源）ステージ３と信号ステージ１５
とを有し，二線電気接続の完全性を検査する手段を含ん
でいる集積回路２を内蔵する電源装置１に適用すること
ができる。
【００５４】それを介して電源ステージ３に電源が供給
される接触パッド５と接触ピン８との間における接続は
二線の金製ワイヤ１２により設けられている。また，信
号ステージ１５に電源が供給される接触パッド１７と接
触ピン１８は単線の電源接続線１９により接続されてい
る。
される接触パッド５と接触ピン８との間における接続は
二線の金製ワイヤ１２により設けられている。また，信
号ステージ１５に電源が供給される接触パッド１７と接
触ピン１８は単線の電源接続線１９により接続されてい
る。
【００５５】集積回路２のこれら２つの接触パッド５お
よび１８は，好適に，集積抵抗素子１４を介して相互に
接続されている。なお，１６は信号ステージ１５の入力
端子である。
よび１８は，好適に，集積抵抗素子１４を介して相互に
接続されている。なお，１６は信号ステージ１５の入力
端子である。
【００５６】この二線の電源接続線７の完全性を検査す
るためには，最終ステージ３に直接電源を供給するピン
である電源供給用接触ピン８を介して，電源装置１に電
源を供給する。したがって，信号ステージ１５には集積
抵抗素子１４を介して電源が供給され，この集積抵抗素
子１４を介して，図にＩ２で示される小さな電流が流れ
る。
るためには，最終ステージ３に直接電源を供給するピン
である電源供給用接触ピン８を介して，電源装置１に電
源を供給する。したがって，信号ステージ１５には集積
抵抗素子１４を介して電源が供給され，この集積抵抗素
子１４を介して，図にＩ２で示される小さな電流が流れ
る。
【００５７】その結果，最終電源ステージは強化導通状
態に設定され，供給ピン８から大きな電流Ｉ１が流れ，
これら２つのピン８と９との間における電位差が測定さ
れる。この電圧値をサンプル製品により予め測定した値
と比較することによって，前に述べた実施例の場合と同
様，良好な二線接続を不良単線接続と容易に区別するこ
とができる。
態に設定され，供給ピン８から大きな電流Ｉ１が流れ，
これら２つのピン８と９との間における電位差が測定さ
れる。この電圧値をサンプル製品により予め測定した値
と比較することによって，前に述べた実施例の場合と同
様，良好な二線接続を不良単線接続と容易に区別するこ
とができる。
【図１】電源が独立に供給される２つの最終ステージを
有する公知の電源装置の概略構成を示すブロック図であ
る。
有する公知の電源装置の概略構成を示すブロック図であ
る。
【図２】本発明の第１の実施の形態に係る電源装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図３】本発明の第２の実施の形態に係る電源装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
１ 電源装置 ２ 集積回路 ３，４ 最終ステージ ５，６，１７ 接触パッド ７，１３，１９ 電源接続線 ８，９，１８ 接触ピン １０，１１，１６ 入力端子 １２ 金製ワイヤ １４ 集積抵抗素子 １５ 信号ステージ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョバンニ カポディバッカ イタリア国，イ−21053 バレセ，カステ ルランツァ，ビア マルナテ，16 (72)発明者 ファブリツィオ ステファニ イタリア国，イ−21010 バレセ，カルダ ーノ アル カンポ，ビア ローマ，50
Claims (11)
- 【請求項１】 １つのパッケージ内に密閉され，電源接
続線によってそれぞれ対応する接触ピンに接続された，
それぞれ別個の接触パッドによって電源が供給される，
少なくとも２つの最終電源ステージを有する集積回路
の，少なくとも１つの前記接触パッドと対応する前記接
触ピンとの間における前記電源接続線の接続状態を検査
する電源装置の接続状態検査方法において，前記２つの
接触パッド間に抵抗素子を配置し，前記第１の接触パッ
ドから電源を供給される前記第１の最終電源ステージを
導通状態とし，前記接触パッドに接続された２つの前記
接触ピン間における電位差を測定し，前記測定された電
位差を予め判定した正規の電位差と比較する，ことを特
徴とする電源装置の接続状態検査方法。 - 【請求項２】 前記抵抗素子が，低抵抗値を有する抵抗
素子であることを特徴とする請求項１に記載の電源装置
の接続状態検査方法。 - 【請求項３】 検査中において，前記集積回路の第２の
最終電源ステージが，切断状態に保持され，前記抵抗素
子を介して，前記第１の接触パッドから値が分かってい
る電流が流れることを特徴とする請求項２に記載の電源
装置の接続状態検査方法。 - 【請求項４】 前記２つの接触ピン間における電位差
が，前記第１の接触パッドと対応する接触ピン間におけ
る電源接続線を介しての電圧降下と前記抵抗素子を介し
ての電圧降下との合計であることを特徴とする請求項２
に記載の電源装置の接続状態検査方法。 - 【請求項５】 組み込まれている集積回路の接触パッド
と対応する接触ピンとの間における電源接続線の接続状
態を検査するための手段を含み，前記集積回路がそれぞ
れ独立に関連する接触ピンに接続された２つの別個の接
触パッドから電源の供給を受ける，少なくとも２つの最
終電源ステージを含み，前記集積回路の前記接触パッド
が抵抗素子を介して相互に接続されることを特徴とする
電源装置。 - 【請求項６】 前記抵抗素子が，低抵抗値素子であるこ
とを特徴とする請求項５に記載の電源装置。 - 【請求項７】 １つのパッケージ内に密閉され，電源接
続線によってそれぞれ対応する接触ピンに接続された，
それぞれ別個の接触パッドによって電源が供給される，
少なくとも１つの最終（電源）ステージと，少なくとも
１つの信号ステージとを有する集積回路の，少なくとも
１つの前記接触パッドと対応する前記接触ピンとの間に
おける前記電源接続線の接続状態を検査する電源装置の
接続状態検査方法において，前記２つの接触パッド間に
抵抗素子を配置し，前記第１の接触パッドから電源を供
給される前記最終（電源）ステージを導通状態とし，前
記接触パッドに接続された２つの前記接触ピン間におけ
る電位差を測定し，前記測定された電位差を予め判定し
た正規の電位差と比較する，ことを特徴とする電源装置
の接続状態検査方法。 - 【請求項８】 前記抵抗素子が，低抵抗値素子であるこ
とを特徴とする請求項７に記載の電源装置の接続状態検
査方法。 - 【請求項９】 前記２つの接触ピン間における電位差
が，前記第１の接触パッドとそれに対応する前記接触ピ
ン間における電源接続線を介しての電圧降下と前記抵抗
素子を介しての電圧降下との合計であることを特徴とす
る請求項８に記載の電源装置の接続状態検査方法。 - 【請求項１０】 組み込まれている集積回路の接触パッ
ドと対応する接触ピンとの間における電源接続線の接続
状態を検査するための手段を含み，前記集積回路がそれ
ぞれ独立に関連する接触ピンに独立に接続された２つの
別個の接触パッドから電源の供給を受ける，少なくとも
１つの最終（電源）ステージと，少なくとも１つの信号
ステージとを含み，前記集積回路の前記接触パッドが抵
抗素子を介して相互に接続されることを特徴とする電源
装置。 - 【請求項１１】 前記抵抗素子が，低抵抗値素子である
ことを特徴とする請求項１０に記載の電源装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT948305925 | 1994-12-30 | ||
| EP94830592A EP0720023B1 (en) | 1994-12-30 | 1994-12-30 | Test method for power integrated devices |
| US08/690,934 US5801526A (en) | 1994-12-30 | 1996-08-01 | Rate adjustable faulted circuit indicator module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08271565A true JPH08271565A (ja) | 1996-10-18 |
Family
ID=26137736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7336727A Pending JPH08271565A (ja) | 1994-12-30 | 1995-12-25 | 電源装置の接続状態検査方法及びその方法を用いる電源装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5801536A (ja) |
| EP (1) | EP0720023B1 (ja) |
| JP (1) | JPH08271565A (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD427921S (en) * | 1998-08-14 | 2000-07-11 | Dipl.-Ing H. Horstmann Gmbh | Rate adjustable faulted circuit indicator |
| FI990375A (fi) | 1999-02-22 | 2000-12-07 | Nokia Networks Oy | Menetelmä piirilevykiinnitysten testaamiseksi ja piirilevy |
| ATE336007T1 (de) * | 2000-02-23 | 2006-09-15 | Koninkl Philips Electronics Nv | Integrierte schaltung mit testinterface |
| EP1279042A2 (en) | 2000-04-26 | 2003-01-29 | Koninklijke Philips Electronics N.V. | Electronic circuit device with a short circuit switch and method of testing such a device |
| US6535005B1 (en) * | 2000-04-26 | 2003-03-18 | Emc Corporation | Systems and methods for obtaining an electrical characteristics of a circuit board assembly process |
| US6512289B1 (en) * | 2000-05-09 | 2003-01-28 | Xilinx, Inc. | Direct current regulation on integrated circuits under high current design conditions |
| US6765403B2 (en) * | 2001-02-22 | 2004-07-20 | Koninklijke Philips Electronics N.V. | Test circuit and test method for protecting an IC against damage from activation of too many current drawing circuits at one time |
| US6788092B2 (en) * | 2002-04-15 | 2004-09-07 | Advanced Semiconductor Engineering, Inc. | Test assembly for integrated circuit package |
| DE102006025031A1 (de) * | 2006-05-26 | 2007-11-29 | Micronas Gmbh | Prüfschaltungsanordnung und Prüfverfahren zum Prüfen einer Schaltungsstrecke einer Schaltung |
| DE102006049324A1 (de) * | 2006-10-19 | 2008-04-30 | Austriamicrosystems Ag | Halbleiterkörper und Verfahren zum Testen eines Halbleiterkörpers |
| US7821281B2 (en) * | 2009-02-23 | 2010-10-26 | Faraday Technology Corp. | Method and apparatus of testing die to die interconnection for system in package |
| US8552876B2 (en) * | 2009-05-22 | 2013-10-08 | The Patent Store Llc | Intelligent wire connectors |
| US9244118B2 (en) * | 2012-12-30 | 2016-01-26 | Global Unichip Corp. | Testing system with an isolated switching module |
| JP1541105S (ja) * | 2014-12-12 | 2016-01-12 | ||
| CN106199145B (zh) * | 2016-07-20 | 2018-11-30 | 中国人民解放军海军工程大学 | 基于电流变化率的船舶交流系统短路电流方向判断方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4034360A (en) * | 1976-08-06 | 1977-07-05 | Schweitzer Edmund O Jun | System for disabling the reset circuit of fault indicating means |
| US4296376A (en) * | 1978-03-24 | 1981-10-20 | Bartol Jr Robert J | Probe for sensing characteristics of electrical devices utilizing a magnetic switch sensor biased by an encircling magnetic biasing means |
| US4536758A (en) * | 1983-03-10 | 1985-08-20 | Schweitzer Edmund O Jun | Fault indicator with push button reset |
| US4794331A (en) * | 1987-10-30 | 1988-12-27 | Schweitzer Edmund O Jun | Circuit condition monitoring system having integral test point |
| NL8801835A (nl) * | 1988-07-20 | 1990-02-16 | Philips Nv | Werkwijze en inrichting voor het testen van meervoudige voedingsverbindingen van een geintegreerde schakeling op een printpaneel. |
| US5221894A (en) * | 1992-03-02 | 1993-06-22 | Miller Electric Manufacturing Company | Weld current sensor |
| DE69312263T2 (de) * | 1993-04-30 | 1997-10-30 | Sgs Thomson Microelectronics | Testverfahren und -anordnung für integrierte Leistungsschaltungen |
-
1994
- 1994-12-30 EP EP94830592A patent/EP0720023B1/en not_active Expired - Lifetime
-
1995
- 1995-12-19 US US08/574,616 patent/US5801536A/en not_active Expired - Lifetime
- 1995-12-25 JP JP7336727A patent/JPH08271565A/ja active Pending
-
1996
- 1996-08-01 US US08/690,934 patent/US5801526A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0720023A1 (en) | 1996-07-03 |
| EP0720023B1 (en) | 2003-05-07 |
| US5801526A (en) | 1998-09-01 |
| US5801536A (en) | 1998-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609082B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| JPH08271565A (ja) | 電源装置の接続状態検査方法及びその方法を用いる電源装置 | |
| US20110215824A1 (en) | Operation voltage supply apparatus | |
| CN101825651A (zh) | 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法 | |
| EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JP2003532082A (ja) | 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法 | |
| JPH07146327A (ja) | 集積されたパワー・デバイスを試験する方法及び装置 | |
| US6531885B1 (en) | Method and apparatus for testing supply connections | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP4480880B2 (ja) | 半導体回路 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| EP1107013B1 (en) | A method and an apparatus for testing supply connections | |
| JPH04302453A (ja) | 半導体試験装置 | |
| JPS592355B2 (ja) | 集積回路試験装置における被試験集積回路のピン接続確認方式 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP2655824B2 (ja) | インピーダンス測定方法およびインピーダンス測定装置 | |
| JP2001242222A (ja) | テストボード試験装置、及びテストボード試験方法 | |
| JP5040790B2 (ja) | 半導体試験装置の診断ボード | |
| EP1089082A1 (en) | A method and apparatus for testing supply connections | |
| JPH02259581A (ja) | 回路素子測定器の端子接続状態検出回路 | |
| KR100215110B1 (ko) | 교류단 전원을 이용한 와이어 단선 검사장치 | |
| JP2007064645A (ja) | 半導体検査方法 | |
| JP2000133395A (ja) | Ｉｃ測定用ソケット | |
| JPH0541419A (ja) | 検査装置の評価方法 |