DE69312263T2

DE69312263T2 - Testverfahren und -anordnung für integrierte Leistungsschaltungen

Info

Publication number: DE69312263T2
Application number: DE69312263T
Authority: DE
Inventors: Giovanni Avenia; Adriano Lanzi; Elia Pagani
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1993-04-30
Filing date: 1993-04-30
Publication date: 1997-10-30
Anticipated expiration: 2013-05-01
Also published as: JPH07146327A; US5521511A; EP0622733A1; DE69312263D1; EP0622733B1

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Testen integrierter Leistungsschaltungsvorrichtungenen.
Wie bekannt ist, ist bei integrierten Leistungsschaltungsvorrichtungen jeder Kontaktfleck auf der Vorrichtung mit einem jeweiligen Kontaktstift am Zuführungsrahmen bzw. Leadframe unter Benutzung zweier paralleler Drähte verbunden, um den maximalen durch die Verbindung aushaltbaren Strom zu erhöhen. Ein Golddraht mit 2 mil beispielsweise kann einem Strom von mehr als 2A nicht unbegrenzt lange widerstehen, und deshalb ist ein zweiter Draht parallel zum ersten zugeführt, um die Strombelastbarkeit zu verdoppeln.
Es entsteht deshalb das Problem des automatischen Testens der Unversehrtheit und der korrekten Verbindung der beiden Drähte angesichts des derzeit verwendeten Bondierungsverfahrens mit einer Ausfallrate von 50 bis 100 ppm. Übliche Testverfahren jedoch, wie z.B. die Messung des Durchgangs von Kontaktstift zu Kontaktstift, können nicht zwischen einer fehlerhaften Verbindung unterscheiden, bei der nur ein Draht (von einer Zweidrahtverbindung) vorliegt, und einer korrekten Verbindung beider Drähte, und zwar weil der Widerstand der Golddrähte im Vergleich mit dem Gesamtwiderstand der getesteten Schaltung vernachlässigbar ist. Beispielsweise bietet ein 3 mm langer Golddraht mit 2 mil einen Widerstand von 33 mΩ. Unter der Annahme, daß der Test unter Benutzung eines Stroms von 1A durchgeführt wird, wird der Spannungsabfall 33 mV betragen, was grob 100mal kleiner als der Spannungsabfall (grob 3V) an der normalerweise vorgesehenen Reihendiode ist. Wenn man sich die Dispersion des Spannungsabfalls an der Diode vor Augen hält, ist der unterschiedliche Spannungsabfall aufgrund des Vorliegens von einem im Gegensatz zu zwei Drähten Somit nicht erfaßbar.
Eine bekannte Lösung für das obige Problem besteht im Bereitstellen von zwei Kontaktflecken, welche durch einen jeweiligen Draht mit demselben Kontaktstift verbunden sind. Obwohl sie das Testen auf übliche Art und Weise ermöglicht, bringt solch eine Lösung eine Erhöhung der Fläche der Vorrichtung aufgrund der größeren Anzahl von verwendeten Kontaktflecken mit sich, was angesichts der momentanen Tendenz zu noch größerer Miniaturisierung der integrierten Schaltungen und Schaltungsvorrichtungen äußerst unerwünscht ist.
Weiterhin tritt bei Leistungsschaltungsvorrichtungen häufig die Notwendigkeit des Testens der Anbringung des Chips an den Zuführungsrahmen in den Bereichen mit den Leistungselementen der Schaltung (typischerweise den Leistungsendstufen) zum Gewährleisten einer hinreichenden Wärmeableitung auf.
Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Testverfahren bereitzustellen, welches so entworfen ist, daß es die typischen mit den bekannten Verfahren verbundenen Nachteile überwindet.
Gemäß der vorliegenden Erfindung ist ein Verfahren zum Testen integrierter Leistungsschaltungen, welches in Anspruch 1 definiert ist, geschaffen.
Die vorliegende Erfindung betrifft ebenfalls eine Vorrichtung zum Testen integrierter Leistungsschaltungen, wie sie in Anspruch 9 definiert ist.
Die Erfindung betrifft ebenfalls eine IC-Vorrichtung, die in Anspruch 14 definiert ist.
Eine bevorzugte, nicht beschränkende Ausführungsform der vorliegenden Erfindung wird beispielshalber mit Bezug auf die begleitenden Zeichnungen beschrieben.
Es zeigen:
Figur 1 eine perspektivische Ansicht der Zweidrahtverbindungen zwischen zwei Kontaktflecken einer integrierten Leistungsschaltung und jeweiligen Kontaktstiften;
Figur 2 eine Darstellung von beim Verfahren gemäß der vorliegenden Erfindung verwendeten elektrischen Größen;
Figur 3 einen Schaltplan der Testvorrichtung gemäß der vorliegenden Erfindung zum Testen der Zweidrahtverbindungen in Figur 1;
Figur 4 einen Flußplan einer Ausführungsform des Verfahrens gemäß der vorliegenden Erfindung; und
Figur 5 einen Stromlaufplan eines Teils einer integrierten Schaltungsvorrichtung, auf die das vorliegende Verfahren anwendbar ist.
Figur 1 zeigt einen Teil einer integrierten Schaltungseinrichtung 1, deren Verbindungen zwischen Kontaktflecken 2a, 2b und jeweiligen Kontaktstiften 3a, 3b zu testen sind. Der Chip 4 der Schaltungsvorrichtung 1 ist am Zuführungsrahmen 6 durch eine bekannte Bondierungsschicht 5 angebracht, und Flecken 2 sind mit jeweiligen Kontaktstiften 3 durch jeweilige Zweidrahtverbindungen 7 verbunden, welche jeweils aus zwei parallelen Golddrähten 8 bestehen.
Das Verfahren gemäß der vorliegenden Erfindung basiert auf der Tatsache, daß bei Versorgung einer Zweidrahtverbindung mit einem ziemlich hohen Strom eine beträchtliche Wärmemenge durch die Drähte dissipiert wird, welche somit aufgeheizt werden. Demzufolge ist es durch Überwachen des Spannungsabfalls, der durch den Strom erzeugt wird, als eine Funktion der Zeit, da der Widerstand der Golddrähte stark von der Temperatur abhängt, möglich, zwischen zwei Drahtverbindungen und fehlerhaften Verbindungen, bei denen nur einer der zwei Drähte korrekt bondiert ist, zu unterscheiden. Tatsächlich fließt bei der gleichen Stromversorgung, falls nur ein Draht vorliegt, der gesamte Strom durch diesen, was so in der vierfachen Wärmedissipation einer korrekten Verbindung resultiert, bei der der Strom im wesentlichen gleich zwischen den zwei Drähten aufgeteilt ist. Im Fall einer fehlerhaften Verbindung resultiert dies deshalb in einem größeren Temperaturanstieg, in einem größeren Widerstandsanstieg, und daher in einem höheren Spannungsabfall über dem Draht, so daß durch Vergleichen des Spannungsabfalls als eine Funktion der Zeit mit demjenigen derselben Verbindung an einem Teil, von dem man weiß, daß es intakt ist, die Bestimmung der Abwesenheit von einem der Drähte möglich ist.
Weiterhin bietet die Überwachung des Spannungsabfalls, der durch eine hohe Stromversorgung erzeugt wird, ebenfalls die Möglichkeit des Testens der Anbringung der Chips an den Zuführungsrahmen in den Bereichen mit den Leistungselementen der Schaltung. Eine schlechte Anbringung (Lufttaschen zwischen dem entsprechenden Chipbereich und dem Zuführungsrahmen) resultiert tatsächlich in einem schnelleren Anstieg des thermischen Widerstands zwischen Chip und Zuführungsrahmen, und daher in einer Änderung des thermischen Verhaltens. Aufgrunddessen können Teile mit schlecht angebrachten Chips durch Messen der Geschwindigkeit erfaßt werden, mit der der Spannungsabfall über eine vorbestimmte Zeitperiode nach Anlegen des hohen Stroms variiert, und durch Vergleichen dieser mit einem (korrekten) Standardwert. In diesem Fall müssen die Flecken nicht notwendigerweise über zwei Drähte mit dem Kontaktstift verbunden sein, und die einzige Anforderung ist die, daß es sich um eine integrierte Leistungsschaltung mit einem guten Grad von Wärmedissipation durch den Zuführungsrahmen handelt, und daß an sie u.a. ein hoher Strom zum hinreichenden Unterscheiden zwischen dem Verhalten von Teilen mit korrekt, mäßig oder schlecht angebrachten Chips zugeführt werden kann.
Zur Erklärung zeigt Figur 2 den normalisierten Spannungsabfall DV bezüglich des im Startaugenblick gemessenen Werts, d.h. durch Subtraktion des anfänglichen Spannungsabfalls, der unmittelbar nach dem Anlegen des Stroms gemessen wird, vom in jedem Augenblick gemessenen Wert. Insbesondere zeigen die Kurven den normalisierten Spannungsabfall DV, der vom Zuführen eines konstant hohen Stroms zwischen zwei Kontaktstiften, die mit jeweiligen Flecken über zwei Drähte verbunden sind, welche wiederum durch eine Diode miteinander verbunden sind. Figur 2 zeigt vier Kurven bezüglich experimenteller Messungen, welche an vier theoretischen identischen Teilen durchgeführt wurden, aber mit verschiedenen Problemen hinsichtlich der Drahtverbindung oder der Chipanbringung. Die Kurve A zeigt die Resultate einer Reihe von Messungen bezüglich eines Teils, welches beide zwei Drahtverbindungen und einen korrekt angebrachten Chip aufweist; die Kurve B bezüglich eines Teils, das die Zweidrahtverbindungen aufweist, aber einen mäßig angebrachten Chip aufweist; die Kurve C bezüglich eines Teils, dem einer der Drähte an einer der Verbindungen fehlt, und die Kurve D bezüglich eines Teil, das die Zweidrahtverbindungen aufweist, aber einen schlecht angebrachten Chip aufweist. Wie ersichtlich, ist der Spannungsabfall DV im Fall eines entkoppelten Drahts oder eines schlecht angebrachten Chips (Kurven C oder D) nach einem vorgegebenen Zeitintervall, z.B. 40 - 50 ms, beträchtlich größer als derjenige eines perfekt intakten Teils (Kurve A) oder einem mit einer mäßigen, obwohl noch akzeptierbaren Chipanbringung (B). Auf der Basis der obigen Information allein ist es deshalb möglich, zwischen intakten und defekten Teilen zu unterscheiden. Zusätzlich ist es jedoch möglich zu bestimmen, ob die involvierten Probleme aufgrund der Abwesenheit von einem der Drähte oder aufgrund eines schlecht angebrachten Chips vorliegen, und zwar durch Analysieren des Spannungsabfalls über dem Endabschnitt der Messung. Tatsächlich zeigt im Endabschnitt die Kurve D bezüglich eines schlecht angebrachten Chips die doppelte Steigung der Kurve C, die nur die Abwesenheit von einem Draht betrifft, so daß die beiden durch einfaches Überwachen von DV über dem Endabschnitt der Messung unterschieden werden können.
Eine Ausführungsform der Testvorrichtung und des Testverfahrens gemäß der vorliegenden Erfindung wird jetzt mit Bezug auf die Figuren 3 und 4 beschrieben.
Figur 3 zeigt den Stromlaufplan der Vorrichtung 1 in Figur 1, wobei die Flecken 2a und 2b angenommenerweise durch eine Diode 10 miteinander verbunden sind. Die Kontaktstifte 3a und 3b sind mit der mit 15 bezeichneten Testvorrichtung verbunden und weisen eine Stromquelle 16, die zwischen den Kontaktstiften 2a und 2b in Reihe geschaltet ist; ein Spannungsmeßelement 17 parallel zur Quelle 16; und eine Verarbeitungseinheit 18 auf, welche selbstverständlich im Spannungsmeßelement 17 eingebaut sein kann. Wenn ein Strom 21 durch die Quelle 16 zugeführt wird, wird deshalb im Fall, in dem jede Verbindung 7 beide Drähte 8 aufweist, jeder Draht 8 mit dem Strom I versorgt, was in einer Stromdissipation von RI² resultiert, wobei R der Widerstand des Drahts (variabel als Funktion der Zeit) ist. Falls umgekehrt einer der Drähte von nur einer der Verbindungen 7 fehlt, wird der übrige Draht in derselben Verbindung mit dem gesamten Strom 2I versorgt, was so in einer Stromdissipation von 4RI² resultiert, d.h. dem Vierfachen der Dissipation einer korrekten Verbindung. Der Draht der Eindrahtverbindung weist deshalb eine höhere Temperatur auf und erzeugt einen schneller steigenden Spannungsabfall im Vergleich zum Teil mit einer korrekten (Zweidraht-) Verbindung.
Das Verfahren gemäß der vorliegenden Erfindung besteht deshalb im anfänglichen Messen und Speichern von Daten bezüglich unzweifelhaft intakter Teile, d.h. mit beiden Zweidrahtverbindungen und einer guten Chipanbringung. Zu diesem Zweck wird ein hoher Strom zugeführt (womit ein Strom gemeint ist, der groß genug ist, um eine sichtbare Variation im thermischen Widerstand des Drahts und in der Chipanbringung zu verursachen, z.B. 5A), und der resultierende normalisierte Spannungsabfall wird gemessen, beispielsweise durch Abtasten desselben an aufeinanderfolgenden Zeitpunkten. Der Spannungsabfall DVT(t) wird somit zu einem vorgegebenen Zeitpunkt t&sub2; (beispielsweise nach 50 ms) bestimmt, und eine Größe, welche zur Steigung der Kurve im Schlußschritt korreliert ist, wird gemäß folgender Gleichung berechnet, beispielsweise die Differenz dVT zwischen den zwei aufeinanderfolgenden Zeitpunkten t&sub1; und t&sub2; gemessenen DV-Werten:
dVT DVT(t&sub2;) - DVT(t&sub1;).
Dieser Schritt ist in Figur 4 durch den Block 25 angedeutet.
Derselbe hohe Strom wird dann der Testvorrichtung zugeführt (Block 26), und die entsprechenden DV-Werte zum Zeitpunkt t&sub3; und die Differenz dV = DV(t&sub2;) - DV(t&sub1;) zwischen DV zu den Zeitpunkten t&sub2; und t&sub1; werden gemessen (Block 27).
Die korrekten Werte DVT(t&sub2;), DVT werden dann im Block 28 mit den Testwerten DV(t&sub2;), dV verglichen, und im Fall, daß die Differenz zwischen nur einem der Testwerte und dem jeweiligen Sollwert einen vorbestimmten Wert K&sub1;, K&sub2; überschreitet (JA-Ausgabe von Block 28), wird das Teil zurückgewiesen (Block 29). Anderenfalls ist der Test beendet. Die Werte K&sub1; und K&sub2; werden geeignetermaßen auf der Basis der Abweichung einer Gruppe von unzweifelhaft intakten Vorrichtungen bestimmt (beispielsweise K&sub1; = K&sub2; = 6 ).
Das Verfahren nach Figur 4 wird offenbar für alle zu testenden Zweidrahtverbindungen wiederholt, oder unter irgendeiner Rate für alle Verbindungen mit Leistungsbereichen, deren Chipanbringung zu testen ist.
Die Vorteile des Verfahrens und der Vorrichtung gemäß der vorliegenden Erfindung werden aus der vorhergehenden Beschreibung klar erscheinen. Insbesondere bieten sie eine sichere Erfassung der Abwesenheit von sogar nur einem Draht in einer Zweidrahtverbindung und gewährleisten somit eine Spitzenqualität und eine Zuverlässigkeit der akzeptierten Vorrichtungen, ohne einen Anstieg in der Fläche der Vorrichtung als Resultat der Verdopplung der Leistungskontaktflächen zu erzeugen.
Weiterhin ist die beschriebene Lösung sehr geradlinig, erfordert keine komplizierte Hardware und bietet ein Testen mit einer extrem hohen Geschwindigkeit innerhalb von 30 - 50 ms.
Weiterhin bieten das beschriebene Verfahren und beschriebene Vorrichtung, wie bereits erwähnt, zusätzlich zur Bestimmung des Vorliegens der beiden Drähte in Zweidrahtverbindungen ebenfalls einen gleichzeitigen Test der Chipanbringung in den Leistungselementen (Leistungsendstufen).
Den Fachleuten wird klar erscheinen, daß Änderungen am hierin beschriebenen und illustrierten Verfahren und der Vorrichtung durchgeführt werden können, ohne dabei vom Schutzumfang der vorliegenden Erfindung abzuweichen. Insbesondere kann das vorliegende Verfahren auf jegliches Paar von Leistungskontaktstiften angewendet werden, vorausgesetzt die jeweiligen Flecken sind gegenseitig durch einen Niederspannungsweg verbunden, und insbesondere, wenn der Spannungsabfall, der durch den internen Weg erzeugt wird, normalerweise nicht mehr als 4 bis 5 V beträgt.
Allgemein gesagt kann das beschriebene Verfahren nicht auf das Testen von Zweidrahtverbindungen zum Zuführungsrahmen, wie am Emitter von an der Unterseite angebrachten NPN-Transistoren von Audioleistungsschaltungsvorrichtungen, wobei in diesem Fall im Gegensatz zum Fluß durch die Zweidrahtverbindung und den Fleck der Strom durch das Substrat fließt, wie in Figur 5 gezeigt, welche die Endstufe 35 einer Audioleistungsschaltungsvorrichtung zeigt. Das Beispiel von Figur 5 zeigt ein durch die Linien 36 angedeutetes mit einem Abschnitt 37 des Zuführungsrahmens verbundenes Substrat; eine mit einem Fleck 39 verbundene Versorgungsleitung 38; eine zwischen die Leitung 36 und 38 eingesetzte Diode 40; und zwei Endstufen-Leistungstransistoren - den PNP-Transistor 41 und den NPN-Transistor 42 -, welche zwischen den Leitungen 38 und 36 in Reihe geschaltet sind.
Insbesondere ist der Transistor 41 durch den Emitter mit der Versorgungsleitung 38 und durch den Kollektor mit dem Fleck 43 verbunden, welcher ebenfalls mit dem Kollektor des Transistors 42 verbunden ist, dessen Emitter wiederum mit dem Fleck 44 verbunden ist. Eine Diode 45 ist zwischen das Substrat 36 und den Fleck 43 gesetzt, wobei ihre Anode mit dem Substrat 36 verbunden ist (oder direkt dadurch gebildet ist) . Eine Diode 46 ist zwischen den Kollektor und den Emitter des Transistors 42 gesetzt (wobei die Anode mit dem Emitter verbunden ist); und Flecken 39, 43 und 44 sind jeweils durch eine Zweidrahtverbindung 7 mit den Kontaktstiften 49, 50 und dem Rahmen 37 verbunden.
Unter der Annahme, daß man damit beginnt, daß der Diode 46 abwesend ist (eine vernünftige Annahme in der großen Mehrheit der Fälle), ist es zum Testen der Zweidrahtverbindung 7 zwischen dem Rahmenabschnitt 37 und dem Fleck 44 nicht ausreichend, dem Rahmenabschnitt 37 Strom zuzuführen und den Spannungsabfall zwischen diesem und beispielsweise dem Kontaktstift 50 zu messen, da in diesem Fall der Strom dem durch die doppeltgestrichelte Linie 52 bezeichneten Weg folgen würde und direkt von dem Rahmenabschnitt 37 zum Substrat 36 und durch die Diode 45 und den Fleck 43 zum Kontaktstift 50 fließen würde. Zur Lösung dieses Problems wird vorgeschlagen, insbesondere für die Diode 46 zwischen den Flecken 43 und 44 zu sorgen, und vorzugsweise mit der gleichen Größe wie das Kissen 44, um zu ermöglichen, daß der Strom vom Rahmenabschnitt 37 über die Zweidrahtverbindung 7 zum Fleck 44 und über die Diode 46 und den Fleck 43 zu dem Kontaktstift 50 fließt, und um somit zu ermöglichen, daß der durch den Strom erzeugte Spannungsabfall so, wie oben beschrieben, gemessen wird. Angesichts der Größe und des Orts der speziell vorgesehenen Diode, würde solch eine Lösung ebenfalls das Testen der Zweidrahtverbindung zum Zuführungsrahmen ohne Anstieg der Fläche der Vorrichtung bieten.
Wie bereits erwähnt, können das vorliegende Verfahren und die vorliegende Vorrichtung ebenfalls auf Leistungsschaltungsvorrichtungen angewendet werden, welche keine Zweidrahtverbindungen aufweisen, und zwar zum bloßen Testen der Chipanbringung, natürlich vorausgesetzt, daß die Fleck-Kontaktstift- Verbindungen einem hohen Strom (einigen Ampere) widerstehen können.
Letztlich kann das vorliegende Verfahren in einem Dualmodus verwendet werden, nämlich durch Anlegen einer Spannung eines vorgegebenen Werts oder Musters, überwachen des durch den thermischen Widerstand der Drähte oder die Chip-Verbindungsrahmen- Anbringung erzeugten Strommusters und durch Vergleichen desselben mit korrekten Werten, um so fehlerhafte Vorrichtungen zu erfassen.

Claims

1. Verfahren zum Testen integrierter Leistungsschaltungen mit Kontaktflecken (2a, 2b), welche durch Leistungsverbindungen (7) mit jeweiligen Kontaktstiften (3a, 3b) verbunden sind; gekennzeichnet durch folgende Schritte: Zuführen einer ersten elektrischen Größe zwischen zwei Kontaktstiften (3a, 3b) der zu testenden integrierten Schaltungsvorrichtung (1), wobei die zwei Kontaktstifte (3a, 3b) mit zwei Flecken (2a, 2b) verbunden sind, die innerhalb der zu testenden integrierten Schaltung (1) durch einen Weg (10) mit einem niedrigen Spannungsabfall verbunden sind; Bestimmen der zeitlichen Änderung einer zweiten elektrischen Größe, die mit der ersten elektrischen Größe durch die Wärmedissipation, welche durch die erste elektrische Größe erzeugt wird, korreliert ist, und Vergleichen der zeitlichen Änderung mit einer vorbestimmten Solländerung.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste elektrische Größe ein hoher Strom ist, und daß die zweite elektrische Größe der Spannungsabfall zwischen den Kontaktstiften (3a, 3b) ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Strom einen konstanten Wert aufweist.

4. Verfahren nach Anspruch 2 oder 3 zum Bestimmen der Abwesenheit eines Drahtes (8) in einer Zweidrahtverbindung (7) zwischen einem Kontaktstift (3a, 3b) und einem Fleck (2a, 2b); dadurch gekennzeichnet, daß der Schritt des Bestimmens der zeitlichen Änderung den Schritt des Messens der Spannung zwischen den Kontaktstiften (3a, 3b) nach einem vorbestimmten Zeitintervall seit Zuführung des Stroms aufweist.

5. Verfahren nach einem der vorhergehenden Ansprüche 2 bis 4 zum Erfassen einer schlechten Anbringung des Chips (4) der integrierten Schaltung am Zuführungsrahmen (6), dadurch gekennzeichnet, daß der Schritt des Bestimmens der Änderung den Schritt des Bestimmens der Steigung der Kurve des Spannungsabfalls in einem vorbestimmten Zeitintervall aufweist.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Schritt des Bestimmens der Steigung die Schritte des Messens des Spannungsabfalls zu zwei aufeinanderfolgenden Zeitpunkten und den Schritt des Bestimmens der Differenz zwischen den Meßwerten an den zwei aufeinanderfolgenden Zeitpunkten aufweist.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß es die Schritte des Bestimmens der vorbestimmten Solländerung auf der Basis von zumindest einer integrierten Referenzschaltung, welche mit der zu testenden integrierten Schaltung (1) identisch ist und unzweifelhaft korrekte Verbindungen (7) und/oder eine korrekte Chipanbringung aufweist, sowie des Speicherns der vorbestimmten Solländerung aufweist.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Schritt des Bestimmens der vorbestimmten Solländerung die Schritte des Zuführens des hohen Stroms an einen ersten Kontaktstift auf der integrierten Referenzschaltung entsprechend dem ersten Kontaktstift an der zu testenden integrierten Schaltung; und des Bestimmens der zeitlichen Änderung der mit dem Spannungsabfall korrelierten Größe der integrierten Referenzschaltung aufweist.

9. Vorrichtung (15) zum Testen integrierter Leistungsschaltungen (1) mit Kontaktflecken (2a, 2b), welche durch Leistungsverbindungen (7) mit jeweiligen Kontaktstiften (3a, 3b) verbunden sind, gekennzeichnet durch eine Quelleneinrichtung (16) für eine erste elektrische Größe, die zwischen zwei Kontaktstiften (3a, 3b) der zu testenden integrierten Schaltung (1) anschließbar ist, wobei die zwei Kontaktstifte (3a, 3b) mit zwei Flecken (2a, 2b) verbunden sind, die innerhalb der zu testenden integrierten Schaltung (1) durch einen Weg (10) mit einem niedrigeren Spannungsabfall verbunden sind; eine Meßeinrichtung (17) zum Bestimmen der zeitlichen Änderung einer zweiten elektrischen Größe, die mit der ersten elektrischen Größe durch die durch die erste elektrische Größe erzeugten Wärmedissipation korreliert ist; und eine Vergleichseinrichtung (18) zum Vergleichen der bestimmten Änderung mit einer vorbestimmten Solländerung.

10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Quelleneinrichtung eine Konstantstromquelle (16) aufweist; und daß die Meßeinrichtung (17) eine Einrichtung zum Messen der zeitlichen Änderung einer mit dem Spannungsabfall zwischen den zwei Kontaktstiften (3a, 3b) korrelierten Größe aufweist.

11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Meßeinrichtung ein Spannungsmeßelement (17) zum Erfassen der Spannung zwischen den Kontaktstiften (3a, 3b) nach einem vorbestimmten Zeitintervall seit Zuführung des Stroms aufweist.

12. Vorrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet daß die Meßeinrichtung ein Element (27) zum Bestimmen der Differenz zwischen den an zwei aufeinanderfolgenden Zeitpunkten gemessenen Spannungsabfallwerten aufweist.

13. Vorrichtung nach einem der vorhergehenden Ansprüche 10 bis 12, dadurch gekennzeichnet, daß sie eine Einrichtung (25) zum Bestimmen der vorbestimmten Solländerung auf der Basis von zumindest einer integrierten Referenzschaltung, die mit der zu testenden integrierten Schaltung (1) identisch ist und unzweifelhaft korrekte Verbindungen und/oder eine korrekte Chipanbringung aufweist; und eine Speichereinrichtung zum Speichern der vorbestimmten Solländerung aufweist.

14. Integrierte Schaltungsvorrichtung (35), welche unter Benutzung des Verfahrens nach einem der vorhergehenden Ansprüche 1 bis 6 testbar ist, dadurch gekennzeichnet&sub1; daß sie eine Testdiode (46) aufweist, die zwischen einen Leistungsanschlußfleck (43) und einen Kontakflecken (44), der mit einem Substrat (36) verbunden ist, eingesetzt ist, wobei die Testdiode (46) dieselbe Größe wie einer der Kontaktflecken (43; 44) aufweist.