DE10252588A1 - Selektive Lötmittelhöckeraufbringung - Google Patents

Selektive Lötmittelhöckeraufbringung

Info

Publication number
DE10252588A1
DE10252588A1 DE10252588A DE10252588A DE10252588A1 DE 10252588 A1 DE10252588 A1 DE 10252588A1 DE 10252588 A DE10252588 A DE 10252588A DE 10252588 A DE10252588 A DE 10252588A DE 10252588 A1 DE10252588 A1 DE 10252588A1
Authority
DE
Germany
Prior art keywords
solder
chip
block
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10252588A
Other languages
English (en)
Inventor
Wayne Kever
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE10252588A1 publication Critical patent/DE10252588A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Selektive Aufbringung von Lötmittelhöckern bei einem integrierten Schaltungsgehäuse. Lötmittelhöcker werden selektiv bei einem integrierten Schaltungslötmittelhöckerhäusungsprozeß aufgebracht, so daß Abschnitte einer Schaltung effektiv deaktiviert werden können. Die Höcker können selektiv entweder auf einen Chip oder auf das Substrat aufgebracht werden, unter Verwendung mehrerer Lötmittelmasken, wobei eine für jede Struktur von Lötmittelhöckern wünschenswert ist oder anderweitig in mehreren Strukturen aufgebracht werden kann, abhängig davon, welche Abschnitte der Schaltungsanordnung aktiv und welche deaktiviert sein sollen.

Description

  • Diese Erfindung bezieht sich allgemein auf das Gebiet des Häusens von Halbleiterbauelementen. Insbesondere bezieht sich diese Erfindung auf Verfahren und Bauelemente zum Häusen integrierter Schaltungen unter Verwendung selektiver Aufbringung von Lötmittelhöckern.
  • Integrierte Halbleiterschaltungen wurden üblicherweise unter Verwendung einer Drahtbondtechnik gehäust. Bei dieser Technik, wie in Fig. 1 dargestellt ist, ist ein Halbleiterchip 10 (semiconductor die) unter Verwendung eines Haftmittels an einen Chipträger 14 (chip carrier) (aus einer von einer Anzahl von unterschiedlichen Konfigurationen, z. B. Doppelreihenanschlußgehäuse) angebracht. Der Chip 10 weist eine Mehrzahl von leitfähigen Drahtbondanschlußflächen auf, wie z. B. die Anschlußfläche 18, die um den Umfang des Chips 10 angeordnet ist. Diese Drahtbondanschlußflächen 18 sind mit der Schaltungsanordnung auf dem Chip 10 verbunden, um elektrische Verbindungen herzustellen, wie z. B. Leistungs-, Masse- und verschiedene Signal-Verbindungen, abhängig von der Schaltungsanordnung des Chips. Um diese Verbindungen außerhalb des Chips verfügbar zu machen, sind Anschlußflächen, wie z. B. Anschlußfläche 18, elektrisch unter Verwendung von Feinverdrahtungen verbunden, wie z. B. der Feinverdrahtung 22, die mit den Anschlußflächen 18 und entsprechenden Drahtbondanschlußflächen 28 auf dem Chipträger 14 verbunden sind. Der Chipträger 14 stellt dann Zwischenverbindungen zu einer anderen Schaltungsanordnung bereit, durch Verwendung von Lötstiften oder Anschlußflächen, die mit den Anschlußflächen des Chipträgers verbunden sind, wie z. B. der Anschlußfläche 28.
  • Derartige Drahtbondtechniken wurden viele Jahre lang erfolgreich verwendet und finden heute noch häufige Verwendung. Die oben genannte Drahtbondtechnik weist jedoch insofern Einschränkungen auf, daß die Drahtbondanschlußflächen üblicherweise entlang des Umfangs des Halbleiterchips angeordnet sein müssen. Dies schränkt die Anzahl von Verbindungen ein, die hergestellt werden können. Ferner können Leistungs- und Masse-Verbindungen, die zu der Schaltungsanordnung bereitgestellt sind, die in einem zentralen Bereich des Chips positioniert ist, eine bedeutende Distanz von der Drahtbondanschlußfläche 18 aufweisen. Während die Halbleiterverarbeitungstechnik ständig verbessert wird, können die Leiter, die zum Tragen derartiger Leistungs- und Masse- Verbindungen verwendet werden, äußerst fein sein, was zu einer inakzeptablen Impedanz zwischen der Drahtbondstelle und der Schaltungsanordnung führt, die mit Leistung versorgt wird.
  • Diesen Problemen wird bei einer Lötmittelhöckerchipverbindungstechnik begegnet, die in Fig. 2 dargestellt ist. Diese Technik, obwohl dieselbe ursprünglich in den 60er Jahren eingeführt wurde, wurde in den letzten Jahren verbreiteter angenommen. Bei dieser Technik sind Lötmittelanschlußflächen an einer gegebenen Position eines Halbleiterchips 38 und entsprechenden Anschlußflächen positioniert, die auf einem Chipträger oder einem anderen Substrat 44 vorgesehen sind, mit dem der Chip verbunden werden soll. Lötmittelhöcker, wie z. B. der, der bei 46 angezeigt ist, werden dann auf den Chip 38 mittels Siebdrucken aufgedruckt, an der Position der Lötmittelanschlußflächen des Chips, durch eine Maske, die ermöglicht, daß Lötmittel nur an den gewünschten Positionen aufgebracht wird. Der Chip 38 wird dann auf dem Substrat 44 in Position gebracht, wodurch die Lötmittelanschlußflächen des Chips 38 mit jenen des Substrats 44 ausgerichtet werden, und die Anordnung wird erwärmt, um zu verursachen, daß das Lötmittel fließt und sowohl eine mechanische als auch eine elektrische Verbindung erzeugt wird.
  • Bei dieser verbesserte Lötmittelhöckertechnik kann eine viel höhere Dichte erreicht werden, und die elektrischen Zwischenverbindungen können an praktisch jeder Position der Oberfläche des Chips hergestellt werden. Wenn sich jedoch die Dichte der Schaltungsanordnung erhöht, die auf dem Chip bereitgestellt ist, tritt ein zusätzliches Problem auf.
  • Wenn der Chip eine Schaltungsanordnung enthält, die unter Verwendung eines Prozesses mit relativ niedriger Auflösung hergestellt wurde (z. B. einer Mikroleitungstechnik größer als 0,09), und der Chip eine Logikschaltungsanordnung enthält, die selektiv aktiviert oder deaktiviert werden kann (z. B. um eine Redundanz, eine selektive Funktionalität oder eine selektive Konfiguration bereitzustellen), ist es oft ausreichend, einfach Takte zu der Schaltungsanordnung zu deaktivieren, die deaktiviert werden soll. Wenn die Leitungsauflösungen jedoch immer kleiner werden, z. B. unter 0,09 µm, kann der Leistungsverbrauch der Logikschaltungsanordnung aufgrund von Leckstrom ein bedeutender Beitrag zu dem Gesamtleistungsverbrauch sein. Aufgrund von Variationen bei der tatsächlichen Schaltungskonfiguration sollten die oben genannten Leitungsgrößen jedoch ausschließlich als exemplarisch für das potentielle Problem betrachtet werden.
  • Es ist die Aufgabe der vorliegenden Erfindung, ein integriertes Schaltungsbauelement mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein integriertes Schaltungsbauelement gemäß Anspruch 1 gelöst.
  • Die vorliegende Erfindung bezieht sich allgemein auf ein Halbleiterhäusen. Objekte, Vorteile und Merkmale der Erfindung werden für Fachleute auf dem Gebiet nach Berücksichtigung der nachfolgenden, detaillierten Beschreibung der Erfindung offensichtlich.
  • Bei einem Ausführungsbeispiel, das der vorliegenden Erfindung entspricht, wird das selektive Aufbringen von Lötmittelhöckern beim Befestigen eines integrierten Schaltungschips an einem Gehäuse verwendet, wie z. B. einem Chipträger oder einem anderen Substrat. Lötmittelhöcker werden bei einem Häusungsprozess für integrierte Schaltungen mit Lötmittelhöckern selektiv aufgebracht, so daß Abschnitte einer Schaltung effektiv deaktiviert werden können. Die Höcker können selektiv unter Verwendung mehrerer Lötmittelmasken aufgebracht werden, eine für jede gewünschte Lötmittelhöckerstruktur, oder dieselben können anderweitig in mehreren Strukturen aufgebracht werden, abhängig davon, welche Abschnitte der Schaltungsanordnung aktiv sein sollen und welche deaktiviert sein sollen.
  • Ein Verfahren, das einem Ausführungsbeispiel der vorliegenden Erfindung entspricht, des Verbindens eines integrierten Schaltungschips mit einem Substrat, umfaßt das Identifizieren eines Schaltungsanordnungsblocks, der deaktiviert werden soll, innerhalb des integrierten Schaltungschips; das Aufbringen einer Lötmittelhöckerstruktur entweder auf den Chip oder auf das Substrat, wobei die Lötmittelhöckerstruktur zumindest einen Lötmittelhöcker ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird; das Plazieren des integrierten Schaltungschips auf dem Substrat, wobei die Lötmittelanschlußflächen auf dem Chip mit entsprechenden Lötmittelanschlußflächen auf dem Substrat ausgerichtet sind, und wobei die Struktur der Lötmittelhöcker zwischen dem Chip und dem Substrat angeordnet ist; und Erwärmen der Lötmittelhöcker, um zu verursachen, daß das Lötmittel fließt und elektrische Verbindungen zwischen dem Substrat und dem Chip bildet.
  • Ein weiteres Verfahren des Aufbringens von Lötmittelhöckern zum Löten eines Substrats an einen integrierten Schaltungschip, das einem Ausführungsbeispiel der vorliegenden Erfindung entspricht, umfaßt das Identifizieren eines Schaltungsanordnungsblocks auf dem integrierten Schaltungschip, der deaktiviert werden soll; und das Aufbringen einer Lötmittelhöckerstruktur entweder auf den Chip oder auf das Substrat, wobei die Lötmittelhöckerstruktur zumindest einen Lötmittelhöcker ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird, der deaktiviert werden soll.
  • Ein anderes Verfahren des Konfigurierens einer Funktionalität eines integrierten Schaltungschips, das einem Ausführungsbeispiel der vorliegenden Erfindung entspricht, umfaßt das Identifizieren eines Schaltungsanordnungsblocks, um durch selektives Herstellen einer elektrischen Verbindung zwischen einem Substrat und einem integrierten Schaltungschip konfiguriert zu sein; das Aufbringen einer Lötmittelhöckerstruktur entweder auf den Chip oder auf das Substrat, wobei die Lötmittelhöckerstruktur selektiv zumindest einen Lötmittelhöcker ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird; Plazieren des integrierten Schaltungschips auf dem Substrat, wobei Lötmittelanschlußflächen auf dem Chip mit Lötmittelanschlußflächen auf dem Substrat ausgerichtet sind und die Lötmittelhöckerstruktur zwischen denselben angeordnet ist; und Erwärmen der Lötmittelhöcker, um zu verursachen, daß das Lötmittel fließt und elektrische Verbindungen zwischen dem Substrat und dem Chip bildet.
  • Ein integriertes Schaltungsbauelement, das bestimmten Ausführungsbeispielen der vorliegenden Erfindung entspricht, weist einen integrierten Schaltungschip auf, der eine Mehrzahl von Lötmittelanschlußflächen aufweist, die zum Übermitteln von Signalen zu und von dem Chip verwendet werden, wobei die integrierte Schaltung eine Mehrzahl von Schaltungsanordnungsblöcken aufweist. Ein Substrat weist eine Mehrzahl von Lötmittelanschlußflächen auf, die zumindest einem Abschnitt der Lötmittelanschlußflächen des integrierten Schaltungschips entsprechen. Eine Mehrzahl von Lötmittelhöckern verbindet das Substrat mit dem integrierten Schaltungschip, und zumindest einer der Schaltungsanordnungsblöcke ist aufgrund der Weglassung eines Lötmittelhöckers für zumindest eine Verbindung zwischen dem Substrat und dem zumindest einen der Mehrzahl von Schaltungsanordnungsblöcken konfiguriert.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
  • Fig. 1 ein herkömmliches Drahtbondgehäuse für eine integrierte Schaltung;
  • Fig. 2 eine Lötmittelhöckerhäusungstechnik für eine integrierte Schaltung;
  • Fig. 3 eine exemplarische Schaltungskonfiguration eines integrierten Schaltungschips, die einem darstellenden Ausführungsbeispiel der vorliegenden Erfindung entspricht;
  • Fig. 4 eine erste exemplarische Lötmittelhöckerstruktur, die für den exemplarischen integrierten Schaltungschip aus Fig. 3 verwendet wird;
  • Fig. 5 eine zweite exemplarische Lötmittelhöckerstruktur, die für den exemplarischen integrierten Schaltungschip aus Fig. 3 verwendet wird;
  • Fig. 6 eine dritte exemplarische Lötmittelhöckerstruktur, die für den exemplarischen integrierten Schaltungschip aus Fig. 3 verwendet wird; und
  • Fig. 7 ein Flußdiagramm, das die Operation eines Prozesses darstellt, der einem Ausführungsbeispiel der vorliegenden Erfindung entspricht.
  • Während diese Erfindung Ausführungsbeispiele in vielen unterschiedlichen Formen ermöglicht, sind in den Zeichnungen spezifische Ausführungsbeispiele gezeigt und dieselben werden hierin detailliert beschrieben, wobei darauf hingewiesen wird, daß die vorliegende Offenbarung als ein Beispiel der Prinzipien der Erfindung betrachtet werden soll und die Erfindung nicht auf die spezifischen gezeigten und beschriebenen Ausführungsbeispiele beschränken soll. Bei der nachfolgenden Beschreibung werden gleiche Bezugszeichen verwendet, um die gleichen, ähnliche oder entsprechende Teile in den unterschiedlichen Ansichten der Zeichnungen zu beschreiben.
  • Bezug nehmend nun auf Fig. 3 ist ein darstellendes Beispiel eines integrierten Schaltungschips 100 dargestellt. Bei dem Chip 100 sind Schaltungsanordnungsblöcke dargestellt, die die Position der Schaltungsanordnung auf dem Chip 100 zeigen. Bei diesem Beispiel ist eine Mikroprozessorschaltung unter Verwendung eines ersten Mikroprozessorkerns (CPU) 108 und eines zweiten Mikroprozessorkerns 112 zusammen mit einer Busschnittstelle und einer Taktschaltungsanordnung 116 und einem Cache-Speicher 120 implementiert. Bei dieser Anordnung können die Mikroprozessorkerne 108 und 112 eine Redundanz der Funktion liefern, so daß der Chip funktionell auf einem akzeptablen Pegel ist, wenn einer der Mikroprozessorkerne 108 oder 112 funktionsfähig ist. Wenn beide Kerne 108 und 112 funktionsfähig sind, kann bei diesem Chip ein höherer Verhaltenspegel erreicht werden (d. h. ein höherer Verarbeitungsleistungspegel kann durch Verwendung von dualen, parallelen Prozessoren erreicht werden). Das Funktionieren oder der Ausfall der zwei Mikroprozessorkerne kann während einer Chipsondentestoperation bestimmt werden.
  • Fig. 4 stellt eine Lötmittelhöckerstruktur dar, wie sie auf dem Chip 100 erscheinen würde, wenn die gesamte Schaltungsanordnung funktionsfähig ist, und dieselbe muß mit dem Substrat verbunden werden. Die Positionen der Schaltungsanordnung 108, 112, 116 und 120 sind durch gestrichelte Linien und die Schaltungsbezugszeichennummern dargestellt.
  • Die dargestellten Lötmittelhöckerstrukturen werden unter Verwendung einer Maske auf den Chip aufgebracht, die ermöglicht, daß Lötmittel selektiv durch die Maske auf die Lötmittelanschlußflächenpositionen aufgebracht wird, oder unter Verwendung einer anderen Technik, um Lötmittel nur auf die Anschlußflächenpositionen aufzubringen. Bei anderen, entsprechenden Prozessen könnte das Lötmittel gleichermaßen auf das Substrat und nicht den Chip aufgebracht werden. Zu Zwecken dieses darstellenden Beispiels sei angenommen, daß eine Leistungsversorgungsspannung an die Schaltung 108 durch den Lötmittelhöcker 124 und Masse an dem Lötmittelhöcker 130 angelegt wird. Auf ähnliche Weise sei angenommen, daß die Leistungsversorgungsspannung an den Lötmittelhöcker 134 angelegt wird und an dem Lötmittelhöcker 140 für die Schaltung 112 mit Masse verbunden ist. Somit werden beide Schaltungen 108 und 112 mit Leistung versorgt und sind funktionsfähig, unter Verwendung dieser Lötmittelhöckerstruktur.
  • Gemäß bestimmten Aspekten der vorliegenden Erfindung kann eine modifizierte Lötmittelhöckerstruktur verwendet werden, um eine unbenutzte oder nicht funktionsfähige Schaltung vollständig zu isolieren, wie in Fig. 5 dargestellt ist. Die Positionen der Schaltungsanordnung 108, 112, 116 und 120 sind wiederum durch gestrichelte Linien und Schaltungsbezugszeichen dargestellt. Bei dieser Darstellung muß die Schaltung 108 effektiv deaktiviert werden, durch eine nicht vorhandene Verbindung mit der Leistungsversorgungsspannung und mit Masse. Diese Verbindungen, zusammen mit allen anderen Verbindungen dieser Darstellung, werden weggelassen, durch Verwendung einer unterschiedlichen Lötmaske als der, die im Zusammenhang mit Fig. 4 beschrieben wurde. Die Lötmaske, die verwendet wurde, um ein Lötmittel auf den Chip 100 in Fig. 5 aufzubringen, weist keine Vorkehrung auf, um zu ermöglichen, daß ein Lötmittel aufgebracht wird, um eine Schaltungsanordnung der Schaltung 108 zu anzuschließen. Somit werden an der Schaltung 108 keine Leistungs- oder Masseverbindungen hergestellt, und die Schaltung wird von der verbleibenden Schaltungsanordnung des Chips isoliert und deaktiviert. Alle Verbindungen werden zu der Schaltung 112 hergestellt, so daß bei dem beispielhaften Ausführungsbeispiel ein einzelner Mikroprozessorkern 112 in dem Chip aktiv ist, der gemäß Fig. 5 gelötet ist. Das Substrat, das in Verbindung mit dieser Lötmittelhöckerstruktur verwendet wird, kann identisch zu dem sein, das in Verbindung mit Fig. 4 verwendet wird, und kann einen vollständigen Satz von Lötmittelanschlußflächen einlagern oder kann die Lötmittelanschlußflächen weglassen, die der Schaltung 108 zugeordnet sind, ohne von der Erfindung abzuweichen.
  • Fig. 6 stellt eine andere exemplarische Lötmittelhöckeranordnung dar, bei der die Schaltung 112 deaktiviert ist und die Schaltung 108 aktiviert ist. Die Positionen der Schaltungsanordnung 108, 112, 116 und 120 sind wiederum durch gestrichelte Linien und die Schaltungsbezugszeichen dargestellt. Bei diesem Beispiel wird die Schaltung 112 unter Verwendung einer dritten Lötmittelmaske oder eines anderen Mechanismus deaktiviert, um selektiv Lötmittel auf den Chip aufzubringen. Somit werden bei diesem Ausführungsbeispiel Leistungs- und andere Verbindungen zu der Schaltung 112 weggelassen, um die Schaltung effektiv zu deaktivieren. Bei dieser Darstellung ist die Lötmittelanschlußfläche 140 jedoch weiterhin angeschlossen, um eine stabile Massesubstratverbindung über die unbenutzte Schaltung 112 herzustellen. Das Substrat, das in Verbindung mit dieser Lötmittelhöckerstruktur verwendet wird, kann wiederum identisch zu dem sein, das in Verbindung mit Fig. 4 verwendet wird, und kann einen kompletten Satz von Lötmittelanschlußflächen einlagern oder kann die Lötmittelanschlußflächen weglassen, die der Schaltung 112 zugeordnet sind (außer der Masseanschlußfläche 140), ohne von der Erfindung abzuweichen.
  • Durch Verwendung der vorliegenden Erfindung, um die unbenutzte Schaltungsanordnung vollständig zu deaktivieren (egal, ob dieselbe fehlerhaft ist oder optional gemäß Entwurf), kann der Leistungsverbrauch durch eine unbenutzte Schaltungsanordnung praktisch beseitigt werden. Ein einziger Chipentwurf kann somit für mehrere Anwendungen verwendet werden (z. B. Mikroprozessoren hoher und niedrigerer Verarbeitungsleistung) oder die fehlerhafte Schaltungsanordnung kann deaktiviert werden (z. B. können fehlerhafte Abschnitte des Speichers abgeschaltet werden). Ferner kann eine geeignete Verbindung durch Entfernen der Lötmittelhöcker bei anderen Ausführungsbeispielen weggelassen werden, wie beschrieben wurde (z. B. durch Verwendung einer speziell entworfenen Maske oder anderer Techniken), so daß ein Schaltungsblock deaktiviert oder eine Schaltung neu konfiguriert wird. Beispielsweise kann ein Logikgattereingang, der einen Endwiderstand aufweist, selektiv mit Masse verbunden sein, um einen hartverdrahteten Logiksignaleingang zu einer Logikschaltung bereitzustellen, durch selektives Bereitstellen oder Weglassen eines Lötmittelhöckers, um die Verbindung von dem Eingang des Gatters zu Masse herzustellen. Fachleuten auf dem Gebiet sind viele andere Verwendungen für die vorliegende Technik bekannt.
  • Ein Prozeß, durch den die Erfindung implementiert werden kann, ist in Fig. 7 als Prozeß 200 beginnend bei 204 dargestellt. Bei 208 wird ein Wafer, der eine Sammlung von Chips enthält, verarbeitet, um eine Mehrzahl von integrierten Schaltungschips herzustellen. Bei 212 wird der Wafer in einzelne Chips geschnitten, durch eine geeignete Technik, wie z. B. Sägen. Jeder einzelne Chip kann dann bei 216 getestet oder anderweitig sortiert oder in Gruppen von einem oder mehreren Chips aufgeteilt werden, basierend auf einem geeigneten Kriterium (z. B. Fehler, Verhalten, Inventarbedarf etc.). Bei 220 wird Lötmittel auf die Chips aufgebracht (oder die Substrate), gemäß der Gruppierung von 216, so daß Gruppen von bestimmten Chips bestimmten Lötmittelhöckerstrukturen zugeordnet werden. Dies kann unter Verwendung mehrerer Masken erreicht werden - eine für jede Gruppe, oder unter Verwendung eines anderen geeigneten Mechanismus zum Aufbringen von Lötmittelhöckerstrukturen bei variierenden Anordnungen. Der geeignete Chip wird an seinen Ort auf dem Substrat gesetzt, mit dem gewünschten Satz von Lötmittelhöckern, bei 224, und die Anordnung wird bei 228 erwärmt, um zu verursachen, daß das Lötmittel fließt und den Chip an das Substrat anbringt. Jeder Chip kann dann bei 234, wenn nötig, getestet werden und der Prozeß endet bei 240.
  • Fachleute auf dem Gebiet werden erkennen, daß der Prozeß 200 in einer leicht unterschiedlichen Reihenfolge zu der ausgeführt werden kann, die dargestellt ist (z. B. Umkehren der Reihenfolge von 212 und 216), ohne von der Erfindung abzuweichen. Ferner, obwohl das Lötmittel üblicherweise auf den Chip aufgebracht wird, könnte das Lötmittel bei anderen Ausführungsbeispielen gleichermaßen auf das Substrat aufgebracht werden. Zusätzlich dazu können Prozeßabschnitte hinzugefügt oder weggenommen werden, abhängig von den Produktionsumständen, ohne von der Erfindung abzuweichen.
  • Somit wird ein Bauelement und ein Verfahren geschaffen, bei denen Abschnitte eines integrierten Schaltungschips zu der Zeit des Häusens deaktiviert werden können, um die Funktionalität des Chips zu modifizieren oder unter redundanten Schaltungen auszuwählen. Lötmittelhöcker werden selektiv bei einem integrierten Schaltungslötmittelhöckerhäusungsprozeß aufgebracht, so daß Abschnitte einer Schaltung effektiv deaktiviert werden können. Die Höcker können selektiv unter Verwendung mehrerer Lötmittelmasken aufgebracht werden, eine für jede Struktur von gewünschten Lötmittelhöckern, oder dieselben können anderweitig in mehreren Strukturen aufgebracht werden, abhängig davon, welche Abschnitte der Schaltungsanordnung aktiv und welche deaktiviert sein sollen. Bei diesem Bauelement und diesem Verfahren wird der Leistungsverbrauch deaktivierter Schaltungen reduziert oder praktisch beseitigt, um die Leistungseffizienz der Schaltung zu verbessern. Diese Technik kann sogar verwendet werden, um Fehler aufgrund einer Verbindung einer Versorgungsleitung zu Masse bei einem fehlerhaften Schaltungsblock zu isolieren. Ferner kann die Schaltungsanordnung unter Verwendung der vorliegenden Erfindung neu konfiguriert oder deaktiviert werden, um eine hartverdrahtete Neukonfiguration eines integrierten Schaltungschips bereitzustellen.
  • Fachleute auf dem Gebiet werden erkennen, daß die vorliegende Erfindung in Bezug auf exemplarische Ausführungsbeispiele basierend auf der Verwendung einer integrierten Schaltung beschrieben wurde, die mehrere Mikroprozessorkerne aufweist, wobei die vorliegende Erfindung jedoch mit jeder Schaltung verwendet werden kann, bei der ein Bedarf oder ein Wunsch besteht, Abschnitte der Schaltungsanordnung auf dem Chip zu deaktivieren, sei es zur Steuerung der Funktionalität oder zur Isolierung von Fehlern.

Claims (33)

1. Verfahren zum Verbinden eines integrierten Schaltungschips (38, 100) mit einem Substrat (42), das folgende Schritte aufweist:
Identifizieren eines Schaltungsanordnungsblocks (108, 112, 116, 120), der innerhalb des integrierten Schaltungschips (38, 100) deaktiviert werden soll;
Anbringen einer Lötmittelhöckerstruktur entweder an den Chip oder auf das Substrat (42), wobei die Lötmittelhöckerstruktur zumindest einen Lötmittelhöcker (46) ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird;
Plazieren des integrieren Schaltungschips (38, 100) auf dem Substrat (42), wobei die Lötmittelanschlußflächen auf dem Chip mit den entsprechenden Lötmittelanschlußflächen auf dem Substrat ausgerichtet sind und wobei die Struktur der Lötmittelhöcker zwischen dem Chip und dem Substrat (42) angeordnet ist; und
Erwärmen der Lötmittelhöcker (46), um zu bewirken, daß das Lötmittel fließt und elektrische Verbindungen zwischen dem Substrat (42) und dem Chip (38, 100) bildet.
2. Verfahren gemäß Anspruch 1, bei dem der ausgeschlossene Lötmittelhöcker, falls vorhanden, eine Leistungsversorgungsspannung zu dem Schaltungsanordnungsblock (108, 112, 116, 120) übertragen würde.
3. Verfahren gemäß Anspruch 1 oder 2, bei dem das Aufbringen durch Aufbringen von Lötmittel durch eine Maske ausgeführt wird, die gemäß dem Schaltungsanordnungsblock ausgewählt wird, der deaktiviert werden soll.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, bei dem das Identifizieren durch Testen der Schaltungsanordnungsblöcke (108, 112, 116, 120) nach Funktionsfähigkeit ausgeführt wird, und bei der Schaltungsanordnungsblock, der deaktiviert werden soll, als nicht funktionsfähig bestimmt wird.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, bei dem das Identifizieren durch das Bestimmen ausgeführt wird, daß ein spezifiziertes Verhaltenskriterium erforderlich ist.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, bei dem der Schaltungsanordnungsblock (108, 112, 116, 120), der deaktiviert werden soll, einen aus einer Mehrzahl von Mikroprozessorkernen aufweist.
7. Verfahren gemäß einem der Ansprüche 1 bis 6, bei dem der Schaltungsanordnungsblock, der deaktiviert werden soll, einen aus einer Mehrzahl von Speicherblöcken aufweist.
8. Verfahren gemäß einem der Ansprüche 1 bis 7, bei dem der Schaltungsanordnungsblock (108, 112, 116, 120), der deaktiviert werden soll, einen aus einer Mehrzahl von redundanten Schaltungsanordnungsblöcken aufweist.
9. Verfahren gemäß einem der Ansprüche 1 bis 8, bei dem das Aufbringen ferner das Aufbringen eines Lötmittelhöckers aufweist, der verwendet wird, um den Schaltungsanordnungsblock, der deaktiviert werden soll, mit Masse zu verbinden.
10. Verfahren zum Aufbringen von Lötmittelhöckern zum Löten eines Substrats (42) an einen integrierten Schaltungschip (38, 100), das folgende Schritte aufweist:
Identifizieren eines Schaltungsanordnungsblocks (108, 112, 116, 120) auf dem integrierten Schaltungschip (38, 100), der deaktiviert werden soll; und
Aufbringen einer Struktur von Lötmittelhöckern (46) entweder auf den Chip oder das Substrat, wobei die Struktur der Lötmittelhöcker zumindest einen Lötmittelhöcker ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird, der deaktiviert werden soll.
11. Verfahren gemäß Anspruch 10, bei dem der ausgeschlossene Lötmittelhöcker, falls vorhanden, eine Leistungsversorgungsspannung an den Schaltungsanordnungsblock (108, 112, 116, 120) übertragen würde.
12. Verfahren gemäß Anspruch 10 oder 11, bei dem das Aufbringen durch das Aufbringen eines Lötmittels durch eine Maske ausgeführt wird, die gemäß dem Schaltungsanordnungsblock ausgewählt wird, der deaktiviert werden soll.
13. Verfahren gemäß einem der Ansprüche 10 bis 12, bei dem das Identifizieren durch das Testen der Schaltungsanordnungsblöcke nach Funktionsfähigkeit ausgeführt wird, und bei dem der Schaltungsanordnungsblock (108, 112, 116, 120), der deaktiviert werden soll, als nicht funktionsfähig bestimmt wird.
14. Verfahren gemäß einem der Ansprüche 10 bis 13, bei dem das Identifizieren durch das Bestimmen ausgeführt wird, daß ein spezifiziertes Verhaltenskriterium erforderlich ist.
15. Verfahren gemäß einem der Ansprüche 10 bis 14, bei dem der Schaltungsanordnungsblock, der deaktiviert werden soll, einen aus einer Mehrzahl von Mikroprozessorkernen aufweist.
16. Verfahren gemäß einem der Ansprüche 10 bis 15, bei dem der Schaltungsanordnungsblock (108, 112, 116, 120), der deaktiviert werden soll, einen aus einer Mehrzahl von Speicherblöcken aufweist.
17. Verfahren gemäß einem der Ansprüche 10 bis 16, bei dem der Schaltungsanordnungsblock, der deaktiviert werden soll, einen aus einer Mehrzahl von redundanten Schaltungsanordnungsblöcken aufweist.
18. Verfahren gemäß einem der Ansprüche 10 bis 17, bei dem das Aufbringen ferner das Aufbringen eines Lötmittelhöckers aufweist, der verwendet wird, um Masse mit dem Schaltungsanordnungsblock zu verbinden, der deaktiviert werden soll.
19. Verfahren zum Konfigurieren einer Funktionalität eines integrierten Schaltungschips, das folgende Schritte aufweist:
Identifizieren eines Schaltungsanordnungsblocks (108, 112, 116, 120), der durch selektives Herstellen einer elektrischen Verbindung zwischen einem Substrat (42) und einem integrierten Schaltungschip (38, 100) konfiguriert werden soll;
Aufbringen einer Struktur von Lötmittelhöckern (46) entweder auf den Chip oder das Substrat, wobei die Struktur der Lötmittelhöcker selektiv zumindest einen Lötmittelhöcker ausschließt, der für eine Verbindung mit dem Schaltungsanordnungsblock verwendet wird;
Plazieren des integrierten Schaltungschips auf dem Substrat (42), wobei Lötmittelanschlußflächen auf dem Chip mit Lötmittelanschlußflächen auf dem Substrat ausgerichtet sind und die Struktur der Lötmittelhöcker zwischen denselben angeordnet ist; und
Erwärmen der Lötmittelhöcker (46), um zu verursachen, daß das Lötmittel fließt und elektrische Verbindungen zwischen dem Substrat (42) und dem Chip (38, 100) bildet.
20. Verfahren gemäß Anspruch 19, bei dem der ausgeschlossene Lötmittelhöcker, falls vorhanden, eine Leistungsversorgungsspannung zu dem Schaltungsanordnungsblock (108, 112, 116, 120) übertragen würde.
21. Verfahren gemäß Anspruch 19 oder 20, bei dem der ausgeschlossene Lötmittelhöcker, falls vorhanden, ein Signal als ein Eingangssignal an eine Logikschaltung in dem Schaltungsanordnungsblock übertragen würde.
22. Verfahren gemäß einem der Ansprüche 19 bis 21, bei dem das Aufbringen durch Aufbringen eines Lötmittels durch eine Maske ausgeführt wird, die gemäß dem Schaltungsanordnungsblock ausgewählt wird, der deaktiviert werden soll.
23. Integriertes Schaltungsbauelement, das folgende Merkmale aufweist:
einen integrierten Schaltungschip (38, 100), der eine Mehrzahl von Lötmittelanschlußflächen (124, 130, 134, 140) aufweist, die zum Übertragen von Signalen zu und von dem Chip verwendet werden, wobei die integrierte Schaltung eine Mehrzahl von Schaltungsanordnungsblöcken (108, 112, 116, 120) aufweist;
ein Substrat (42), das eine Mehrzahl von Lötmittelanschlußflächen aufweist, die zumindest einem Abschnitt der Lötmittelanschlußflächen des integrierten Schaltungschips entsprechen;
eine Mehrzahl von Lötmittelhöckern (46), die das Substrat (42) mit dem integrierten Schaltungschip (38, 100) verbinden; und
wobei zumindest einer der Schaltungsanordnungsblöcke (108, 112, 116, 120) aufgrund der Weglassung eines Lötmittelhöckers für zumindest eine Verbindung zwischen dem Substrat (42) und dem zumindest einen der Mehrzahl von Schaltungsanordnungsblöcken (108, 112, 116, 120) konfiguriert ist.
24. Bauelement gemäß Anspruch 23, bei dem der eine aus der Mehrzahl von Schaltungsanordnungsblöcken (108, 112, 116, 120) durch die Weglassung eines Lötmittelhöckers (46), der eine Leistungsversorgungsspannung zu dem zumindest einen Schaltungsanordnungsblock (108, 112, 116, 120) liefert, deaktiviert ist.
25. Bauelement gemäß Anspruch 24, bei dem durch Testen der Mehrzahl von Schaltungsanordnungsblöcken (108, 112, 116, 120) der Schaltungsanordnungsblock, der deaktiviert ist, nach Funktionsfähigkeit identifiziert wird.
26. Bauelement gemäß Anspruch 24 oder 25, bei dem durch das Testen bestimmt wird, daß der Schaltungsanordnungsblock, der deaktiviert ist, nicht funktionsfähig ist.
27. Bauelement gemäß einem der Ansprüche 24 bis 26, bei dem der Schaltungsanordnungsblock, der deaktiviert ist, einen aus einer Mehrzahl von Mikroprozessorkernen aufweist.
28. Bauelement gemäß einem der Ansprüche 24 bis 27, bei dem der Schaltungsanordnungsblock, der deaktiviert ist, zumindest einen aus einer Mehrzahl von Speicherblöcken aufweist.
29. Bauelement gemäß einem der Ansprüche 24 bis 28, bei dem der Schaltungsanordnungsblock, der deaktiviert ist, einen aus einer Mehrzahl von redundanten Schaltungsanordnungsblöcken aufweist.
30. Bauelement gemäß einem der Ansprüche 24 bis 29, bei dem einer aus der Mehrzahl von Lötmittelhöckern das Substrat mit einem Masseknoten in dem Schaltungsanordnungsblock verbindet, der deaktiviert ist.
31. Bauelement gemäß einem der Ansprüche 23 bis 30, bei dem der weggelassene Lötmittelhöcker, falls vorhanden, das Substrat (42) mit einem Logikeingang verbinden würde, der einen Teil des Schaltungsanordnungsblockes bildet.
32. Bauelement gemäß einem der Ansprüche 23 bis 31, bei dem das Substrat (42) Teil eines Chipträgers bildet.
33. Bauelement gemäß einem der Ansprüche 23 bis 32, bei dem einer aus der Mehrzahl von Schaltungsanordnungsblöcken durch eine selektive Verbindung eines Signals mit einem Logikgatter konfiguriert ist.
DE10252588A 2001-11-16 2002-11-12 Selektive Lötmittelhöckeraufbringung Withdrawn DE10252588A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/016,039 US6645841B2 (en) 2001-11-16 2001-11-16 Selective solder bump application

Publications (1)

Publication Number Publication Date
DE10252588A1 true DE10252588A1 (de) 2003-07-10

Family

ID=21775049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10252588A Withdrawn DE10252588A1 (de) 2001-11-16 2002-11-12 Selektive Lötmittelhöckeraufbringung

Country Status (2)

Country Link
US (2) US6645841B2 (de)
DE (1) DE10252588A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734046B1 (en) * 2001-11-28 2004-05-11 Reshape, Inc. Method of customizing and using maps in generating the padring layout design
US6730527B1 (en) * 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
US7087441B2 (en) * 2004-10-21 2006-08-08 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
US7216324B2 (en) * 2005-03-11 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing chip package by re-using existing mask designs
JP2006310663A (ja) * 2005-04-28 2006-11-09 Toshiba Corp 演算処理装置
US20070090170A1 (en) * 2005-10-20 2007-04-26 Endicott Interconnect Technologies, Inc. Method of making a circuitized substrate having a plurality of solder connection sites thereon
JP4477044B2 (ja) * 2007-06-25 2010-06-09 株式会社東芝 半導体装置の製造方法
US8623040B2 (en) * 2009-07-01 2014-01-07 Alcon Research, Ltd. Phacoemulsification hook tip
CN109589003A (zh) * 2013-04-22 2019-04-09 坞司冬股份有限公司 披萨饼烤炉
DE102017010071A1 (de) 2016-11-02 2018-05-03 Mann+Hummel Gmbh Einheit zum Regeln oder Steuern eines Fluiddrucks
US11948807B2 (en) * 2021-03-30 2024-04-02 International Business Machines Corporation Feature selection through solder-ball population
US11963307B2 (en) 2021-03-30 2024-04-16 International Business Machines Corporation Vacuum-assisted BGA joint formation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6229219B1 (en) * 2000-03-29 2001-05-08 Advanced Micro Devices, Inc. Flip chip package compatible with multiple die footprints and method of assembling the same

Also Published As

Publication number Publication date
US20030096448A1 (en) 2003-05-22
US6933611B2 (en) 2005-08-23
US6645841B2 (en) 2003-11-11
US20040021140A1 (en) 2004-02-05

Similar Documents

Publication Publication Date Title
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE69615187T2 (de) Parallele prüfung eines cpu-cachespeichers sowie befehlseinheit
DE69219165T2 (de) Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung
DE60208579T2 (de) Mehrchip-verbindungssystem
DE3884049T2 (de) System zur Übertragungskontrolle eines integrierten Schaltkreises.
DE112009004562T5 (de) Halbleiterstückverbindungsüberwachungssystem und -verfahren
DE10139085A1 (de) Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
DE10252588A1 (de) Selektive Lötmittelhöckeraufbringung
DE10231168A1 (de) Verfahren zur Herstellung von elektrischen Kontakten
DE69805373T2 (de) Herstellungsverfahren für ein flüssigkristallanzeigenmodul
DE102016102291B4 (de) Halbleiterchip mit bruchdetektion
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
EP0074417B1 (de) Verfahren und Schaltungsanordnung zum Prüfen des mit einer Tristate-Treiberschaltung integrierten Schaltnetzes, das diese in den Zustand hoher Ausgangsimpedanz steuert
DE69633695T2 (de) Konfigurierbare Testkontakte zum Erleichtern der parallelen Prüfung von integrierten Schaltungen
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE69026809T2 (de) Verfahren zur Treibersteuerung integrierter Schaltungen während der Prüfung
DE69731713T2 (de) Prüfadaptermodul, das den Zugang zu einer Vorrichtung mit gitterförmig angeordneten Kügelchen (BGA) ermöglicht, ein derartiges Prüfadaptermodul enthaltendes System und Verwendung des Prüfadaptermoduls
DE19743264C2 (de) Verfahren zur Herstellung einer Emulationsschaltkreisanordnung sowie Emulationsschaltkreisanordnung mit zwei integrierten Schaltkreisen
DE69030359T2 (de) Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
DE4321211C2 (de) Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in")
EP0945735B1 (de) Anordnung zum Erkennen von Kontaktfehlern beim Testen von integrierten Schaltungen
DE4113034A1 (de) System und verfahren zum automatisierten bandbonden, die die reparatur erleichtern
DE102022203866A1 (de) Kommunikationssystem und Layout-Verfahren eines Kommunikationssystems
DE10342312A1 (de) Halbleiterwafertestsystem
EP0427328B1 (de) Verfahren zum Herstellen von integrierten Schaltungen sowie integrierte Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8130 Withdrawal