DE4321211C2 - Halbleiterwafer und Verfahren zu seiner Herstellung, sowie Halbleitervorrichtung und Prüfeinrichtung hierfür mit Voralterungsmöglichkeit ("burn-in") - Google Patents

Description

Die vorliegende Erfindung betrifft eine Prüfung einer Halb­ leitervorrichtung und eines Halbleiterwafers sowie insbe­ sondere Voraltern ("burn-in").

Fig. 21 zeigt ein Blockschaltbild einer Halbleitervorrich­ tung (im nachfolgenden als "IC" bezeichnet). Ein IC1 weist einen VCC-Anschluß 2, einen GND-Anschluß 3, Eingangsan­ schlüsse 4 und Ausgangsanschlüsse 5 auf. Ein an den Ein­ gangsanschluß 4 gelegtes Eingangssignal wird über Eingangs­ puffer 6 an einen Funktionsblock 7 übertragen und darin ver­ arbeitet. Der Funktionsblock 7 legt Ausgangssignale an die Ausgangsanschlüsse 5. Aus Gründen der Einfachheit ist die Verdrahtung, welche den VCC-Anschluß 2 und den GND-Anschluß 3 mit dem Funktionsblock 7 verbindet, weggelassen.

Fig. 22 zeigt ein Blockschaltbild einer sog. statischen Voralte­ rungseinrichtung 9a. Falls eine Voralterungseinrichtung 9a zur Durchführung des Voralterns verwendet wird, ist der IC1 in der Art eines verkapselten IC8 in die Voralterungsein­ richtung 9a eingebracht.

Die Voralterungseinrichtung 9a weist einen VCC-Anschluß 10 und einen GND-Anschluß 11 auf, und der VCC-Anschluß 2 und der GND-Anschluß 3 des IC1 (IC8) sind mit dem VCC-Anschluß 10 bzw. dem GND-Anschluß 11 der Voralterungseinrichtung 9a verbunden. Andererseits ist der Eingangsanschluß 4 des IC1 (IC8) entweder mit dem VCC-Anschluß 10 oder dem GND-Anschluß 11 verbunden, und sein Ausgangsanschluß 5 ist in den geöff­ neten Zustand versetzt.

Bei der Durchführung einer statischen Voralterung wird ein Potentialun­ terschied zwischen dem VCC-Anschluß 10 und dem GND-Anschluß 11 derart angelegt, daß er größer als beim tatsächlichen Be­ trieb ist, aber keine Zerstörung von Bauteilen verursacht wird. Hierdurch kann etwa die Hälfte der gesamten Bauteile belastet werden, und auf diese Weise wird eine Spannungsbe­ schleunigungsprüfung durchgeführt, bei der frühzeitig nicht konformierende Teile in einem frühen Stadium ausgesondert werden. Gleichzeitig wird eine Temperaturbeschleunigungsprü­ fung durchgeführt, in der die Umgebungstemperatur i.a. höher eingestellt wird.

Fig. 23 zeigt ein Blockschaltbild einer sog. dynamischen Voralte­ rungseinrichtung 9b. Im Unterschied zur statischen Voralte­ rungseinrichtung 9a weist sie zusätzlich einen Wechselstrom­ signalanschluß 13 auf. Ähnlich wie bei der Voralterungsein­ richtung 9a ist der IC1 in der Art des verkapselten IC8 in die Voralterungseinrichtung 9b eingebracht. Der VCC-Anschluß 2 und der GND-Anschluß 3 des IC1 (IC8) sind mit dem VCC-An­ schluß 10 bzw. dem GND-Anschluß 11 der Voralterungseinrich­ tung 9b verbunden, und der Ausgangsanschluß 5 ist in den ge­ öffneten Zustand versetzt.

Im Unterschied zur Voralterungseinrichtung 9a ist ein Teil des Eingangsanschlusses 4 des IC1 (IC8) nicht nur mit dem VCC-Anschluß 10 oder dem GND-Anschluß 11 der Voralterungs­ einrichtung 9b, sondern auch mit dem Wechselstromsignalan­ schluß 13 verbunden. Der Wechselstromsignalanschluß 13 ist mit einem externen Wellenformgenerator 12 verbunden. Bei ei­ ner dynamischen Voralterung ist der Wellenformgenerator 12 dazu ausgelegt, eine Wellenform zu erzeugen, mit welcher der Funktionsblock 7 effektiver arbeitet, sowie die Wellenform an das Teil des Eingangsanschlusses zu legen, um die Anzahl der belasteten Elemente erheblich zu vergrößern.

Was solch eine Halbleitervorrichtung betrifft, so unterscheiden sich die Arten von verkapselten integrierten Schaltungen untereinander in der Anzahl von Eingangsstiften, deren Anordnung und der Anordnung des VCC-Anschlusses und des GND-Anschlusses. Beispielweise muß Voraltern bei diesen unterschiedlichen Arten von Produkten durch unterschiedliche Verbindung einer Voralterungseinrichtung an eine verkapselte Halbleitervorrichtung durchgeführt werden, auch wenn sie offensichtlich in genau gleicher Konfiguration verkapselt sind.

Aus diesem Grund können auch in der gleichen Konfiguration verkapselte Voralterungseinrichtungen nicht standardisiert werden, was den Nachteil hat, daß alle Produkte kostspielige Voralterungseinrichtungen und Wellenformgeneratoren erfordern.

Außerdem wird Voraltern gewöhnlich an verkapselten Produkten durchgeführt, was den Nachteil hat, daß das Voraltern nicht an einem Wafer durchgeführt werden kann, welcher eine Mehrzahl von Chips umfaßt. Obwohl die gesteigerte Nachfrage nach Belieferung mit Chips (Belieferung der Verbraucher mit nicht-gekapselten bzw. nackten Chips) diesen Nachteil umgeht, sind Produkte in "Chip"-Form nicht ausreichend, um Verläßlichkeit zu gewährleisten.

Die DE 37 10 865 A1 offfenbart eine Halbleitervorrichtung, die zwischen einem Test- und Normalbetrieb umschaltbar ist. Das Umschalten der Halbleitervorrichtung erfolgt mittels des Anlegens bestimmter Spannungssignale an den Spannungsversorgungsanschluß der Halbleitervorrichtung. Zwischen dem Spannungsversorgungsanschluß und der zu testenden Schaltung in der Halbleitervorrichtung befindet sich eine Steuerschaltung, die eine Umschalteeinrichtung gemäß dem am Spannungsversorgungsanschluß aufgenommenen Spannungssignal zwischen dem Normalbetrieb und dem Testbetrieb umschaltet und ein für die jeweilige Betriebsart geeignetes Signal an die zu testende Schaltung in der Halbleitervorrichtung anlegt.

Die zuvor beschriebene Halbleitervorrichtung weist jedoch den Nachteil auf, daß sie während eines Testbetriebs lediglich an den Spannungsversorgungsanschluß der Halbleitervorrichtung das notwendige Spannungssignal anlegt, so daß nur ein bestimmter Teil der zu testenden Schaltung in der Halbleitervorrichtung mittels eines Voralterungstests geprüft werden kann. Des weiteren weist diese Vorrichtung auch bereits zuvor erwähnte Nachteile auf.

Folglich ist es die Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, bei welcher eine Voralterungseinrichtung für jede Verkapselung von IC's geeignet ist, sowie ein Verfahren zur Herstellung der Voralterungseinrichtung, sowie einen Halbleiterwafer zur Verfügung zu stellen, welcher in "Wafer"-Form geprüft werden kann, sowie ein hierfür geeignetes Herstellungsverfahren.

Diese Aufgabe wird erfindungsgemäß durch eine Halbleitervorrichtung gemäß Anspruch 1, einen Halbleiterwafer gemäß Anspruch 20, ein Verfahren zum Herstellen eines Halbleiterwafers gemäß Anspruch 27 und eine Prüfeinrichtung gemäß Anspruch 30 gelöst.

Weitere vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.

Es zeigt

Fig. 1 und 2 Blockschaltbilder einer ersten Ausführungsform nach der vorliegenden Erfindung;

Fig. 3 und 4 Blockschaltbilder einer zweiten Ausführungsform nach der vorliegenden Erfindung;

Fig. 5 ein Blockschaltbild einer dritten Ausführungsform nach der vorliegenden Erfindung;

Fig. 6 und 7 Blockschaltbilder einer vierten Ausführungsform nach der vorliegenden Erfindung;

Fig. 8 und 9 Draufsichten auf eine fünfte Ausführungsform nach der vorliegenden Erfindung;

Fig. 10, 11 und 12 Draufsichten auf eine sechste Ausführungsform nach der vorliegenden Erfindung;

Fig. 13 ein Ablaufdiagramm für die Herstellungsschritte einer siebten Ausführungsform nach der vorliegenden Erfindung;

Fig. 14 eine Draufsicht auf die siebte Ausführungsform nach der vorliegenden Erfindung;

Fig. 15 bis 18 Schnittansichten von Verfahrensschritten der siebten Ausführungsform nach der vorliegenden Erfindung;

Fig. 19 eine Draufsicht auf die siebte Ausführungsform nach der vorliegenden Erfindung;

Fig. 20 ein Blockschaltbild einer achten Ausführungsform nach der vorliegenden Erfindung; und

Fig. 21, 22 und 23 Blockschaltbilder einer herkömmlichen Halbleitervorrichtung.

Fig. 1 zeigt ein Blockschaltbild einer Struktur eines IC100 einer Halbleitervorrichtung nach der vorliegenden Erfindung. Der IC100 weist einen VCC-Anschluß 2, einen GND-Anschluß 3, Eingangsanschlüsse 4a und 4b und Ausgangsanschlüsse 5 sowie zusätzlich einen Voralterungseinrichtungseinstellanschluß 14 auf. Eingangssignale, welche an den Eingangsanschlüssen 4a und 4b erhalten werden, werden über eine Modusumschaltung 15 an einen Funktionsblock 7 übertragen, um darin verarbeitet zu werden. Der Funktionsblock 7 legt Ausgangssignale an die Ausgangsanschlüsse 5. Zur Vereinfachung ist die Verdrahtung, welche den VCC-Anschluß 2 und den GND-Anschluß 3 mit dem Funktionsblock 7 verbindet, weggelassen.

Die Modusumschaltung 15 besteht aus einer Gruppe von Gattern 16a mit jeweils zwei Eingängen, welche mit dem Eingangsan­ schluß 4a und dem Voralterungseinrichtungseinstellanschluß 14 verbunden sind, und einer Gruppe von Gattern 16b mit je­ weils zwei Eingängen, welche mit dem Eingangsanschluß 4b und dem Voralterungseinrichtungseinstellanschluß 14 verbunden sind.

Der Voralterungseinrichtungseinstellanschluß 14 erhält ein Prüfsignal von einer (später erläuterten) Voralterungsein­ richtung für die Prüfung des IC100. Das Prüfsignal nimmt bei der Durchführung des Voralterns ein logisches "Hoch" und an­ sonsten ein logisches "Niedrig" an.

Jedes der Gatter 16a führt eine logische Inversion relativ zu dem Voralterungseinrichtungseinstellanschluß 14 durch und kombiniert dann das Ergebnis mit dem am Eingangsanschluß 4a erhaltenen Signal, um ein Logikprodukt UND zu erstellen. So­ mit wird bei der Durchführung des Voralterns eine an den Eingangsanschluß 4a gelegte Logik entsprechend als "Niedrig" festgelegt, um sie an den Funktionsblock 7 zu legen. Jedes der Gatter 16b kombiniert Signale, welche am Voralterungs­ einrichtungseinstellanschluß 14 und am Eingangsanschluß 4b erhalten werden, um eine logische Summe ODER zu erstellen. Somit wird im Fall der Durchführung von Voraltern eine an den Eingangsanschluß 4b gelegte Logik entsprechend als "Hoch" festgelegt, um sie an den Funktionsblock 7 zu legen. Wenn andererseits kein Voraltern durchgeführt wird, wird ein ent­ weder am Eingangsanschluß 4a oder 4b erhaltenes Signal unter Beibehaltung seiner gegenwärtigen Logik an den Funktions­ block 7 gelegt.

Fig. 2 zeigt eine Verbindung zwischen einer als Prüfeinrich­ tung für eine Halbleitervorrichtung gemäß der vorliegenden Erfindung verwendeten Voralterungseinrichtung 90 und ICs 81 für die Verkapselung der IC100. Der VCC-Anschluß 2 und der GND-Anschluß 3 jedes IC100 (IC81) ist mit einem VCC-Anschluß 10 bzw. einem GND-Anschluß 11 der Voralterungseinrichtung 90 verbunden, und ihre Ausgänge sind in den geöffneten Zustand versetzt. Ein an den VCC-Anschluß 10 und den GND-Anschluß 11 der Voralterungseinrichtung 90 gelegter Potentialunterschied ist so angelegt, daß er größer ist als der bei normaler Ver­ wendung an den VCC-Anschluß 2 und den GND-Anschluß 3 des IC100 (IC81) gelegter, und daß keine Zerstörung von Bautei­ len verursacht wird, während die Umgebungstemperatur erhöht wird, um eine Voralterungsprüfung durchzuführen.

Wenn der wie obig dargestellte strukturierte IC100 einem Voraltern unterzogen wird, kann lediglich durch Anlegen ei­ nes Prüfsignals an den Voralterungseinrichtungseinstellan­ schluß 14 eine bestimmte Logik unabhängig von an den Ein­ gangsanschlüssen 4a und 4b erhaltenen Signalen an den Funk­ tionsblock 7 gelegt werden. Da, was das Prüfsignal betrifft, das logische "Hoch" angelegt wird, ist der Voralterungsein­ richtungseinstellanschluß 14 gemeinsam mit dem VCC-Anschluß 2 verbunden.

Wenn es also nicht erforderlich ist, die bei der Durchfüh­ rung des Voralterns verwendete Voralterungseinrichtung mit einem Eingangsanschluß zu verbinden, und wenn nur eine Stiftanordnung von VCC-Anschluß, GND-Anschluß 3 und Voralte­ rungseinrichtungseinstellanschluß 14 des IC81 standardisiert und bestimmt wird, wird Voraltern unabhängig von einer un­ terschiedlichen Stiftanordnung der Eingangsanschlüsse 4a und 4b durchgeführt. Somit kann die Voralterungseinrichtung 90 durch Verwendung des IC100 in jeder Verkapselung standardi­ siert werden.

Wenn darüber hinaus der IC100 nicht einem Voraltern unterzo­ gen wird, werden an die Eingangsanschlüsse 4a und 4b gelegte Signale unter Beibehaltung ihres gegenwärtigen Status an den Funktionsblock 7 gelegt, weshalb er als bestimmungsgemäßes Bauteil eingesetzt werden kann.

Fig. 3 zeigt ein Blockschaltbild einer Struktur eines IC101 einer Halbleitervorrichtung nach der vorliegenden Erfindung. Der IC101 weist eine Struktur auf, in welcher ein Eingangs­ anschluß 4c, ein Oszillator 17, ein Wellenformgenerator 18 und ein Selektor 19 zusätzlich zu den Bestandteilen des in der ersten bevorzugten Ausführungsform beschriebenen IC100 vorhanden sind.

In Fig. 3 unterbricht der Oszillator die Schwingung, wenn das Logiksignal eines von dem Voralterungseinrichtungseinstellan­ schluß 14 erhaltenen Prüfsignals "Niedrig" ist und schwingt, wenn das Logiksignal "Hoch" ist. Der Wellenformgenerator 18 erhält einen Ausgang von dem Oszillator 17, um ein bestimmtes Wech­ selstromsignal für dynamisches Voraltern an einen A-Eingang eines Selektors 19 zu legen. Der B-Eingang des Selektors 19 ist mit dem Eingangsanschluß 4c verbunden. Der Selektor 19 gibt selektiv das Eingangssignal des Eingangsanschlusses 4c aus, wenn ein Logiksignal des Prüfsignals "Niedrig" ist, oder einen bestimmten Wechselstromsignalausgang vom Wellenformgenerator 18, wenn das Logiksignal "Hoch" ist.

Somit legt der IC101 nicht nur gleichwertig die an die Ein­ gangsanschlüsse 4a und 4b gelegten Logikwerte als "Niedrig" bzw. "Hoch" fest, um sie an den Funktionsblock 7 zu legen, wenn er ähnlich wie der IC100 einem Voraltern unterzogen wird, sondern legt unabhängig von dem am Eingangsanschluß 4c erhaltenen Signal ein bestimmtes Wechselstromsignal an den Funktionsblock 7.

Bei dem wie vorstehend beschrieben strukturierten IC101 kann lediglich durch Bestimmung der Stiftanordnung von VCC-An­ schluß 2, GND-Anschluß 3 und Voralterungseinrichtungsein­ stellanschluß 14 ein Voraltern unabhängig von der anderen Stiftanordnung der Eingangsanschlüsse 4a, 4b und 4c durchge­ führt werden. Somit kann die Voralterungseinrichtung 90, ähnlich wie im Fall der Verwendung des IC100, für jede Ver­ kapselung standardisiert werden. Da es des weiteren nicht nötig ist, ein bestimmtes Wechselstromsignal extern in die Voralterungseinrichtung 90 einzuführen, sind ein externer Anschluß und ein damit verbundener Wellenformgenerator über­ flüssig. Mit anderen Worten bedeutet dies, daß die Voralte­ rungseinrichtung 90 allein angewendet werden kann, um entwe­ der statisches oder dynamisches Voraltern durchzuführen.

Fig. 4 zeigt ein Blockschaltbild einer Struktur des Wellen­ formgenerators 18. Ein Ausgang vom Oszillator 17 wird über einen Takteingangsanschluß 20 an eine ROM-Adressenerzeu­ gungsschaltung 23 gelegt. Der ROM ("Read Only Memory" / Nur- Lese-Speicher) 22 ist mit einer ROM-Adressenerzeugungsschal­ tung 23 verbunden, um in ihm gespeicherte Werte in Abhängig­ keit von Adressen, welche die ROM-Adressenerzeugungsschal­ tung 23 bestimmt, sequentiell an einen ROM-Ausgangsanschluß 21 zu legen.

Auf diese Weise ermöglicht der Wellenformgenerator 18, wel­ cher den ROM 22 beinhaltet, eine Wellenform, welche mit je­ der der zu programmierenden Funktionen jedes IC101 vereinbar ist. Somit kann eine Mehrzahl der ICs 101, von welchen jeder eine von den anderen unterschiedliche Funktion besitzt, gleichzeitig unter Verwendung der Voralterungseinrichtung 90 geprüft werden, wenn lediglich eine identische Verkapselung ver­ wendet wird und die Stiftanordnung von VCC-Anschluß 2, GND- Anschluß 3 und Voralterungseinrichtungseinstellanschluß 14 standardisiert und bestimmt ist.

Es ist auch möglich, einen Takteingang von außen direkt an den Wellenformgenerator zu legen, ohne daß der Oszillator 17 in der Struktur enthalten wäre.

Fig. 5 zeigt ein Blockschaltbild einer Struktur eines IC102 eines Halbleiters gemäß der vorliegenden Erfindung. Der IC102 weist eine Anordnung auf, in der eine Sicherung 27 zu­ sätzlich zu der Struktur des in der ersten Ausführungsform beschriebenen IC100 vorhanden ist.

Da die Sicherung 27 mit dem VCC-Anschluß 2 verbunden ist, verursacht ein darin fließender vorgegebener Strom ihr Durchschmelzen, wodurch das von dem VCC-Anschluß 2 an den Funktionsblock 7 zu legende Potential unterbrochen wird. Das Fließen des vorgegebenen Stroms zeigt an, daß ein Fehler vorhanden ist, welcher einen Über­ strom bedingt, und solch ein IC102 braucht keinem Voraltern mehr unterzogen zu werden.

Durch Einbringen der Sicherung 27 ist das Vorhandensein ei­ nes derartigen Störfaktors im weiter zu prüfenden IC102 selbstverständlich ausgeschlossen, und der zusätzliche Schritt der Entfernung solch eines nicht konformierenden IC102 wird überflüssig.

Wie schon in der ersten bevorzugten Ausführungsform erklärt, ist es aufgrund des während der Voralterungsoperation (Fig. 2) gemeinsam mit dem VCC-Anschluß 2 verbundenen Voralte­ rungseinrichtungseinstellanschlusses 14 von Nutzen, die Si­ cherung 27 zwischen dem Voralterungseinrichtungseinstellan­ schluß 14 und der Modusumschaltung wie in Fig. 5 vorzusehen, um die Wirkungen der dritten Ausführungsform zu verbessern.

Fig. 6 zeigt ein Blockschaltbild einer Struktur eines IC103 einer Halbleitervorrichtung nach der vorliegenden Erfindung. Der IC103 weist eine Struktur auf, in welcher eine Test­ schaltung 50, ein externer Takteingangsanschluß 34, ein Os­ zillatorüberwachungsanschluß 38 und ein Wellenformgenerator­ überwachungsanschluß 36 zusätzlich zu den Bestandteilen des in der zweiten Ausführungsform beschriebenen IC101 vorhanden sind.

Die Testschaltung 50 ist zwischen dem Oszillator 17 und dem Wellenformgenerator 18 vorgesehen, um ihren jeweiligen Be­ trieb zu testen, und die Ergebnisse können im Oszillator­ überwachungsanschluß 38 bzw. im Wellenformgeneratorüberwa­ chungsanschluß 36 bestätigt werden.

Fig. 7 zeigt ein Blockschaltbild eines Anschlußverhältnisses zwischen der Testschaltung 50, dem Oszillator 17, dem Wel­ lenformgenerator 18 und ihrer Umgebung. Die Testschaltung 50 besteht aus dem Selektor 19 und einem n-stufigen Schiebere­ gister 37. Der B-Eingang und der A-Eingang des Selektors 19 sind mit dem externen Takteingangsanschluß 34 bzw. dem Os­ zillator 17 verbunden, und der Y-Ausgang des Selektors ist mit dem Wellenformgenerator 18 verbunden. Das Schieberegi­ ster 37 besteht aus Flip-Flops in vielstufiger Reihenverbin­ dung zwischen dem Oszillator 17 und dem Oszillatorüberwa­ chungsanschluß 38. Der Wellenformgeneratorüberwachungsan­ schluß 36 ist mit dem Wellenformgenerator 18 verbunden.

Wenn der Logikwert eines an den Voralterungseinrichtungsein­ stellanschluß 14 gelegten Prüfsignals "Hoch" ist, wird Voral­ tern durchgeführt und der Betrieb des Oszillators 17 über­ prüft, und wenn der Logikwert "Niedrig" ist, wird gewöhnlicher Be­ trieb durchgeführt und der Betrieb des Wellenformgenerators 18 überprüft.

Wenn anfangs der Logikwert des Voralterungseinrichtungseinstell­ anschlusses 14 "Niedrig" ist, wählt der Selektor 19 seinen B- Eingang so, daß ein externer Takt, welcher am externen Tak­ teingangsanschluß 34 erhalten wird, an den Wellenformgenera­ tor 18 gelegt wird. Der Wellenformgenerator 18 arbeitet syn­ chron mit dem externen Takt. Somit kann der Betrieb des Wel­ lenformgenerators 18 durch externen Anschluß eines Prüfge­ räts an den externen Takteingangsanschluß 34 im Wellenform­ generatorüberwachungsanschluß 36 bestätigt werden, wenn kein Voraltern durchgeführt wird.

Da es natürlich nicht nötig ist, den Wellenformgenerator 18 zu betreiben, wenn der IC103 als bestimmungsgemäßes normales Bauteil verwen­ det wird, braucht dann der externe Takt nicht an den externen Takteingangsanschluß 34 gelegt zu werden.

Wenn dann das Logiksignal des an den Voralterungseinrichtungsein­ stellanschluß 14 gelegten Prüfsignals "Hoch" wird, wählt der Selektor 19 seinen A-Eingang so, daß ein Ausgang vom Oszil­ lator 17 an den Wellenformgenerator 18 gelegt wird. Wenn der Logikwert des Prüfsignals jedoch "Hoch" ist, unterbricht der Os­ zillator 17, das Schieberegister 37 wird initialisiert, und der Oszillatorüberwachungsanschluß 38 gibt einen "Niedrig"-Pe­ gel aus. Wenn sich der Logikwert des Prüfsignals von "Niedrig" zu "Hoch" verändert, beginnt der Oszillator 17 zu arbeiten, und der Logikpegel eines Flip-Flop der ersten Stufe ändert sich von "Niedrig" zu "Hoch" in Abhängigkeit der ersten ansteigenden Flanke des Ausgangs vom Oszillator.

Bei einem zweiten Anstieg des Ausgangs vom Oszillator 17 setzt sich ein logisches "Hoch" zu einem Flip-Flop der zweiten Stufe fort, und bei einem n-ten Anstieg des Ausgangs vom Os­ zillator 17 setzt sich das logische "Hoch" zu einem Flip-Flop der n-ten Stufe (der letzten Stufe) fort. Somit kann durch Überwachung der Logikpegel des Oszillatorüberwachungsanschlus­ ses 38 in Abhängigkeit davon, ob das logische "Hoch" nach ei­ ner entsprechenden Periode von Zeitabläufen erscheint, be­ stätigt werden, ob der Betrieb des Oszillators vorschriftsmäßig ist.

Da sich das Schieberegister 37 aus mehreren Stufen von Flip- Flops zusammensetzt, kann die Funktion des Oszillators mit großer Sicherheit erkannt werden, wo­ bei es aber auch möglich ist, die Anzahl der Stufen auf der Basis von früheren Erfahrungen zu reduzieren.

Bei Voraltern erzeugt der Wellenformgenerator 18 ein be­ stimmtes Wechselstromsignal an seinem Ausgangsanschluß 35, um es an den Funktionsblock 7 zu legen.

In der ersten bis vierten Ausführungsform wurden Ausfüh­ rungsformen in Bezug auf eine Halbleitervorrichtung nach der Verkapselung beschrieben. Der Halbleiterwafer gemäß der vor­ liegenden Erfindung kann jedoch im Chip-Zustand einem Voral­ tern unterzogen werden. Zuerst wird der Fall beschrieben, in dem ein IC102a mit einer ähnlichen Struktur wie der in der dritten Ausführungsform beschriebene IC102 in einem Halbleiterwafer 24 gebildet wird. Der Unterschied zwi­ schen dem IC102a und dem IC102 wird ebenfalls später be­ schrieben.

Fig. 8 zeigt schematisch die Struktur des Halbleiter­ wafers 24 gemäß der vorliegenden Erfindung. Auf dem Halblei­ terwafer 24 sind eine Mehrzahl von ICs 102a gebildet, welche durch eine Trennungslinie 30 voneinander getrennt sind. Bei dem Halbleiterwafer 24 ist eine Metallverdrahtung 25a auf einer Oberfläche gebildet, auf der die ICs 102a wie in Fig. 8 gezeigt gebildet sind. Im Vergleich zu dem IC102 weisen die ICs 102a zwar keinen Voralterungseinrichtungseinstellan­ schluß 14, aber die Metallverdrahtung 25a auf. Die Metall­ verdrahtung 25a entspricht dem in Fig. 5 beschriebenen Vor­ alterungseinrichtungseinstellanschluß 14 und erhält das Prüfsignal. Die Metallverdrahtung 25a ist über ein Kontakt­ loch 26 mit der Mehrzahl von ICs 102a gemeinsam verbunden.

In Fig. 9 ist eine vergrößerte Ansicht des Kontaktlochs 26 und seiner Umgebung gezeigt, um den Anschluß zwi­ schen der Metallverdrahtung 25a und dem IC102 herzustellen. Die Metallverdrahtung 25a ist über eine Verdrahtung 29a mit der Sicherung 27 verbunden. Ein in einem Chip erzeugtes Potential VCC ist über eine Verdrahtung 29a mit der Siche­ rung 27 verbunden. Die Verbindung zwischen der Metallver­ drahtung 25a und der Verdrahtung 29a besteht durch das Kontakt­ loch 26, während die Verbindung von gegenüberliegenden An­ schlüssen der Sicherung 27 durch das Kontaktloch 28 besteht.

Ein Anschlußpfad 60 ist die Elektrode, welche den in Fig. 5 gezeigten Eingangsanschlüssen 4a und 4b und den Ausgangsanschlüssen 5 entspricht. Die Verdrahtungen 29a und 29b, die Sicherung 27, und der Pfad 60 sind auf einer Seite eines Substrats 24a des Halbleiterwafers 24 gebildet und stellen zusammen einen Teil des IC102a dar.

Erneut mit Bezug auf Fig. 8 verbindet die Metallverdrahtung 25a gemeinsam die ICs 102a, welche alle im Halbleiterwafer 24 gebildet sind, und daher kann ein Prüfsignal überall an die Metallverdrahtung 25a gelegt werden. Ein weiteres gege­ benes Potential kann an die andere (Rück-)Seite des Sub­ strats 24a gelegt werden. Es ist möglich, eine solche Opera­ tion durchzuführen, wenn der angebrachte Halbleiterwafer 24 leitend ist.

Wenn es sich zum Beispiel bei dem Substrat 24a um ein P-Sub­ strat handelt, kann das Potential VCC an die Metallverdrah­ tung 25a und das Potential GND (die Erdung) von der Rück­ seite her an das Substrat 24a gelegt werden. Falls es sich bei dem Substrat 24a um ein N-Substrat handelt, können die angelegten Potentiale umgekehrt sein.

Somit werden die ICs 102a in dem Halbleiterwafer 24 im Chip- Zustand, d. h. ohne verkapselt zu sein, einem Voraltern un­ terzogen. Nach dem Voraltern werden die ICs 102a durch einen Schnitt entlang der Trennungslinie 30 voneinander getrennt. Als Ergebnis ist ein durch die Verdrahtung 25a verursachter, unerwünschter Kurzschluß zu erwarten, da die Verdrahtungs­ leitung 25a an einem Querschnitt eines jeden IC102a freige­ legt ist. Um dies zu vermeiden, kann der Pfad zwischen dem IC102a und der Verdrahtung 25a durch Abtrennen der Sicherung 27 unterbrochen werden.

Wenn die Sicherung 27 (zum Einstellen) mit einem Laser ge­ trennt wird, kann das Einstellen ohne Erhöhung der Anzahl von Metallätzungsvorgängen durchgeführt werden. Die Siche­ rung 27 kann sich ferner auf der Trennungslinie 30 befinden.

Ein Halbleiterwafer gemäß der vorliegenden Erfindung kann in einem Fall angewendet werden, in dem des weiteren der Oszil­ lator 17 und der Wellenformgenerator 18 des IC101 wie in der zweiten bevorzugten Ausführungsform vorgesehen sind.

Fig. 10 zeigt ein vergrößertes Diagramm des Kontaktl­ ochs 26 und seiner Umgebung auf dem Halbleiterwafer nach der vorliegenden Erfindung. Eine in Fig. 10 gezeigte Struktur besteht darin, daß der Oszillator 17 und der Wellenformgene­ rator auf die Trennungslinie 30 aufgesetzt werden. Sie sind über die Verdrahtungen 25b und 29c mit der Verdrahtung 29b verbunden. Die Verdrahtungen 25b und 29c sind so angeordnet, daß sie den Oszillator 17 und den Wellenformgenerator 18 mit Leistung versorgen.

Der Halbleiterwafer 24 wird mit darin vorgesehenen Chips wie in der zweiten Ausführungsform beschrieben im Chip-Zustand, d. h. ohne Verkapselung, einem dynamischen Vor­ altern unterzogen.

Der Oszillator 17 und der Wellenformgenerator 18 sind bei gewöhnlichem Betrieb unnötig und können nach beendetem Vor­ altern entfernt werden. Somit sind sie auf der Trennungsli­ nie 30 oder einem später zu entfernenden Teil angeordnet, so daß eine maximale IC-Integration erzielt werden kann.

In dieser Ausführungsform kann ein unerwünschter Kurzschluß, welcher durch Freilegen der Verdrahtung 25a beim Durch­ schneiden der Trennungslinie 30 verursacht wird, durch Ein­ stellen der Sicherung 27 vermieden werden.

Weiterhin kann ein unerwünschter Kurzschluß, welcher durch Frei­ legen der Verdrahtungen beim Durchschneiden der Trennungsli­ nie verursacht wird, durch Vorsehen der Sicherung 27 an ei­ nem Ausgangsanschluß 35 des Wellenformgenerators und im Ver­ lauf der Verdrahtung 29c vermieden werden.

Auf diese Weise können des weiteren die im nachfolgenden be­ schriebenen Wirkungen durch Vorsehen des Oszillators 17 und des Wellenformgenerators 18 an der Trennungslinie 30 er­ reicht werden. Wie beispielsweise in Fig. 11 gezeigt, kann der in der Trennungslinie 30 vorgesehene Wellenformgenerator 18 ein bestimmtes Wechselstromsignal über die Trennungslinie 30 an eine Mehrzahl von benachbarten ICs übertragen.

Ebenso ist es wie in Fig. 12 gezeigt möglich, eine Test­ schaltung 50 in der Trennungslinie 30 vorzusehen, und dyna­ misches Voraltern kann ohne Verlust bei der Integration durchgeführt werden.

Fig. 13 zeigt ein Ablaufdiagramm, welches ein Herstellungs­ verfahren für einen Halbleiterwafer nach der vorliegenden Erfindung veranschaulicht. Verfahrensschritte bei der Her­ stellung des Halbleiterwafers sind in der Fig. 14 bis 18 entsprechenden Reihenfolge erklärt.

Zuerst werden Chips mit einer für die Durchführung eines ge­ wöhnlichen Betriebs benötigten Struktur hergestellt (Schritt S1). Beispielsweise ist, wie in Fig. 14 gezeigt, die Tren­ nungslinie im Substrat 24a gebildet, und die ICs 102a sind durch die Trennungslinie unterteilt hergestellt. Jeder der ICs 102a ist mit dem Pfad 60, der Verdrahtung 29a und der Si­ cherung 27 versehen. Dies ist in einer Schnittansicht von Fig. 15 gezeigt.

Dann wird, wie in Fig. 16 gezeigt, das Kontaktloch 26 geöff­ net, um einen Teil der Verdrahtung 29a freizulegen (Schritt S2). Danach wird, wie in Fig. 17 gezeigt, die Verdrahtung 25a im Kontaktloch 26 gebildet (Schritt S3). Wie in der fünften und sechsten bevorzugten Ausführungsform beschrieben ist, wird in diesem Stadium Voraltern durchgeführt (Schritt S4).

Danach wird die Verdrahtung 25a selektiv entfernt (Schritt S5), ein Passivierungsfilm 32 wird wie in Fig. 18 gezeigt aufgetragen, und ein Loch 33 wird hergestellt, um den Pfad 60 freizulegen (Schritt S6). Danach wird der Halbleiterwafer 24 entlang der Trennungslinie 30 durchgeschnitten.

Da die Verdrahtungen 25a und 25b in der siebten Ausführungsform selektiv entfernt werden, kann ein uner­ wünschter Kurzschluß, welcher durch Freilegen dieser Ver­ drahtungen beim Durchschneiden der Trennungslinie 30 verur­ sacht wird, ohne Einstellen der Sicherung 27 vermieden wer­ den. Die Verdrahtungen 25a und 25b müssen jedoch, wie es in Fig. 18 gezeigt ist, in der Nähe des Kontaktlochs 26 ver­ bleiben, um das Kontaktloch 26 zu füllen. Fig. 19 ist eine Draufsicht auf die verbleibenden Verdrahtungen 25a und 25b.

Fig. 20 zeigt ein Blockschaltbild einer Struktur eines IC104 einer Halbleitervorrichtung nach der vorliegenden Erfindung. Bei dem IC104 ist zusätzlich im Vergleich zu dem in der ersten Ausführungsform beschriebenen IC100 noch eine Spannungs­ erfassungsschaltung 60 vorhanden. Der Voralterungseinrich­ tungseinstellanschluß 14 ist jedoch nicht vorgesehen.

Die Spannungserfassungsschaltung 60 ist zwischen den VCC-An­ schluß 2 und die Modusumschaltung 15 geschaltet, und das Prüfsignal wird in Abhängigkeit von einem an den VCC-An­ schluß 2 gelegten Potential an die Modusumschaltung 15 ge­ legt. Wie schon beschrieben wurde, wird zwischen ihnen bei der Durchführung des Voralterns eine Spannung angelegt, wel­ che höher ist als der bei gewöhnlicher Verwendung an den VCC-Anschluß 2 und den GND-Anschluß 3 gelegte Potentialun­ terschied. Damit ist auch bei der Durchführung des Voral­ terns, wenn ein an den GND-Anschluß gelegtes Potential gleich ist wie bei gewöhnlichem Betrieb (d. h. die Erdung), das bei der Durchführung des Voralterns an den VCC-Anschluß 2 gelegte Potential höher als das bei gewöhnlichem Betrieb an den VCC-Anschluß 2 gelegte.

Die Spannungserfassungsschaltung 60 erfaßt den Unterschied zwischen diesen Potentialen, und ein Prüfsignal "Niedrig" wird an die Modusumschaltung 15 gelegt, wenn entschieden wird, daß es sich um gewöhnlichen Betrieb handelt, und ansonsten wird ein Prüfsignal "Hoch" an die Modusumschaltung 15 gelegt, wenn entschieden wird, daß es sich um Voraltern handeln soll.

Auf diese Weise ist der IC104 ohne den Voralterungseinrich­ tungseinstellanschluß 14 betriebsbereit, und ein beim Voral­ tern eingesetzter Voralterungseinrichtungseinstellanschluß kann wie in der ersten Ausführungsform standar­ disiert werden.

Claims (30)

1. Halbleitervorrichtung mit:

• (a) einer Halbleiterschaltung (7), welche den Gegenstand einer Prüfung darstellt,
• (b) mindestens einem Eingangsanschluß (4a, 4b, 4c), welcher während des Normalbetriebs ein Eingangssignal für die Halbleiterschaltung (7) aufnimmt,
• (c) mindestens einem Ausgangsanschluß (5), welcher während des Normalbetriebs ein Ausgangssignl aus der Halbleiterschaltung (7) aufnimmt,
• (d) einem Spannungsversorgungsanschluß (2), welcher während des Normalbetriebs ein bestimmtes Potential an die Halbleiterschaltung (7) anlegt,
• (e) einer zwischen den Eingangsanschluß (4a, 4b, 4c) und die Halbleiterschaltung (7) zwischengeschalteten Betriebsartenumschaltung (15) zum Umschalten der Halbleitervorrichtung zwischen Test- und Normalbetrieb;
  wobei die Betriebsartenumschaltung (15)
  • (e-1) das am Eingangsanschluß (4a, 4b, 4c) aufgenommene Eingangssignal während des Normalbetriebs an einen zugehörigen Eingang der Halbleiterschaltung (7) durchschaltet und
  • (e-2) während der Prüfung ein bestimmtes festes Signal an den jeweiligen Eingang der Halbleiterschaltung (7) anlegt, und zwar unabhängig von dem jeweiligen Eingangssignal.

2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Betriebsartenumschaltung (15) ein Prüfsignal aufnimmt, welches während der Prüfung aktiviert und während des Normalbetriebs deaktiviert ist.

3. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch einen ersten (4a) und einen zweiten Eingangsanschluß (4b); und wobei
das bestimmte feste Signal einen ersten und einen zweiten festen Wert umfaßt, und
die Betriebsartenumschaltung (15)

• (e-3) ein erstes Gatter (16a) für die Ausgabe des ersten festen Werts, unabhängig von einem Wert eines während der Prüfung an den ersten Eingangsanschluß (4a) angelegten Signals, und
• (e-4) ein zweites Gatter (16b) für die Ausgabe des zweiten festen Werts, unabhängig von einem Wert eines während der Prüfung an den zweiten Eingangsanschluß (4b) angelegten Signals, aufweist.

4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Prüfsignal bei seiner Aktivierung den ersten festen Wert und ansonsten bei seiner Deaktivierung den zweiten festen Wert annimmt.

5. Halbleitervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß
der erste und der zweite feste Wert dem logischen Wert "1" bzw. "0" entsprechen,

• (e-3-1) das erste Gatter (16a) einen mit dem ersten Eingangsanschluß (4a) verbundenen ersten Eingang, einen das Prüfsignal aufnehmenden zweiten Eingang, und einen Ausgang aufweist, welcher ein logisches Produkt aus einem an seinem ersten Eingang angelegten logischen Wert und einem invertierten logischen Wert des Prüfsignals an die Halbleiterschaltung (7) ausgibt, und
• (e-4-1) das zweite Gatter (16b) einen ersten Eingang, welcher mit dem zweiten Eingangsanschluß (4b) verbunden ist, einen zweiten Eingang, welcher das Prüfsignal aufnimmt, und einen Ausgang aufweist, welcher eine logische Summe von logischen Werten seines ersten und zweiten Eingangs an die Halbleiterschaltung (7) ausgibt.

6. Halbleitervorrichtung nach Anspruch 5, gekennzeichnet durch
einen dritten Eingangsanschluß (4c); und wobei
die Halbleitervorrichtung (f) eine Signalerzeugungseinrichtung (17, 18, 19, 22, 23, 37, 50) aufweist, welche zwischen den dritten Eingangsanschluß (4c) und die Halbleiterschaltung (7) zwischengeschaltet ist, um ein bestimmtes Wechselstromsignal, unabhängig von einem Wert eines während der Prüfung an den dritten Eingangsanschluß (4c) angelegten Signals, auszugeben.

7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung aufweist:

• (f-1) einen Wellenformgenerator (18), der ein bestimmtes Wechselstromsignal ausgibt, und
• (f-2) eine Auswahlvorrichtung (19), welche mit dem Wellenformgenerator (18) verbunden ist und das Prüfsignal aufnimmt, um ein Ausgangssignal aus dem Wellenformgenerator (18) an die Halbleiterschaltung (7) anzulegen, wenn das Prüfsignal aktiviert ist, oder ansonsten ein am dritten Eingangsanschluß (4c) empfangenes Signal anzulegen, wenn das Prüfsignal deaktiviert ist.

8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung (f-3) einen Oszillator (17) aufweist, um ein Basissignal, welches während der Prüfung eine Grundlage für das bestimmte Wechselstromsignal darstellt, an den Wellenformgenerator (18) anzulegen.

9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß der Wellenformgenerator (18) einen Nur-Lese- Speicher beinhaltet.

10. Halbleitervorrichtung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung (f-4) eine Bestätigungseinrichtung (50) aufweist, welche zwischen den Oszillator (17) und den Wellenformgenerator (18) geschaltet ist, um den Betrieb des Oszillators (17) und des Wellenformgenerators (18) zu bestätigen.

11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Bestätigungseinrichtung (50) aufweist:

• (f-4-1) eine erste Bestätigungseinheit zur Bestätigung des Betriebs des Wellenformgenerators (18), und
• (f-4-2) eine zweite Bestätigungseinheit zur Bestätigung des Betriebs des Oszillators (17).

12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß

• (f-4-1-1) die erste Bestätigungseinheit das Ausgangssignal des Oszillators (17) an den Wellenformgenerator (18) anlegt, wenn das Prüfsignal aktiviert ist, und
• (f-4-1-2)  die erste Bestätigungseinheit einen Externsignalanschluß (34) aufweist, um ein externes Signal von außen an den Wellenformgenerator (18) anzulegen, wenn das Prüfsignal deaktiviert ist;
  der Wellenformgenerator (18) einen ersten Überwachungsanschluß (36) aufweist, an dem ein auf dem externen Signal basierendes Ausgangssignal anliegt.

13. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Bestätigungseinheit aufweist:

• (f-4-2-1) ein Schieberegister (37) zum sequentiellen Speichern von Oszillatorausgangssignalen, wenn das Prüfsignal aktiviert ist, und
• (f-4-2-2) einen zweiten Überwachungsanschluß (38) zum Bestätigen des Schieberegisterausgangssignals.

14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß sie (g) eine mit dem Spannungsversorgungsanschluß (2) verbundene erste Sicherung (27) aufweist.

15. Halbleitervorrichtung nach Anspruch 14, dadurch gekennzeichnet, daß die Halbleitervorrichtung (h) eine zweite Sicherung (27) aufweist, welche mit der Betriebsartenumschaltung (15) verbunden ist, um es zu ermöglichen, daß das Prüfsignal in ihr fließt.

16. Halbleitervorrichtung nach Anspruch 15, dadurch gekennzeichnet, daß
die Halbleitervorrichtung (i) eine mit der zweiten Sicherung (27) verbundene erste Verdrahtung, und
(j) eine zweite Verdrahtung für das Übertragen des Prüfsignals an die erste Verdrahtung aufweist.

17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß es sich bei der Prüfung um Voraltern ("burn-in") handelt.

18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß sie (k) einen Prüfanschluß (14) aufweist, welcher das Prüfsignal aufnimmt, und dessen Anordnung festgelegt ist.

19. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der Spannungsversorgungsanschluß (2) ein Potential, welches sich von dem bestimmten Potential während der Prüfung unterscheidet, an die Halbleiterschaltung (7) anlegt, und
die Halbleitervorrichtung (l) eine Spannungserfassungsschaltung (60) aufweist, welche mit dem Spannungsversorgungsanschluß (2) verbunden ist, um das Prüfsignal auszugeben, dessen Aktivierung/Deaktivierung von einem Potential des Spannungsversorgungsanschlusses (2) abhängt.

20. Halbleiterwafer mit einer Mehrzahl von Halbleitervorrichtungen nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß er
eine erste Verdrahtung (29a) zum Anlegen des Prüfsignals an die Betriebsartenumschaltung (15), und
eine zweite Verdrahtung (25a) aufweist, welche die ersten Verdrahtungen (29a) der Mehrzahl von Halbleitervorrichtungen gemeinsam verbindet.

21. Halbleiterwafer nach Anspruch 20, dadurch gekennzeichnet, daß die erste Verdrahtung (29a) eine erste Sicherung (27) aufweist.

22. Halbleiterwafer nach Anspruch 20 oder 21, dadurch gekennzeichnet, daß der Eingangsanschluß einen Wechselstromsignalanschluß aufweist, und
der Halbleiterwafer eine Trennungslinie (30), welche die Mehrzahl von Halbleitervorrichtungen voneinander trennt, und
eine zwischen den Wechselstromsignalanschluß und die Halbleiterschaltung zwischengeschaltete Signalerzeugungseinrichtung (17, 18, 50) aufweist, welche unabhängig von dem Wert eines während der Prüfung an den Wechselstromsignalanschluß angelegten Signals ein bestimmtes Wechselstromsignal ausgibt und in der Trennungslinie (30) gebildet ist.

23. Halbleiterwafer nach Anspruch 22, dadurch gekennzeichnet, daß der Halbleiterwafer eine zwischen die Signalerzeugungseinrichtung (17, 18, 50) und die Halbleiterschaltung zwischengeschaltete zweite Sicherung (27) aufweist.

24. Halbleiterwafer nach Anspruch 22, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung einen Wellenformgenerator (18) zum Ausgeben des bestimmten Wechselstromsignals und eine mit dem Wellenformgenerator (18) verbundene Auswahleinrichtung aufweist, welche das Prüfsignal aufnimmt und das Ausgangssignal des Wellenformgenerators (18) bzw. ein an den Wechselstromsignalanschluß angelegtes Signal an die Halbleiterschaltung anlegt, wenn das Prüfsignal aktiviert bzw. deaktiviert ist.

25. Halbleiterwafer nach einem der Ansprüche 22 bis 24, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung einen Oszillator (17) aufweist, um ein Basissignal, bei welchem es sich um die Grundlage eines bestimmten Wechselstromsignals handelt, während der Prüfung an den Wellenformgenerator (18) anzulegen.

26. Halbleiterwafer nach Anspruch 25, dadurch gekennzeichnet, daß die Signalerzeugungseinrichtung eine Bestätigungseinrichtung (50) aufweist, welche zwischen den Oszillator (17) und den Wellenformgenerator (18) zwischengeschaltet ist, um den Betrieb des Oszillators (17) und des Wellenformgenerators (18) zu bestätigen.

27. Verfahren zur Herstellung eines Halbleiterwafers nach einem der Ansprüche 20 bis 26, mit den folgenden Schritten:

• (a) Bilden einer Mehrzahl von Halbleitervorrichtungen, bei denen eine Sicherung (27) ein Prüfsignal an eine Betriebsartenumschaltung (15) anlegt,
• (b) Bilden einer Prüfverdrahtung (25a), welche die ersten Verdrahtungen (29a) der Mehrzahl von Halbleitervorrichtungen gemeinsam verbindet, und
• (c) Durchführen der Prüfung an der Mehrzahl von Halbleitervorrichtungen.

28. Verfahren zur Herstellung eines Halbleiterwafers nach Anspruch 27, welches den Schritt (d) des selektiven Entfernens der Prüfverdrahtung (25a) auf eine derartige Weise umfaßt, daß die Prüfverdrahtung (25a) nach dem Schritt (c) an einer Verbindungsstelle zwischen der Prüfverdrahtung (25a) und der Sicherung (27) verbleibt.

29. Verfahren zur Herstellung eines Halbleiterwafers nach Anspruch 28, welches die Schritte umfaßt:

• (e) Bilden eines Passivierungsfilms (32) auf der Halbleitervorrichtung, und
• (f) Freilegen des Eingangsanschlusses und des Ausgangsanschlusses.

30. Prüfeinrichtung zum Durchführen einer Prüfung an einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß sie
einen ersten Anschluß, der mit dem Spannungsversorgungsanschluß (2) der Halbleitervorrichtung verbindbar ist; und
einen zweiten Anschluß aufweist, der mit dem Prüfanschluß (14) der Halbleitervorrichtung verbindbar ist;
wobei der erste und der zweite Anschluß ein Prüfpotential an den Spannungsversorgungsanschluß (2) bzw. den Prüfanschluß (14) anlegen.