JPH02249982A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02249982A JPH02249982A JP1070402A JP7040289A JPH02249982A JP H02249982 A JPH02249982 A JP H02249982A JP 1070402 A JP1070402 A JP 1070402A JP 7040289 A JP7040289 A JP 7040289A JP H02249982 A JPH02249982 A JP H02249982A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- integrated circuit
- test
- semiconductor integrated
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000012360 testing method Methods 0.000 claims abstract description 51
- 238000010586 diagram Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に関し、さらに具体的
にはバーンインテストをするテスト回路を有する半導体
集積回路装置に関するものである。
にはバーンインテストをするテスト回路を有する半導体
集積回路装置に関するものである。
第３図は従来の半導体集積回路のテスト回路を示すブロ
ック接続図であり、図において、２１は半導体集積回路
、２２はこの半導体集積回路２１を搭載するバーンイン
テスト用のテスト基板、２３は半導体集積回路２１にテ
スト信号を印加するための外部の信号発生器である。
ック接続図であり、図において、２１は半導体集積回路
、２２はこの半導体集積回路２１を搭載するバーンイン
テスト用のテスト基板、２３は半導体集積回路２１にテ
スト信号を印加するための外部の信号発生器である。
次に動作について説明する。一般に、半導体集積回路の
初期不良を除去するためにバーンインテストを実施する
が、このバーンインテストの中でも１、信号を印加した
状態でテストするダイナミックバーンインテストが最も
効果が高い。すなわち、信号発生器２３からのテスト信
号をテスト基板２２上の配線を経て、半導体集積回路２
１に印加する。
初期不良を除去するためにバーンインテストを実施する
が、このバーンインテストの中でも１、信号を印加した
状態でテストするダイナミックバーンインテストが最も
効果が高い。すなわち、信号発生器２３からのテスト信
号をテスト基板２２上の配線を経て、半導体集積回路２
１に印加する。
そしてこのテスト信号が半導体集積回路２１に印加され
た状態で、この半導体集積回路２１をバーンインテスト
環境条件下に放置し、所定時間テストを実施する。
た状態で、この半導体集積回路２１をバーンインテスト
環境条件下に放置し、所定時間テストを実施する。
従来の半導体集積回路のテスト回路は以上のように構成
されているので、半導体集積回路２１に接続するための
バーンインテスト用テスト基板２２上の回路構成が複雑
になるほか、テスト用の信号発生器が半導体集積回路２
１とは別に必要となり、さらに半導体集積回路２１がパ
ッケージに組み込まれた状態でないとテストできないな
どの問題点があった。なお、かかる従来の半導体集積回
路のテスト回路の詳細が、“方法１０１５，４バーンイ
ン試験”（ＭＩＬ規格）（ＭＩＬ−８ＴＤ−８８３Ｃ，
１９８３年８月２５日発行）に記載されている。
されているので、半導体集積回路２１に接続するための
バーンインテスト用テスト基板２２上の回路構成が複雑
になるほか、テスト用の信号発生器が半導体集積回路２
１とは別に必要となり、さらに半導体集積回路２１がパ
ッケージに組み込まれた状態でないとテストできないな
どの問題点があった。なお、かかる従来の半導体集積回
路のテスト回路の詳細が、“方法１０１５，４バーンイ
ン試験”（ＭＩＬ規格）（ＭＩＬ−８ＴＤ−８８３Ｃ，
１９８３年８月２５日発行）に記載されている。
この発明は上記のような問題点を解消するためになされ
たもので、独立して用意された信号発生器を用いなくて
も、半導体集積回路のバーンインテストを実施できる半
導体集積回路装置を得ることを目的とする。
たもので、独立して用意された信号発生器を用いなくて
も、半導体集積回路のバーンインテストを実施できる半
導体集積回路装置を得ることを目的とする。
この発明に係る半導体集積回路装置は、実動作時の信号
を入力端子に入力し、一方、この実動作時とテスト時の
モード切換信号をモード切換端子に選択的に入力できる
ようにし、上記テスト時のモード切換信号が入力された
ときには発振器を作動して、その出力信号をカウンタに
よって分周し、このカウンタの出力状態および上記実動
作時の上記入力端子のレベルに従って、テスト信号をテ
スト対象としての半導体集積回路に入力するようにした
ものである。
を入力端子に入力し、一方、この実動作時とテスト時の
モード切換信号をモード切換端子に選択的に入力できる
ようにし、上記テスト時のモード切換信号が入力された
ときには発振器を作動して、その出力信号をカウンタに
よって分周し、このカウンタの出力状態および上記実動
作時の上記入力端子のレベルに従って、テスト信号をテ
スト対象としての半導体集積回路に入力するようにした
ものである。
この発明におけるゲート回路は、カウンタの出力状態お
よび実動作時の信号を入力する入力端子の信号レベルに
応じたテスト信号を、このゲート回路やカウンタなどと
ともに集積回路化した試験対象の半導体集積回路に供給
し、バ亡裔ンテストを上記信号の入力状態に応じて実施
できるようにする。
よび実動作時の信号を入力する入力端子の信号レベルに
応じたテスト信号を、このゲート回路やカウンタなどと
ともに集積回路化した試験対象の半導体集積回路に供給
し、バ亡裔ンテストを上記信号の入力状態に応じて実施
できるようにする。
以下、この発明の一実施例を図について説明する。第１
図において、１，２．３．４は実動作時に信号を印加す
る入力端子、５はテスト時と実動作時の切換えを行うモ
ード切換信号を入力するモード切換端子、６，７ 、８
、９は入力端子１，２゜３．４がオープン状態時に信
号レベルの固定を行う抵抗、１０はモード切換出端子が
テストモード時になっている場合にのみ信号を発生する
発振器、１１はこの発振器１０の出力信号を分周するカ
ウンタ、１２，１３，１４，１５．１６は、実動作時の
入力信号とテスト信号とを結合するゲート回路、１７は
半導体集積回路装置の主機能を実現する半導体集積回路
、１８．１９は半導体集積回路１７の出力端子である。
図において、１，２．３．４は実動作時に信号を印加す
る入力端子、５はテスト時と実動作時の切換えを行うモ
ード切換信号を入力するモード切換端子、６，７ 、８
、９は入力端子１，２゜３．４がオープン状態時に信
号レベルの固定を行う抵抗、１０はモード切換出端子が
テストモード時になっている場合にのみ信号を発生する
発振器、１１はこの発振器１０の出力信号を分周するカ
ウンタ、１２，１３，１４，１５．１６は、実動作時の
入力信号とテスト信号とを結合するゲート回路、１７は
半導体集積回路装置の主機能を実現する半導体集積回路
、１８．１９は半導体集積回路１７の出力端子である。
なお、上記発振器１０．カウンタ１１およびゲート回路
１２〜１６は、半導体集積回路１７とともに集積回路化
されている。
１２〜１６は、半導体集積回路１７とともに集積回路化
されている。
次に動作について説明する。いま、モード切換端子５に
得られるモード切換信号が”Ｌ”のときを実動作モード
、”Ｈ”のときテストモードとする場合を考える。
得られるモード切換信号が”Ｌ”のときを実動作モード
、”Ｈ”のときテストモードとする場合を考える。
まず、実動作モード時においては、モード切換端子５の
モード切換信号を”Ｌ”レベルに固定する。これにより
発振器１０は発振動作を行わず、またカウンタ１１がセ
ットされ、このセット時のカウンタ１１の出力を受けて
、ゲート回路１２゜１３．１４，１５，１６により実動
作時の信号を入力する入力端子１．２，３．４からの信
号が、そのまま半導体集積回路１７内に伝搬され、出力
端子１８．１９に出力される。
モード切換信号を”Ｌ”レベルに固定する。これにより
発振器１０は発振動作を行わず、またカウンタ１１がセ
ットされ、このセット時のカウンタ１１の出力を受けて
、ゲート回路１２゜１３．１４，１５，１６により実動
作時の信号を入力する入力端子１．２，３．４からの信
号が、そのまま半導体集積回路１７内に伝搬され、出力
端子１８．１９に出力される。
一方、テストモード時においては、モード切換端子５の
モード切換信号を′″Ｈ”レベルに固定する。これによ
り発振器１０がクロック信号を生成し、そのクロック信
号によりカウンタ＃＃１１が動作し、分周された信号が
出力端子Φ１〜Φｎに出力される。また、実動作時の入
力端子１，２゜３．４をオープン状態にすることにより
、抵抗素子６，７，８．９を通じて入力端子１，２，３
゜４の信号レベルが電源電圧などの設定レベルに固定さ
れる。この固定信号レベルはゲート回路１２゜１３．１
４，１５，１６を通して、出力端子Φ１〜Φｎの信号状
態に応じて、半導体集積回路１７へ伝搬され、これの内
部回路を動作させる。これにより、外部から信号の印加
なしに、ダイナミックバーンインテストを行うことがで
きる。
モード切換信号を′″Ｈ”レベルに固定する。これによ
り発振器１０がクロック信号を生成し、そのクロック信
号によりカウンタ＃＃１１が動作し、分周された信号が
出力端子Φ１〜Φｎに出力される。また、実動作時の入
力端子１，２゜３．４をオープン状態にすることにより
、抵抗素子６，７，８．９を通じて入力端子１，２，３
゜４の信号レベルが電源電圧などの設定レベルに固定さ
れる。この固定信号レベルはゲート回路１２゜１３．１
４，１５，１６を通して、出力端子Φ１〜Φｎの信号状
態に応じて、半導体集積回路１７へ伝搬され、これの内
部回路を動作させる。これにより、外部から信号の印加
なしに、ダイナミックバーンインテストを行うことがで
きる。
なお、上記実施例では半導体集積回路１７に印加するテ
スト信号として、カウンタ１１の分周信号を利用してい
るものを示したが、第２図に示すようにテストデータが
格納されたリードオンリメモリ（以下、ＲＯＭという）
２０の出力信号により、上記半導体集積回路１７をテス
トするようにしてもよい。すなわち、この実施例によれ
ば実動作時はモード切換端子５に入力されるモード切換
信号のレベルを”Ｌ”にすることにより、ＲＯＭ２０の
出力信号が全てＬ”になり、従って、半導体集積回路１
７へは、入力端子１，２，３．４から実作動時の信号が
伝搬される。一方、テストモード時は、モード切換信号
のレベルを“Ｈ”にすることにより、発振器１０とカウ
ンタ１１が動作し、これにともなってＲＯＭＺ Ｑ内の
テストデータが、順次半導体集積回路１７内に印加され
る。
スト信号として、カウンタ１１の分周信号を利用してい
るものを示したが、第２図に示すようにテストデータが
格納されたリードオンリメモリ（以下、ＲＯＭという）
２０の出力信号により、上記半導体集積回路１７をテス
トするようにしてもよい。すなわち、この実施例によれ
ば実動作時はモード切換端子５に入力されるモード切換
信号のレベルを”Ｌ”にすることにより、ＲＯＭ２０の
出力信号が全てＬ”になり、従って、半導体集積回路１
７へは、入力端子１，２，３．４から実作動時の信号が
伝搬される。一方、テストモード時は、モード切換信号
のレベルを“Ｈ”にすることにより、発振器１０とカウ
ンタ１１が動作し、これにともなってＲＯＭＺ Ｑ内の
テストデータが、順次半導体集積回路１７内に印加され
る。
このようにＲＯＭ２０内のテストデータを使ってテスト
データを発生することにより、半導体集積回路１７があ
る手順によってのみしか動かないような場合においても
、そのテストデータをＲＯＭ２０内に格納することによ
り、確実に半導体集積回路１７を動作させることができ
る。
データを発生することにより、半導体集積回路１７があ
る手順によってのみしか動かないような場合においても
、そのテストデータをＲＯＭ２０内に格納することによ
り、確実に半導体集積回路１７を動作させることができ
る。
以上のように、この発明によれば半導体集積回路のテス
ト信号を、これとともに集積回路化された発振器、カウ
ンタおよびゲート回路を用いて生成するように構成した
ので、バーンインテスト時に従来におけるような外部の
信号発生器を使用する必要がなくなるほか、パッケージ
に組み込まなくても、所期のバーンインテストを容易に
実施できるものが得られる効果がある。
ト信号を、これとともに集積回路化された発振器、カウ
ンタおよびゲート回路を用いて生成するように構成した
ので、バーンインテスト時に従来におけるような外部の
信号発生器を使用する必要がなくなるほか、パッケージ
に組み込まなくても、所期のバーンインテストを容易に
実施できるものが得られる効果がある。
第１図はこの発明の一実施例による半導体集積回路装置
を示すブロック接続図、第２図はこの発明の他の実施例
を示す半導体集積回路装置を示すブロック接続図、第３
図は従来の半導体集積回路のテスト回路を示すブロック
接続図である。 １．２．３．４は入力端子、５はモード切換端子、１０
は発振器、１１はカウンタ、１２ 、１３゜１４．１５
．１６はゲート回路。 なお、図中、同一符号は同一または相当部分を示す。 第１図
を示すブロック接続図、第２図はこの発明の他の実施例
を示す半導体集積回路装置を示すブロック接続図、第３
図は従来の半導体集積回路のテスト回路を示すブロック
接続図である。 １．２．３．４は入力端子、５はモード切換端子、１０
は発振器、１１はカウンタ、１２ 、１３゜１４．１５
．１６はゲート回路。 なお、図中、同一符号は同一または相当部分を示す。 第１図
Claims (1)
- 実動作時の信号を入力する入力端子と、上記実動作時
とテスト時の各モード切換信号を選択的に入力するモー
ド切換端子と、上記テスト時のモード切換信号を受けて
発振する発振器と、この発振器の出力信号を分周するカ
ウンタと、このカウンタの出力状態および上記入力端子
の信号レベルに応じたテスト信号を、上記発振器および
上記カウンタなどとともに集積回路化された半導体集積
回路に入力するゲート回路とを備えた半導体集積回路装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070402A JPH02249982A (ja) | 1989-03-24 | 1989-03-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1070402A JPH02249982A (ja) | 1989-03-24 | 1989-03-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02249982A true JPH02249982A (ja) | 1990-10-05 |
Family
ID=13430427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1070402A Pending JPH02249982A (ja) | 1989-03-24 | 1989-03-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02249982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127694A (en) * | 1992-06-26 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer and method of manufacturing the same, and semiconductor device and test board of the same |
-
1989
- 1989-03-24 JP JP1070402A patent/JPH02249982A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127694A (en) * | 1992-06-26 | 2000-10-03 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor wafer and method of manufacturing the same, and semiconductor device and test board of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100754238B1 (ko) | 제어가능하고 테스트가능한 집적 회로용 발진기 장치 | |
| JPH0370791B2 (ja) | ||
| US5164665A (en) | IC tester | |
| JPH05264667A (ja) | テスト回路 | |
| JPH02249982A (ja) | 半導体集積回路装置 | |
| JP3022017B2 (ja) | 集積回路 | |
| JPS63271966A (ja) | 半導体集積回路 | |
| JPS588778B2 (ja) | 電気パルス抽出回路 | |
| JPH04361179A (ja) | 半導体集積回路装置 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| JPH1114715A (ja) | 半導体集積回路装置 | |
| JPH0349248A (ja) | Ｌｓｉソケット | |
| JPH03175419A (ja) | 液晶駆動回路 | |
| JP2004012175A (ja) | Ｐｌｌ内蔵回路の評価方法、ｐｌｌ内蔵回路の評価システム、及びｐｌｌ内蔵回路 | |
| JPH0377543B2 (ja) | ||
| JPH02180428A (ja) | リセット回路 | |
| JPS6266175A (ja) | 集積回路単体試験用回路 | |
| JPH0682533A (ja) | 半導体集積回路 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH01309366A (ja) | 半導体集積回路装置 | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
| JPH03191406A (ja) | マイクロコンピュータ | |
| JPH1126535A (ja) | エレクトロマイグレーション評価回路 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 |