JPS635278A - 半導体集積回路の試験回路 - Google Patents
半導体集積回路の試験回路Info
- Publication number
- JPS635278A JPS635278A JP61147047A JP14704786A JPS635278A JP S635278 A JPS635278 A JP S635278A JP 61147047 A JP61147047 A JP 61147047A JP 14704786 A JP14704786 A JP 14704786A JP S635278 A JPS635278 A JP S635278A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- output
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の試験回路に関するものである
。
。
従来、この種の半導体集積回路の試験方法として、内部
レジスタを試験時のみ直列のシフトレジスタとして構成
し、信号のシフト伝播により機能確認するスキャンパス
法が知られている。
レジスタを試験時のみ直列のシフトレジスタとして構成
し、信号のシフト伝播により機能確認するスキャンパス
法が知られている。
上述した従来のスキャンパス法は、いかなる機能もシフ
トレジスタとみなして試験するため、素子の活性不活性
の確認はできるが機能の良否確認はできないという欠点
、並びに、試験のために追加されるゲート数が多いとい
う欠点がある。
トレジスタとみなして試験するため、素子の活性不活性
の確認はできるが機能の良否確認はできないという欠点
、並びに、試験のために追加されるゲート数が多いとい
う欠点がある。
このような欠点を除去するために本発明は、固有の機能
動作を行なう単数又は複数の機能回路と、外部からの入
力信号により試験モードを切り替える試験選択デコーダ
と、この試験選択デコーダの出力信号に対応して機能回
路の入力端子を回路出力端子又は外部入力端子に接続す
る入力切替手段と、試験選択デコーダの出力信号に対応
して機能回路の出力端子を回路入力端子又は外部出力端
子に接続する出力切替手段とを半導体集積回路に設ける
ようにしたものである。
動作を行なう単数又は複数の機能回路と、外部からの入
力信号により試験モードを切り替える試験選択デコーダ
と、この試験選択デコーダの出力信号に対応して機能回
路の入力端子を回路出力端子又は外部入力端子に接続す
る入力切替手段と、試験選択デコーダの出力信号に対応
して機能回路の出力端子を回路入力端子又は外部出力端
子に接続する出力切替手段とを半導体集積回路に設ける
ようにしたものである。
本発明においては、外部より機能回路単位での試験を行
なうことができる。
なうことができる。
本発明の一実施例が適用された半導体集積回路を図に示
す。半導体集積回路Ａは回路１により構成されており、
回路１は固有の機能を有する機能回路２．３を包含して
いる。また、半導体集積回路Ａは試験選択デコーダ４．
外部入力端子５および外部出力端子６を有している。試
験選択デコーダ４は、試験選択端子７への入力信号によ
り試験モードを決定する試験選択信号Ｓｏ、Ｓｌ又はＳ
２を出力する。
す。半導体集積回路Ａは回路１により構成されており、
回路１は固有の機能を有する機能回路２．３を包含して
いる。また、半導体集積回路Ａは試験選択デコーダ４．
外部入力端子５および外部出力端子６を有している。試
験選択デコーダ４は、試験選択端子７への入力信号によ
り試験モードを決定する試験選択信号Ｓｏ、Ｓｌ又はＳ
２を出力する。
通常の非試験時においては、試験選択端子７への入力信
号は“０”であり、試験選択デコーダ４は試験選択信号
としてＳＯをゲート８，９へ出力している。この場合、
外部入力端子５からの入力信号は、ゲート８を経て、入
力信号ａとして回路１へ加えられる。回路１の出力信号
すは、ゲート９．１０を経て外部出力端子６へ出力され
る。
号は“０”であり、試験選択デコーダ４は試験選択信号
としてＳＯをゲート８，９へ出力している。この場合、
外部入力端子５からの入力信号は、ゲート８を経て、入
力信号ａとして回路１へ加えられる。回路１の出力信号
すは、ゲート９．１０を経て外部出力端子６へ出力され
る。
また、回路出力端子Ｔ１からの出力信号Ｃは、入力切替
手段としてのゲート１１を経て、人力信号ｄとして機能
回路２の入力端子Ｔ５へ加えられる。機能回路２の出力
端子Ｔ６からの出力信号ｅは、出力切替手段としてのゲ
ート１２を経て、信号ｆとして回路ｌの入力端子Ｔ３へ
加えられる。
手段としてのゲート１１を経て、人力信号ｄとして機能
回路２の入力端子Ｔ５へ加えられる。機能回路２の出力
端子Ｔ６からの出力信号ｅは、出力切替手段としてのゲ
ート１２を経て、信号ｆとして回路ｌの入力端子Ｔ３へ
加えられる。
機能回路３についても同様の動作となる。すなわち、回
路出力端子Ｔ２からの出力信号ｇは、入力切替手段とし
てのゲート１３を経て、人力信号りとして機能回路３の
入力端子Ｔ７へ加えられる。
路出力端子Ｔ２からの出力信号ｇは、入力切替手段とし
てのゲート１３を経て、人力信号りとして機能回路３の
入力端子Ｔ７へ加えられる。
機能回路３の出力端子Ｔ８からの出力信号ｉは、出力切
替手段としてのゲート１４を経て、信号Ｊとして回路１
の入力端子Ｔ４へ加えられる。
替手段としてのゲート１４を経て、信号Ｊとして回路１
の入力端子Ｔ４へ加えられる。
機能回路２を試験しようとする場合は、試験選択用入力
端子７に入力信号“１”を与える。これによって、試験
選択信号Ｓ１がゲート１１．１２へ出力され、外部入力
端子５からの入力信号は、ゲート１１を経て、入力信号
ｄとして機能回路２の入力端子Ｔ５へ加えられる。回路
出力端子Ｔ１からの出力信号Ｃはゲート１１で阻止され
る。機能回路２の出力信号ｅは、ゲート１２．１０を経
て、外部出力端子６へ出力されるが、回路入力端子Ｔ３
にはゲート１２で阻止され入力されない。
端子７に入力信号“１”を与える。これによって、試験
選択信号Ｓ１がゲート１１．１２へ出力され、外部入力
端子５からの入力信号は、ゲート１１を経て、入力信号
ｄとして機能回路２の入力端子Ｔ５へ加えられる。回路
出力端子Ｔ１からの出力信号Ｃはゲート１１で阻止され
る。機能回路２の出力信号ｅは、ゲート１２．１０を経
て、外部出力端子６へ出力されるが、回路入力端子Ｔ３
にはゲート１２で阻止され入力されない。
機能回路３を試験しようとする場合は、試験選択用入力
端子７に“２”を与える。これによって、試験選択信号
Ｓ２がゲート１３．１４へ出力され、外部入力端子５か
らの入力信号は、ゲート１３を経て、入力信号りとして
機能回路３の入力端子Ｔ７へ加えられる。回路出力端子
Ｔ２からの出力信号ｇはゲート１３で阻止される。機能
回路３の出力信号ｉは、ゲー）１４．１０を経て、外部
出力端子６へ出力されるが、回路入力端子Ｔ４にはゲー
ト１４で阻止され入力されない。
端子７に“２”を与える。これによって、試験選択信号
Ｓ２がゲート１３．１４へ出力され、外部入力端子５か
らの入力信号は、ゲート１３を経て、入力信号りとして
機能回路３の入力端子Ｔ７へ加えられる。回路出力端子
Ｔ２からの出力信号ｇはゲート１３で阻止される。機能
回路３の出力信号ｉは、ゲー）１４．１０を経て、外部
出力端子６へ出力されるが、回路入力端子Ｔ４にはゲー
ト１４で阻止され入力されない。
以上説明したように本発明は、機能回路の入力端子およ
び出力端子を入力切替手段および出力切替手段により外
部入力端子および外部出力端子へ切り替えることにより
、外部入力端子への入力信号を機能回路へ取り込み、機
能回路からの出力信号を外部出力端子から出力すること
ができるので、外部から機能回路単位での試験を行なう
ことができる効果がある。
び出力端子を入力切替手段および出力切替手段により外
部入力端子および外部出力端子へ切り替えることにより
、外部入力端子への入力信号を機能回路へ取り込み、機
能回路からの出力信号を外部出力端子から出力すること
ができるので、外部から機能回路単位での試験を行なう
ことができる効果がある。
図は本発明に係わる半導体集積回路の試験回路の一実施
例を示す回路図である。 Ａ・・・半導体集積回路、１・・・回路、２．３・・・
機能回路、４・・・試験選択デコーダ、５・・・外部入
力端子、６・・・外部出力端子、７・・・試験選択用入
力端子、８〜１４・・・ゲート、Ｔｌ、Ｔ２・・・回路
出力端子、Ｔ３、Ｔ４・・・回路入力端子、Ｔ５．Ｔ７
・・・入力端子、Ｔ６．Ｔ８・・・出力端子。
例を示す回路図である。 Ａ・・・半導体集積回路、１・・・回路、２．３・・・
機能回路、４・・・試験選択デコーダ、５・・・外部入
力端子、６・・・外部出力端子、７・・・試験選択用入
力端子、８〜１４・・・ゲート、Ｔｌ、Ｔ２・・・回路
出力端子、Ｔ３、Ｔ４・・・回路入力端子、Ｔ５．Ｔ７
・・・入力端子、Ｔ６．Ｔ８・・・出力端子。
Claims (1)
- 固有の機能動作を行なう単数又は複数の機能回路と、外
部からの入力信号により試験モードを切り替える試験選
択デコーダと、この試験選択デコーダの出力信号に対応
して前記機能回路の入力端子を回路出力端子又は外部入
力端子に接続する入力切替手段と、前記試験選択デコー
ダの出力信号に対応して前記機能回路の出力端子を回路
入力端子又は外部出力端子に接続する出力切替手段とを
備えたことを特徴とする半導体集積回路の試験回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147047A JPS635278A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路の試験回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147047A JPS635278A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路の試験回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635278A true JPS635278A (ja) | 1988-01-11 |
Family
ID=15421302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61147047A Pending JPS635278A (ja) | 1986-06-25 | 1986-06-25 | 半導体集積回路の試験回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113376A (ja) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | 複合チツプ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123243A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 論理集積回路 |
-
1986
- 1986-06-25 JP JP61147047A patent/JPS635278A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6123243A (ja) * | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 論理集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63113376A (ja) * | 1986-10-30 | 1988-05-18 | Fujitsu Ltd | 複合チツプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS635278A (ja) | 半導体集積回路の試験回路 | |
| JP2927095B2 (ja) | 半導体集積回路の試験回路 | |
| JPH06201794A (ja) | 半導体装置のテスト回路 | |
| JP2723676B2 (ja) | 半導体集積回路 | |
| JPS6043840A (ja) | 半導体集積回路装置 | |
| JPH06160490A (ja) | 半導体装置 | |
| JPH0358141A (ja) | ユーザ用ロジックつき集積回路 | |
| JPS63207167A (ja) | 半導体集積回路 | |
| JPH01253670A (ja) | テストモード設計回路 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPS62169066A (ja) | 半導体集積論理回路 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPH0827330B2 (ja) | 集積回路のテスト方法 | |
| JPS62265581A (ja) | 半導体集積論理回路 | |
| JPH0627204A (ja) | 集積回路テスト・モード設定方式 | |
| JPS62230040A (ja) | 半導体集積回路 | |
| JPH09211074A (ja) | 半導体装置 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH01119775A (ja) | スキャンレジスタラッチ | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JPH04172273A (ja) | 半導体集積回路 | |
| JPS62232582A (ja) | 集積回路の試験回路 | |
| JPH0474979A (ja) | 集積回路のテストモード設定回路 |