JPS63113376A - 複合チツプ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ｊｌ￥１〕 本発明の複合チップは、通常の動作を行なわせるときに
は該複合チップの入力又は出力と外部端子とを接続して
所定の回路動作を行なうことを可ｆｉとするとともに、
テストを行なうときには複合チップを構成する既存チッ
プの入力又は出力と該外部端子とを接続して既存チップ
のテストを行なうことを可能とする。これにより既存チ
ップのテストパタンをそのまま利用することができるの
で、テストバタン作成のための時間や労力の軽減を図る
ことが可能となる。

〔産業上の利用分野〕

本発明は複数の既存チップが集積化されてなる複合チッ
プに関するものであり、更に詳しく言えば該複合チップ
の構成に関するものである。

〔従来の技術〕

第５図は従来例に係る複合チップＡの構成を模式的に表
わす図であり、１〜３はそれぞれ特定の回路機能を備え
た既存チップである。また４゜５はバッファ回路であり
、既存チップの入力又は出力ａ　−ｆを選択して外部端
子に接続する等の機能を有している。

このように既存チップを集積化して複合チップを作成す
ることにより、高ａｆｌかつ高集積の集積回路を容易に
作成できるので、極めて便利である。

〔発明が解決しようとする問題点〕

ところで、複合チップは複合チップ自体の機能を果たせ
ばよいのであるから、内部の既存チップ１〜３の入力又
は出力ａ−ｆが複合チップの外部端子と直接接続される
ような構成となっていない。

従って複合チップの良否判定テストを行なう場合には、
複合チップの入力外部端子に入力する入力バタンと複合
チップの出力外部端子から出力する出力バタンで規定さ
れるテストパタンを新たに作成しなければならない。

しかし、既存チップのテストパタンは既に作成され、ま
た該テストパタンのデバッグも終了しているので、既存
チップのテストパタンか複合チップのテストにそのまま
使用できれば極めて便利である。

本発明はかかる従来の問題点に鑑みて創作されたもので
あり、既存チップのテストパタンを有効に利用すること
が可能な構成を備えた複合チップの提供を目的とする。

〔問題点を決するための手段〕 本発明は、複数の既存チップが集積されてなる複合チッ
プにおいて１通常動作モード／テストモード切任用端子
と、該通常動作モード／テストモード切替用端子からの
入力信号により制御され１通常動作モード時には通常動
作時の複合チップの入力又は出力と外部端子とを接続し
、テストモード時には既存チップの入力又は出力と該外
部端子とを接続する手段とを有することを特徴とする。

〔作用〕

複合チップに通常の動作を行なわせるときには、通常動
作モード／テストモード切替用端子からの信号により通
常動作モードに切替えて複合チップの入力又は出力と外
部端子とを接続する。

これにより複合チップは複合チップとしての通常の動作
を行なうことが可イ蔚となる。

既存チップのテストを行なうときには、通常動作モード
／テストモード切待用端子からの信号によりテストモー
ドに切替えて既存チップの入力又は出力と外部端子とを
接続する。これにより複合チップ内の既存チップのテス
トを行なうことが回走となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明する
。第１図は通常動作モード時には既存チップの入力ｇに
対して追加回路７からの出力信号Ｓ２を入力し、テスト
モード時には外部端子ｘ５からのテストパタンを入力す
ることが可ｔｉｔな場合を説明する本発明の第１の実施
例回路図である。

図において、ｘ５が複合チップの外部端子。

ＴＩが通常動作モード／テストモード回持用端子である
。また７は複合チップを構成するときに新たに設けられ
た追加回路（例えばクロックゼネレータ）で、信号Ｓ２
を出力する。なお８〜１１は入力バッファ用のインバー
タである。

次に第１図の回路の動作について説明する６通常動作モ
ード時においては、ＴＩの入力信号を“１″にする。こ
れによりセレクタ回路６は追加回路７（クロックゼネレ
ータ）の出力信号Ｓ２をｇ入力に出力するので、複合チ
ップとしての動作を行なうことができる。

一方、テストモード時においては、ＴＩの入力信号をＭ
Ｏ”にする、これによりセレクタ回路６は既存チップの
ｇ入力を外部端子ｘ５に接続するから、外部端子ｘ５か
ら既存チップのテストパタンを入力して既存チップのテ
ストを行なうことが可ｔＦとなる。

第２図は通常動作モード時には複合チップの出力ｉから
の出力信号Ｓ４を外部端子ｘ６に出力し、テストモード
時には外部端子ｘ６からの既存チップの入力りにテスト
パタンを入力することが可清な場合を説明する本発明の
第２の実施例回路図である。

図において、Ｘ６が複合チップの外部端子。

Ｔ２が通常動作モード／テストモード回持用端子である
。また１２は出力バッファ回路であり、Ｔ２が“１”の
とき信号Ｓ４を外部端子ｘ６に出力し、一方、Ｔ２が“
Ｏ”のときその出力を高インピーダンス状態にして信号
Ｓ４が外部端子ｘ６に出力するのを禁止する。なお１３
〜１６は入力バッファ用のインバータである。

次に第２図の回路の動作について説明する０通常動作モ
ード時においては、Ｔ２の入力信号を“１″にする。こ
れにより出力バッファ回路１２は複合チップの出力１の
出力信号Ｓ４を外部端子ｘ６に出力するので、複合チッ
プの動作を行なうことができる。

一方、テストモード時においては、Ｔ２の入力信号を“
０″にする。これにより出力バッファ回路１２の出力を
高インピーダンス状態にするので、外部端子ｘ６から既
存チップのテストパタンを入力してテストを行なわせる
ことが可能となる。

第３図は通常動作モード時には複合チップの出力ｊから
の出力信号Ｓ５を外部端子ｘ７に出力するとともに、追
加回路１９の出力信号を既存チップの入力ｋに入力し、
テストモード時には外部端子ｘ７から既存チップの入力
ｋにテストパタンを入力することが可能な場合を説明す
る本発明の第３の実施例回路図である。

図において、Ｘ７が複合チップの外部端子。

Ｔ３が通常動作モード／テストモード切替用端子である
。また１７は出力バッファ回路であり、Ｔ３が“ｌ”の
とき内部回路の出力信号ｓ５を外ＢＢ端子Ｘ７に出力す
るとともに、追加回路１９の出力信号Ｓ７を既存チップ
の入力ｋに入力することができ、一方、Ｔ３が“Ｏ″の
ときその出力は高インピーダンス状態となる。１８はセ
レクタ回路で、Ｔ３が“１″のとき追加回路１９の出力
信号Ｓ７を既存チップの入力ｋに入力し、Ｔ３が“０″
のとき外部端子ｘ７の入力信号Ｓ６が既存チップの入力
ｋに入力することを可能とする。なお２０〜２３は入力
バッファ用のインバータである。

次に第３図の回路の動作について説明する６通常動作モ
ード時においては、Ｔ３の入力信号を“ｌ”にする、こ
れにより出力バッファ回路１７を介して内部回路の出力
信号Ｓ５を外部端子ｘ７に出力し、また追加回路１９の
出力信号Ｓ７を既存チップの入力ｋに入力して所定の複
合チップの動作を行なう。

一方、テストモード時においては、Ｔ３の入力信号を“
０”にする、これにより出力バッファ回路１７の出力は
高インピーダンス状態になるとともに、セレクタ回路１
８により外部端子ｘ７と既存チップのに入力とが接続さ
れるので、該外部端子ｘ７から既存チップのテストパタ
ンを入力してテストを行なわせることが可能となる。

第４図は１通常動作モード時には複合チップの内部回路
の出力文からの出力信号Ｓ７を外部端子ｘ８に出力し、
テストモード時には既存チップの出力ｍからの出力信号
Ｓ８を外部端子ｘ８に出力することが可能な場合を説明
する本発明の第４の実施例回路図である。

図において、Ｘ８が複合チップの外部端子。

Ｔ４が通常動作モード／テストモード切替用端子、２４
は出力バッファ回路である。２５はセレクタ回路で、Ｔ
４が“ｌ”のとき複合チップの内部回路の出力ｌを外部
端子ｘ８に、Ｔ５が“０”のとき既存チップの出力ｍを
外部端子ｘ８に選択的に接続することを可能とする。な
お２６゜２７は入力バッファ用のインバータである。

次に第４図の回路の動作について説明する６通常動作モ
ード時においては、Ｔ４の入力信号を“１”にする、こ
れにより内部回路の出力文は外部端子ｘ８に接続される
ので、外部端子ｘ８から通常動作における出力を得るこ
とができる。−方、テストモード時においては、Ｔ４の
入力信号を“０”にする、これにより既存チップの出力
ｍは外部端子ｘ８に接続されるので、外部端子から既存
チップの出力テストパタンを得ることができる。

以上のように１未発ＩＪ１の各実施例により、通常動作
モード時には外部端子を複合チップの内部回路の入力又
は出力に接続し、テストモード時には該外部端子を既存
チップの入力又は出力に接続することができるので、既
に作成済みの既存チップのテストバタンをそのまま複合
チップのテストに用いることが可ずｍとなる。

なお本発明の実施例ではＣＭＯ５ａ１！ｉ、の回路に適
用して説明したが、その他のＭＯＳ）ランジスタ又はバ
イポーラトランジスタ構成の回路に対しても適宜適用す
ることが可崩である。

〔発明の効果〕

以上説明したように、本発明によれば既に作成された膨
大な既存チップのテストバタンをそのまま利用して複合
チップを構成する各既存チップのテストを行なうことが
できるので、新しくテストパタンを作成する労力の大幅
な軽減を図ることができる。

また既存チップのテストパタンは、集積化する前の既存
チップのテストで実際に用いられたもので、デバッグ済
みの適正なものであるから、この点においても労力や時
間の大幅な軽減となる。

【図面の簡単な説明】

第１図Ｉ〜第４図は、それぞれ本発明の複合チップの実
施例に係る第１−第４の実施例回路図。 第５図は従来例の複合チップを説明する図である。 （符号の説明） １〜３・・・既存チ、ツブ、 ４．５・・・バッファ回路。 ６．１８．２５・・・セレクタ回路、 ８〜１１．１３〜１６，２０，２３，２６゜２７・・・
インバータ、 １２．１７・・・出力バッファ回路。 ２４・・・出力バッファ回路、 ｘｔ−ｘａ・・・複合チップの外部端子、ＴＩ−Ｔ４・
・・通常動作モード／テストモード切替用端子、 ５ｌ−３９・・・入力信号又は出力信号、ａ　−ｍ・・
・複合チップ内部の入力又は出力。 木次州／ｌ閉９億沈々Ｊ■文図 第１ｒｆＡ ／Ｉ覚’、ｔｌｉの葛２のす％’１回路区第２図 ・未ト・」弓ギ５ｉｌｎ　箋３３ｎ’、曇（娩、イ別Ｘ
巨］互？ンｊｌコ配）第　３　　図ｈ９ｉｅ’ａｎｅ＋
　’４４．７１’ｌ’ｌｅａ’１回話’Ｇｉ３第４図 冬泊ｊ（イγりめ才賃ぞｒ寺１．７）゛の宕ａυ月図第
５図

Claims (1)

1. 【特許請求の範囲】 複数の既存チップが集積されてなる複合チップにおいて
   、 通常動作モード／テストモード切替用端子と、該通常動
   作モード／テストモード切替用端子からの入力信号によ
   り制御され、通常動作モード時には通常動作時の複合チ
   ップの入力又は出力と外部端子とを接続し、テストモー
   ド時には既存チップの入力又は出力と該外部端子とを接
   続する手段とを有することを特徴とする複合チップ。