JPS62216353A - 集積回路の配線方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばテストモードとノーマルモードとが
設定でき、スキャンパス試験法により回路試験を行える
集積回路の配線方法に関する。

〔発明の概要〕

この発明は、フリップフロップとゲート回路との組合わ
せで構成され、例えばテストモードとノーマルモードと
が設定できる集積回路の配線方法において、配置上近接
した位置にあるフリップフロップの出力端子とテストモ
ード用入力端子とを互いに接続することにより、配線領
域を減少させ、チップ面積を縮小するようにしたもので
ある。

〔従来の技術〕

ディジタル回路は、基本的にフリップフロップと組合わ
せゲート回路とにより構成されている。

ＬＳＩ（大規模集積回路）では、回路規模が非常に大き
くなると、同一チップ上に配置されるフリップフロップ
及び組合わせゲート回路の数が非常に多くなり、そのた
め、その良否を判定するための試験が難しくなる。

ＬＳＩの試験は、従来、試験パターンをＬＳＩに与え、
ＬＳＩの内部状態を設定し、ＬＳＩの出カバターンと期
待値と比較してその良否を判定するようになされている
。ＬＳＩの中で試験パターンが入力される入力端子と信
号的に近接する内部論理は、任意に状態を設定すること
は容易であるが、その結果を出力することが難しい。即
ち、コントロールアビリティ　（制御容易性）は良好で
あるが、オブザーブアビリティ　（観測容易性）が良く
ない。一方、出力端子と信号的に近接する部分は、その
出力を観測することは容易であるが、内部論理を任意に
設定することが難しい。即ち、オブザーブアビリティは
良好であるが、コントロールアビリティが良くない。

そこで、ＬＳＩの試験を効率的に行う方法として、スキ
ャンバス試験法が提案されている。スキャンパス試験法
では、ＬＳＩの動作モードとしてノーマルモードとは別
個にテストモードが設けられている。テストモードでは
、ＬＳＩの中のフリップフロップがシフトレジスタとし
て機能される。

これにより、各フリップフロップにゲート回路をバスし
てシリアルにデータが転送され、各フリップフロップが
任意の状態に設定可能となる。また、各フリップフロッ
プの出力は、テストモードでゲート回路をバスして転送
され、出力端子から取り出される。即ち、スキャンパス
試験法では、コントロールアビリティが向上されると共
に、オブザーブアビリティが向上される。

このスキャンパス試験法は、試験ステップが確立できる
ので、自動化が容易である。また、コントロールアビリ
ティとオブザーブアビリテイが共に向上されるので、Ｌ
ＳＩの良否を判定するフォールトディテクション検査の
みならず、ＬＳＩのどの部分に故障が生しているかを判
断するフォールトロケーションの検査も行える。

第５図は、スキャンパス試験法を用いてＬＳＩの試験を
行うことができるようになされたテスト機能を有するＬ
ＳＩの論理回路である。

第５図において、Ｆｌｌ、Ｆ１２．Ｆ１ａが夫々２ポー
トのフリップフロップを示し、Ｇ１１゜Ｇ’１２．Ｇ１
３が夫々組合わせゲート回路を示すものである。２ボー
トのフリップフロップＦｉｌ〜Ｆ１３は、２つのデータ
入力端子ＮＤ、ＴＤと、２つのクロック入力端子ＮＣＲ
，ＴＣＫと、１つの出力端子Ｑとを有している。クロッ
ク入力端子ＮＣＫにクロックを供給すると、フリップフ
ロップＦｉｌ〜Ｆ１３は、データ入力端子ＮＤに対する
フリップフロップとして動作する。クロック入力端子Ｔ
ＣＫにクロックを供給すると、フリップフロップＦ１１
〜Ｆ１３は、データ入力端子ＴＤに対するフリップフロ
ップとして動作する。

フリップフロップＦｉｌのデータ入力端子ＮＤには、組
合わせゲート回路Ｇｌｌの出力が供給され、フリップフ
ロップＦ１２のデータ入力端子ＮＤには、組合わせゲー
ト回路Ｇ１２の出力が供給され、フリップフロップＦ１
３のデータ入力端子ＮＤには、組合わせゲート回路Ｇ１
３の出力が供給される。組合わせゲート回路Ｇｌｌ〜Ｇ
１３には、夫々他の論理回路の出力が供給されている。

また、フリップフロップＦ１１のデータ入力端子ＴＤに
は、入力端子５１からのデータが供給され、フリップフ
ロップＦ１２のデータ入力端子ＴＤには、フリップフロ
ップＦｉｌの出力が供給され、フリップフロップＦ１３
のデータ入力端子ＴＤには、フリップフロップＦ１２の
出力が供給される。

フリップフロップＦ　１．１〜Ｆ１３のクロック入力端
子ＮＣＲには、クロック入力端子５２からのクロックが
供給される。フリップフロップＦｉｌ〜Ｆ１３のクロッ
ク入力端子ＴＣＫには、クロ・ツク入力端子５３からの
クロックが供給される。

通常の使用状態では、クロック入力端子５２にクロック
が供給される。このため、フリップフロップＦｉｌ〜Ｆ
１３のクロック入力端子ＮＣＫにクロックが供給され、
フリップフロップＦｉｌ〜Ｆ１３は、データ入力端子Ｎ
Ｄに供給されるデータに対するフリップフロップとして
動作する。フリップフロップＦｉｌ〜Ｆ１３のデータ入
力端子ＮＤには、組合わせゲート回路Ｇｌｌ〜Ｇ１３の
出力が夫々供給されている。したがって、この時、フリ
ップフロップＦｉｌ〜Ｆ１３は、組合わせゲート回路Ｇ
ｌｌ〜Ｇ１３に対するフリップフロップとして動作し、
ＬＳＩがノーマルモードに設定される。

動作試験を行う場合には、クロック入力端子５３にクロ
ックが供給される。このため、フリップフロップＦｉｌ
−ＦＩ３のクロック入力端子ＴＣＫにクロックが供給さ
れ、フリップフロップＦ１１〜Ｆ１３は、データ入力端
子ＴＤに供給されるデータに対するフリップフロップと
して動作する。

フリップフロップＦ１１のデータ入力端子ＴＤには、入
力端子５１からのデータが供給され、フリップフロップ
Ｆ１２のデータ入力端子ＴＤには、フリップフロップＦ
ｉｌの出力が供給され、フリップフロップＦ１３のデー
タ入力端子ＴＤには、フリップフロップＦ１２の出力が
供給されている。

したがって、この時、フリップフロップＦｉｌ〜Ｆ１３
は、シフトレジスタとして動作し、ＬＳＩがテストモー
ドに設定される。

スキャンパス試験法では、以下のステップが繰り返され
てＬＳＩの試験がなされる。

先ず、ＬＳＩの動作モードがテストモードに設定され、
入力端子５１からデータが与えられる。

このデータが内部のフリップフロップＦｉｌ〜Ｆ１３に
転送され、各フリップフロップＦｌｌ〜Ｆ１３の状態が
設定される。次に、ＬＳＩの動作モードがノーマルモー
ドに設定され、内部のゲート回路Ｇｌｌ〜ＧＩ３の出力
がフリップフロップＦ１１〜Ｆ１３に取り込まれる。そ
して、ＬＳＩの動作モードがテストモードに設定され、
各フリップフロップＦｉｌ〜Ｆ１３の出力が出力端子５
４から取り出される。出力端子５４から取り出される出
力データと期待値とが比較され、その良否が判定される
。

ＬＳＩのレイアウトは、従来、論理回路図を基にして、
各ゲート回路間や各ゲート回路と各フリップフロップ間
の配線情報を作り、各配線接続が最適となる位置に各ゲ
ート回路や各フリップフロップが配置されるように定め
られている。配線情報から得られる接続の容易さによっ
ては、各ゲート回路や各フリップフロップの位置関係が
論理回路図の位置関係と異なる場合も生じる。

第６図は、各ゲート回路や各フリップフロップの間の配
線接続が最適となるように第５図に示す論理回路をＬＳ
Ｉ上に構成した場合のレイアウトを示している。このよ
うにして各素子の配置を決めた場合、第６図に示すＬＳ
Ｉ上のフリップフロップＦＩＬ〜Ｆ１３及びゲート回路
Ｇｌｌ〜Ｇ１３の位置関係と第５図に示す論理回路図上
のフリップフロップＦｉｌ〜Ｆ１３及びゲート回路０１
１〜Ｇ１３の位置関係とは必ずしも対応しない。

スキャンパス試験法を行うための配線は、従来、このよ
うに、各ゲート回路や各フリップフロップの間の配線接
続が最適となるようにフリップフロップＦｉｌ〜Ｆ１３
及びゲート回路Ｇｌｌ〜Ｇ１３の配置を決め、第５図に
示す論理回路に従って施される。第６図において、１１
１が入力端子５１とフリップフロップＦｉｌのデータ入
力端子ＴＤとの接続線、ｌ１１２がフリップフロップＦ
ｉｌの出力端子ＱとフリップフロップＦ１２の入力端子
ＴＤとの接続線、ｊ２１３がフリップフロップＦ１２の
出力端子ＱとフリップフロップＦ１３の入力端子ＴＤと
の接続線、Ａ１４がフリップフロップＦ１３の出力端子
Ｑとの出力端子５４との接続線である。

〔発明が解決しようとする問題点〕

このように、各ゲート回路や各フリップフロップの間の
配線接続が最適となるように、フリップフロップＦｉｌ
〜Ｆ１３及びゲート回路Ｇｌｌ〜Ｇ１３の配置を決め、
スキャンパス試験を行うための配線を論理回路に従って
行うと、スキャンパス試験を行うための接続線Ａｌｌ〜
ｌ１１４が長く引き回されたり、並んで配置されたり、
交錯したりし、そのため、配線領域が増え、チップ面積
が増大するという問題があった。

したがって、この発明の目的は、配線領域を減少し、チ
ップ面積を縮小することができる集積回路の配線方法を
提供することにある。

〔問題点を解決するための手段〕

この発明は、フリップフロップとゲート回路との組合わ
せで構成された集積回路で第１のモードにおいては入力
されたデータが第１の共通のクロック信号によってゲー
ト回路を介することなく相互転送されるようになされ、
第２のモードにおいてはゲート回路が動作し通常動作を
するようになされた集積回路において、フリップフロッ
プは第１及び第２のモード用入力端子と共通の出力端子
を有し、任意のフリップフロップの出力端子を他のフリ
ップフロップの第１のモード用入力端子に配線接続する
際配置上近接したフリップフロップを選択し配線するよ
うにしたことを特徴とする集積回路の配線方法である。

〔作用〕

ディジタル回路を集積回路上にレイアウトする際、先ず
、各組合わせゲート回路や各フリップフロップ間の配線
が最適となるように集積回路上の各組合わせゲート回路
及び各フリップフロップの配置を決める。そして、配置
上近接した位置にあるフリップフロップ間を接続して動
作試験を行うための配線を施すようにする。これにより
、動作試験のための配線が長く引き回されることなく、
動作試験を実現するための配線領域を最小にすることが
できる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。

ディジタル回路は、基本的に組合わせゲート回路とフリ
ップフロップとにより構成されている。

この一実施例は、第２図に示すように、フリップフロッ
プＦｌ、Ｆ２．Ｆ３と組合わせゲート回路Ｇｌ、Ｇ２．
Ｇ３とが含まれるディジタル回路を試験機能を有する集
積回路として構成したものである。

第２図に示すディジタル回路をＬＳＩ上にレイアウトす
る場合、先ず、各組合わせゲート回路０１〜Ｇ３．フリ
ップフロップＦ１〜Ｆ３の配置を配線情報から配線接続
が最適となるように決める。

第１図は、このようにして決められた組合わせゲート回
路０１〜Ｇ３．フリップフロップＦ１〜Ｆ３の配置を示
している。このようにして配置を決めた場合、第１図に
示すＬＳＩ上のフリップフロップＦ１〜Ｆ３及び組合わ
せゲート回路０１〜Ｇ３と第２図に示す論理回路図上の
フリップフロップＦ１〜Ｆ３及び組合わせゲート回路０
１〜Ｇ３の位置関係とは必ずしも対応しない場合も生じ
る。

フリップフロップＦ１〜Ｆ３としては、２ボートのフリ
ップフロップが用いられる。２ボートのフリップフロッ
プは、２つのデータ入力端子ＮＤ。

ＴＤと、２つのクロック入力端子ＮＣＫ、ＴＣＫと、１
つの出力端子Ｑとを有している。クロック入力端子ＮＣ
Ｋにクロックを供給すると、入力端子ＮＤに供給される
データに対するフリップフロップとして動作し、クロッ
ク入力端子ＴＣＫにクロックを供給すると、入力端子Ｔ
Ｄに供給されるデータに対するフリップフロップとして
動作する。

このような２ボートのフリップフロップは、第３図に示
す構成により実現できる。

第３図において、１はデータＤ１が供給される入力端子
、２はデータＤ２が供給される入力端子である。入力端
子１とインバータ７の入力端子との間にＭＯＳ）ランジ
ス１．夕３が接続される。入力端子２とインバータ７め
入力端子との間にＭＯＳトランジスタ４が接続される。

ＭＯＳ）ランジスタ３のゲートが反転クロックＣＫ　＋
　の入力端子５に接続される。ＭＯ３Ｉ−ランジスタ４
のゲートが反転クロックでＸ２の入力端子６に接続され
る。

インバータ７の出力端子とインバータ１２の入力端子と
の間に、ＭＯ３Ｉ−ランジスタ８及びＭＯＳトランジス
タ９の直列接続が接続される。ＭＯＳトランジスタ８の
ゲートがクロックＣＫＩ　の入力端子１０に接続される
。ＭＯＳ）ランジスタ９のゲートがクロックＣＫ　ｚの
入力端子１１に接続される。インバータ１２の出力端子
が出力端子１３に接続される。

入力データＤ１に対するフリップフロップとして動作さ
せる時には、クロックＣＫ２がハイレベルで一定とされ
、その反転クロックＣＫ、がローレベルで一定とされる
。このため、クロック入力端子６にローレベルが供給さ
れ、クロック入力端子１１にハイレベルが供給され、Ｍ
Ｏ３Ｉ−ランジスタ４がオフ状態に維持され、ＭＯＳ）
ランジスタ９がオン状態に維持される。

この状態で、クロック入力端子１０にクロックＣＫＩが
供給され、クロック入力端子５にその反転クロックでＸ
、が供給される。反転クロックで７、がハイレベルにな
ると、ＭＯＳ）ランジスタ３がオンし、入力端子１から
のデータＤ、がＭＯＳトランジスタ３を介してインバー
タ７に供給され、インバータ７の出力がＭＯ３Ｉ−ラシ
ジスタ８に供給され、ＭＯＳ）ランジスタ８の容量に蓄
えられる。クロックＣＫＩ　がハイレベルになると、Ｍ
ＯＳ）ランジスタ８がオンする。ＭＯＳトランジスタ９
はオン状態に維持されているので、クロックＣＫ　ｌ　
の立上がりでＭＯ３Ｉ−ランジスタ８の容量に蓄えられ
た出力がＭＯＳ）ランジスタ９を介してインバータ１２
に供給され、インパーク１２の出力が出力Ｑとして出力
端子１３から取り出される。

入力データＤ２に対するフリップフロップとして動作さ
せる時には、クロックＣＫＩがハイレベルで一定とされ
、その反転クロックでπ１がローレベルで一定とされる
。このため、クロック入力端子５にローレベルが供給さ
れ、クロック入力端子１０にハイレベルが供給され、Ｍ
ＯＳ）ランジスタ３がオフ状態に維持され、ＭＯＳ）ラ
ンジスタ８がオン状態に維持される。

この状態で、クロック入力端子１１にクロックＣＫ２が
供給され、クロック入力端子６にその反転クロックで■
２が供給される。反転クロックでＴ２がハイレベルとな
ると、ＭＯＳ）ランジスタ４がオンし、入力端子２から
のデータＤ２がＭＯＳトランジスタ４を介してインバー
タ７に供給される。ＭＯＳ）ランジスタ８がオン状態に
維持されているので、インバータ７の出力がＭＯＳ　）
ランジスタ８を介してＭＯ３Ｉ−ランジスタ９の容量に
蓄えられる。クロックＣＫ　ｚがハイレベルになると、
ＭＯ３Ｉ−ランジスタ９がオンし、クロックＣＫ２の立
上がりでＭＯＳ）ランジスタ９の容量に蓄えられていた
出力がインバータ１２を介して出力Ｑとして出力端子１
３から取り出される。

このような２ポートのフリップフロップは、Ｄフリップ
フロップと、２つの入力及び２つのクロックを選択的に
Ｄフリップフロップに供給するセレクタとにより構成す
るようにしても良い。

フリップフロップＦ１〜Ｆ３及び組合わせゲート回路０
１〜Ｇ３のＬＳＩ上の位置を決定した後に、配置上近接
した位置にあるフリップフロップの間に結線を設け、ス
キャンパス試験を行うための配線を施す。

第１図に示すように、ＬＳＩ上ではフリップフロップＦ
１とフリップフロップＦ３が近接し、フリップフロップ
Ｆ３とフリップフロップＦ２が近接している。そこで、
フリップフロップＦ１の出力端子Ｑとフリップフロップ
Ｆ３のデータ入力端子ＴＤとが接続線１２により接続さ
れ、フリップフロップＦ３の出力端子Ｑとフリップフロ
ップＦ２のデータ入力端子ＴＤとが接続線ｊ２３により
接続される。入力端子２１とフリップフロップＦ１のデ
ータ入力端子ＴＤとが接続線Ｉ！１により接続される。

フリップフロップＦ２の出力端子ＱがＬＳＩ上の他の２
ポートフリツプフロツプ（図示せず）と接続線Ｉ１４に
より接続される。

スキャンバス試験を行うための配線は、このように、互
いに近接するフリップフロップ間を接続するようにされ
ている。このため、スキャンバス試験を行うための接続
線！１〜ＩＶ、４が長く引き回されたり、交錯されたり
することがなく、そのため、配線領域が増大しない。

上述のようにレイアウトされたＬＳＩを論理回路図で示
すと、第４図に示すようになる。第４図に示すように、
スキャンパス試験を行うための接続線１１〜１４は、論
理回路図上の順序通りに配線されるとは限らない。しか
しながら、この接続線Ｉ１１〜１４は、テストモードで
２ボートフリツプフロツプＦ１〜Ｆ３をシフトレジスタ
として機能させた場合、各フリップフロップＦ１〜Ｆ３
を任意の状態に設定できるように配線すれば良く、フリ
ップフロップＦ１〜Ｆ３を論理回路図上の順序通りに配
線する必要はない。

つまり、通常の使用状態では、クロック入力端子２２に
クロックが供給される。クロック入力端子２２にクロッ
クが供給されると、フリップフロップＦ１〜Ｆ３のクロ
ック入力端子ＮＣＫにクロックが供給され、フリップフ
ロップＦ１〜Ｆ３は、データ入力端子ＮＤに供給される
データに対するフリップフロップとして動作する。フリ
ップフロップＦ１〜Ｆ３のデータ入力端子ＮＤには、組
合わせゲート回路０１〜Ｇ３の出力が夫々供給されてい
る。したがって、この時、フリップフロップＦ１〜Ｆ３
は、組合わせゲート回路０１〜Ｇ３に対するフリップフ
ロップとして動作し、ＬＳＩがノーマルモードに設定さ
れる。

動作試験を行う場合には、クロック入力端子２３にクロ
ックが供給される。クロック入力端子２３にクロックが
供給されると、フリップフロップＦ１〜Ｆ３のクロック
入力端子ＴＣＫにクロ・ンクが供給され、フリップフロ
ップＦ１〜Ｆ３は、データ入力端子ＴＤに供給されるデ
ータに対するフリップフロップとして動作する。フリッ
プフロップＦ１のデータ入力端子ＴＤには、入力端子２
１からのデータが供給され、フリップフロップＦ３のデ
ータ入力端子ＴＤには、フリップフロップＦ１の出力が
供給され、フリップフロップＦ３の出力がフリップフロ
ップＦ２のデータ入力端子ＴＤに供給されている。した
がって、入力端子２１からのデータは、フリップフロッ
プＦ１からフリップフロップＦ３．フリップフロ・ノブ
Ｆ２と転送される。これにより、フリップフロップＦ１
〜Ｆ３が任意の状態に設定される。

このように、フリップフロップＦ１〜Ｆ３が任意の状態
に設定できるので、スキャンバス試験法によりＬＳＩの
試験を行える。

〔発明の効果〕

この発明に依れば、各素子の配置を配線接続が最適とな
るようにして決めた後、その配置上近接した位置にある
フリップフロップ間を接続してスキャンバス試験を行う
ための配線を施すようになされている。このため、スキ
ャンバス試験を実現するための配線領域を最小にするこ
とができ、これにより、試験機能を有する集積回路のチ
ップ面積を縮小することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の説明に用いに路線図、第
２図はこの発明が適用できるディジタル回路の説明に用
いるブロック図、第３図はこの発明の一実施例における
フリップフロップの一例の接続図、第４図はこの発明の
一実施例の説明に用いるブロック図、第５図は従来の集
積回路の説明に用いるブロック図、第６図は従来の集積
回路の説明に用いる路線図である。 図面における主要な符号の説明 Ｆｌ、Ｆ２．Ｆｌフリップフロップ、 Ｃ１，Ｇ２．Ｇ３　：組合わせゲート回路、ｐ、Ｌ　　
ｐ２．Ａ３．　　Ｉ！、４：接続線、２１：テスト用の
データ入力端子、　２２：クロック入力端子、　２３：
テスト用のクロック入力端子。 代理人　　　弁理士　杉　浦　正　知 頓を条のＬＳ１．ｔ：の山装置 第６図 一つへ９−

Claims (1)

【特許請求の範囲】
1. フリップフロップとゲート回路との組合わせで構成され
   た集積回路で第１のモードにおいては入力されたデータ
   が第１の共通のクロック信号によってゲート回路を介す
   ることなく相互転送されるようになされ、第２のモード
   においてはゲート回路が動作し通常動作をするようにな
   された集積回路において、上記フリップフロップは第１
   及び第２のモード用入力端子と共通の出力端子を有し、
   任意のフリップフロップの出力端子を他のフリップフロ
   ップの第１のモード用入力端子に配線接続する際配置上
   近接したフリップフロップを選択し配線するようにした
   ことを特徴とする集積回路の配線方法。