JPS6329276A - 論理ｌｓｉ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、論理集積回路技術さらには論理ＬＳＩにお
けるフリップフロップ回路のデータの入出力の制御に適
用して特に有効な技術に関するもので、例えば、ゲート
アレイのような論理ＬＳＩの分割診断方式に利用して有
効な技術に関する。

［従来の技術］ 大規模集積回路（ＬＳＩ）の診断方法として、ＬＳＩを
複数の組み合わせ回路に分割して診断する方法が知られ
ている。

例えば、それぞれの組み合わせ回路のデータの入力側及
び出力側に、直列に接続されたマスタスレーブ方式のフ
リップフロップ回路を接続してデータ入力側のフリップ
フロップ回路にテストデータを書き込み、これを組み合
わせ回路に入力し、その出力を組み合わせ回路の出力側
のフリップフロップに取り込むという動作を繰返し、予
め求めておいた期待値と比較することによってＬＳＩの
診断を行なうようにされたものがある（日経マグロウヒ
ル社が発行した「日経エレクトロニクス」、１９７９年
４月１６日号Ｐ、５７〜７９）。

［発明が解決しようとする問題点コ 上記した分割診断のためのマスタスレーブ方式のフリッ
プフロップ回路は、それに取り込まれたデータがマスタ
ラッチ回路を介して組み合わせ回路に出力されるように
されている。また、すべてのマスタラッチ回路は外部端
子よりアクセスできるようにするために同相のシステム
クロックで動作が制御されている。そのため、組み合わ
せ回路の入力側に設けられたマスタラッチ回路より出力
され、組み合わせ回路に供給されたデータが、組み合わ
せ回路の出力側に設けられたマスタラッチにデータをと
りこむためのクロックにより変化してしまうというよう
な望ましくないいわゆる同相転送がおこってしまう。さ
らに、上記した診断方法では、通常動作モードとテスト
モードを異なった２つのクロックを交互に切りかえるこ
とによって設定しているため、例えば、組み合わせ回路
を診断するテストモードにおいて、テスト用のデータを
フリップフロップ回路に取り込みたい場合でも、誤って
通常動作モードけるデータ取り込み用のクロック（シス
テムクロック）がフリップフロップ回路に供給されて、
望ましくないデータが取り込まれてしまう可能性がある
。そのため、−１１゜テストモードが設定された場合は
、通常動作モードにおけるデータ取り込み用のシステム
クロックを常にロウレベルにするようにしなければなら
ないという論理上の制約を考慮して論理■、ＳＩの設計
をしなければならなかった。

本発明の目的は、論理設計−１二の論理制約を低減する
と共に論理ＬＳＩの診断を容易に行なえるようにするこ
とにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、論理ＬＳＩを複数の組み合わせ回路に分割し
、それぞれの組み合わせ回路には、データの入力側及び
出力側にマスタスレーブ方式のフリップフロップ回路が
直列に接続されたものを接続する。

また、上記マスタスレーブ方式のフリップフロップ回路
を構成するマスタラッチ回路には、それに供給される信
号レベルに応じて通常動作モードもしくは組み合わせ回
路をテストするテストモードを設定する動作制御ピンを
設けると共にフリップフロップに取り込まれたデータが
スレーブラッチ回路を介して組み合わせ回路に出力され
るようにするものである。

［作用］ 上記した手段によれば、マスタラッチ回路に動作制御ピ
ンを設け、そのレベルに応じて通常モードもしくはテス
トモードを設定でき、−旦テストモードが設定されると
、通常モードにおけるデータ取り込みのためのクロック
が供給される通常モードクロックピンが無効にされ、望
ましくないデータがフリップフロップ回路に取り込まれ
る心配がなくなることにより、テストモードにおいては
常に通常モードクロックピンをロウレベルにして望まし
くないデータがフリップフロップ回路に取り込まれない
ようにしなくてはならないという論理制約を無視できる
。

［実施例］ 第１図に本発明が適用されるゲートアレイのような論理
ＬＳＩの概略構成を示す。

同図において、特に制限されないが、二点鎖線１０で囲
まれた各回路は単結晶シリコン基板のような一個の半導
体チップ上に形成される。

論理ＬＳＩの診断は、小規模な組み合わせ回路に分割し
て行なうと効率がよい。そこで、この実施例では、組み
合わせ回路７は、そのデータ入力側に直列に接続された
フリップフロップ回路１゜２が接続され、データ出力側
には直列に接続されたフリップフロップ回路３，４が接
続されている。

また、同様にして、組み合わせ回路８のデータ入力側に
はフリップフロップ３，４が接続され、データ出力側に
はフリップフロップ５，６が接続されている。

上記したフリップフロップ（符号１〜６）は、例えば、
第２図に示したような構成にされる。同図に示すように
、第１図において図示したフリップフロップ回路は、マ
スタラッチ回路１１及びスレーブラッチ回路１２とによ
って構成されるマスタスレーブ方式のフリップフロップ
回路である。

マスクラッチ回路１１は、動作制御ピン５ＣＡＮがロウ
レベルにされているとき（通常モード）は、スイッチＳ
１．Ｓ２はそれぞれ通常モードデータ入力ピンＤ及び通
常モードクロックピンＣＫが有効にされるように動作さ
れる。特に制限されないが、この通常モードにおいては
、通常モードデータ入力ピンＤにデータが供給されかつ
通常モードクロックピンＧＫがハイレベルにされたとき
マスクラッチ回路１１にデータが取り込まれるようにさ
れる。このマスタラッチ回路１１に取り込まれたデータ
は、テストモードクロックピン５ｃＫ２がロウレベルに
されているときは、マスタラッチ回路１１に保持され、
テストモードクロックピン５ＣＫ２がハイレベルにされ
るとスレーブラッチ回路１２の出力端子Ｑ２を介して組
み合わせ回路に出力される。

一方、動作制御ピンがハイレベルにされているとき（テ
ストモード）は、スイッチｓ１及びｓ２は、それぞれテ
ストモードデータ入力ピンＳＤ及びテストモードクロッ
クピンＳＣＫが有効にされるように動作される。特に制
限されないが、このテストモードにおいては、テストモ
ードデータ入力ピンＳＤにデータが供給されがっテスト
モートクロックピン５ＣＫ１がハイレベルにされたとき
マスタラッチ回路１１に組み合わせ回路のテストのため
のテストデータが取り込まれる。このマスタラッチ回路
１１に取り込まれたデータは、上記した通常モードの場
合と同様にテストモードクロックピン５ＣＫ２がロウレ
ベルにされているときは、マスタラッチ回路１１に保持
され、テストモードクロックピン５ＣＫ２がハイレベル
にされるとスレーブ回路１２の出力端子Ｑ２よリテスト
データが出力される。テストモードにおいては、テスト
モードクロックピン５ＣＫＩと５ＣＫ２のレベルを交互
にハイレベルにすることにより、組み合わせ回路のデー
タ入力側に設けられ、直列に接続されたすべてのフリッ
プフロップに所望のテスト用データが取り込まれるよう
にされる。

論理ＬＳＩの診断方法を以下に記す。

第１図において、先ず、フリップフロップ回路１及び２
に組み合わせ回路７のテストのためのテストデータがセ
ットされる。すなわち、フリップフロップ回路１及び２
の動作制御ピン５ＣＡＮがハイレベルにされがっテスト
モードクロックピン５ＣＫＩ及び５ＣＫ２を交互にハイ
レベルにすることにより、組合せ回路７のテストのため
のテストデータがＳＤより順次フリップフロップ１，２
にセットされる。フリップフロップ１，２にセットされ
たテストパターンはそれぞれ、スレーブラッチ回路を介
して組合せ回路７に供給される。

次に、動作制御ピンＳＣＡＭがロウレベルにされ、かつ
テストクロック５ＣＫＩ及び５ＣＫ２がロウレベルにさ
れ、通常モードにされる。この通常モードにおいて、フ
リップフロップ３及び４の図示しない通常モートデータ
クロックＣＫがハイレベルにされて、組み合わせ回路７
より送出されるデータがそれぞれフリップフロップ３，
４に取り込まれる。

次に、ロウレベルにされた動作制御ピン５ＣＡＮが再び
ハイレベルにされ、テストモードクロックピン５ＣＫＩ
及び５ＣＫ２のレベルを交互にハイレベルにすることに
より、フリップフロップ回路３，４に取り込まれたデー
タが読み出される。

上記のようにして、組合せ回路７の診断が行なわれる。

組合せ回路８の診断も上記したように、テストモードと
通常テストモードを交互に繰り返すことによって実現で
きる。

上記した実施例では、論理ＬＳＩを複数の組み合わせ回
路に分割し、それぞれの組み合わせ回路には、データの
入力側及び出力側にマスタスレーブ方式のフリップフロ
ップが直列に接続されたものを接続する。

また、上記マスタスレーブ方式のフリップフロップを構
成するマスタラッチ回路には、供給される信号レベルに
応じて通常動作モードもしくは組み合わせ回路をテスト
するテストモードを設定する動作制御ピンを設けたので
、−旦テストモードにされると、通常モードクロックピ
ンが無効にされ、望ましくないデータがフリップフロッ
プ回路に取り込まれる心配がなくなることにより、テス
トモードにおいては、常に通常モードクロックピンをロ
ウレベルにして、望ましくないデータがフリップフロッ
プ回路に取り込まれないようにしなければならないとい
う論理設計上の制約がなくなるという効果が得られる。

さらに上記した実施例では、それぞれのフリップフロッ
プ回路より出力され組合せ回路に送出されるデータが、
フリップフロップ回路を構成するスレーブラッチ回路よ
り出力されるような構成にされており、組合せ回路のデ
ータ入力側のラッチ回路と出力側のラッチ回路がタイミ
ングの異なったクロックによって制御されるようにされ
ているので、同相転送が起こらないという効果が得られ
る。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもな％Ｎ。

例えば、上記実施例では、論理ＬＳＩを２つの組合せ回
路に分割して診断する場合について説明しているが、分
割される組合せ回路の数は、論理Ｔ、　Ｓ　Ｉの大きさ
に応じて適当な個数にすることができる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるゲートアレイのよう
な論理ＬＳＩに適用した場合について説明したが、それ
に限定されるものではなく、論理ＬＳＩ一般に適用でき
る。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、論理設計を行なう際の論理制約を低減できか
つ診断が容易に行える。

【図面の簡単な説明】

第１図は、本発明をゲートアレイのような論理ＬＳＩに
適用した場合の一実施例を示すブロック図、 第２図は、第１図に示されたフリップフロップ回路の説
明図である。 １〜６・・・・フリップフロップ回路、７，８・・・・
組合せ回路、１１・・・・マスタラッチ回路、１２・・
・・スレーブラッチ回路。

Claims (1)

1. 【特許請求の範囲】 １、データの入力側及び出力側に、複数個のフリップフ
   ロップがそれぞれ設けられてなる複数の組み合わせ回路
   を含む論理ＬＳＩであって、上記フリップフロップは、
   マスタスレーブ方式で構成され、テストモードで互いに
   直列に接続されるようにされ、各フリップフロップのマ
   スタ側ラッチ回路は、上記組み合わせ回路をテストする
   際のデータの取り込みに使用されるデータ入力ピン、そ
   のデータの取り込みを制御するクロックピン及び通常モ
   ードもしくは組み合わせ回路をテストするテストモード
   を設定する動作制御ピンを備え、上記動作制御ピンのレ
   ベルの切かえによって交互に通常モードとテストモード
   を繰返し設定し、個々の組み合わせ回路ごとにテストが
   可能にされるようにされていることを特徴とする論理Ｌ
   ＳＩ。 ２、上記マスタスレーブ方式のフリップフロップ回路は
   、マスタ側ラッチ回路に取り込まれたデータが、スレー
   ブ側ラッチ回路より出力されるように制御されてなるこ
   とを特徴とする特許請求の範囲第１項記載の論理ＬＳＩ
   。